專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造方法。
背景技術(shù)：
市場(chǎng)不僅要求諸如移動(dòng)電話、PDA(個(gè)人數(shù)字助理)、DVC(數(shù)字視頻照相機(jī))和DSC(數(shù)字照相機(jī))的便攜式電子器件的復(fù)雜性，還要求產(chǎn)品緊湊和輕便。高度集成的系統(tǒng)LSI(大規(guī)模集成)技術(shù)是滿(mǎn)足這種市場(chǎng)需求的一個(gè)方案。
實(shí)現(xiàn)高度集成系統(tǒng)LSI的一個(gè)實(shí)例是高頻雙極性晶體管。為了使高頻雙極性晶體管具有更高的性能，提出了包含由硅-鍺(SiGe)合金制造的基極層的異質(zhì)結(jié)雙極性晶體管。圖1和2表示日本公開(kāi)專(zhuān)利公布號(hào)4-179235中描述的包含SiGe合金基極層的常規(guī)異質(zhì)結(jié)雙極性晶體管的結(jié)構(gòu)。
在圖1中，將起集電極層作用的n--型層(取向生長(zhǎng)層)102在p--型硅襯底(未示出)上取向生長(zhǎng)，其中n+-型集電極嵌入層101布置在它們之間。蝕刻n--型層102，除去不需要的部分，僅留下需要的部分，例如與集電極層和集電極引線層對(duì)應(yīng)的部分。在隔離區(qū)中形成溝槽。多晶硅膜104借助氧化物膜103嵌入溝槽中。集電極形成和隔離區(qū)嵌入后，用氧化物膜(內(nèi)置氧化物膜)105使硅襯底表面成為平面。在該結(jié)構(gòu)表面進(jìn)一步取向生長(zhǎng)基極和發(fā)射極。更具體地，在該結(jié)構(gòu)表面取向生長(zhǎng)起內(nèi)基極層作用的p-型SiGe層(SiGe合金層)106。在p-型SiGe層106上以所述的順序依次取向生長(zhǎng)起發(fā)射極層作用的n-型硅層107和起發(fā)射極-觸點(diǎn)層(發(fā)射極電極)作用的n+-型硅層108。用氧化物膜109作為掩模，蝕刻n+-型硅層108和n-型硅層107，以除去不需要的部分，留下諸如發(fā)射極對(duì)應(yīng)部分的有用部分。用氧化物膜(側(cè)壁膜)110和氧化物膜109作掩模，并且將起內(nèi)基極層作用的區(qū)域周?chē)膒-型SiGe層106的保留部分蝕刻到預(yù)定深度。在圍繞p-型SiGe層106的部分上，通過(guò)選擇性取向生長(zhǎng)，形成起外基極層作用的p+-型SiGe層111。
在圖2所示包括SiGe基極層的常規(guī)結(jié)構(gòu)異質(zhì)結(jié)雙極性晶體管中，起發(fā)射極層作用的n-型硅層107具有倒T形截面，且發(fā)射極層107與發(fā)射極電極108間的接觸面150位于側(cè)壁膜110下表面160以上。結(jié)果，在發(fā)射極層107的較窄凸起下面形成發(fā)射極-基極結(jié)點(diǎn)部分。發(fā)射極-基極結(jié)點(diǎn)部分的寬度，即發(fā)射極層寬度We2大于n+-型硅層(發(fā)射極電極)108的寬度We1。

發(fā)明內(nèi)容
為了制造具有更高性能的半導(dǎo)體器件(包括SiGe基極層的異質(zhì)結(jié)雙極性晶體管)，常規(guī)結(jié)構(gòu)通過(guò)小型化n+-型硅層(發(fā)射極電極)108并減小寬度We1來(lái)減小發(fā)射極層寬度We2。然而，這需要采購(gòu)和使用高精度曝光裝置，增加了半導(dǎo)體器件的制造成本。
本發(fā)明一個(gè)方面是一種半導(dǎo)體器件的制造方法。該方法包括第一步驟在包含被隔離膜包圍的活性區(qū)的半導(dǎo)體襯底上形成導(dǎo)電層和起基極層作用的硅膜；第二步驟在活性區(qū)上面的硅膜上形成含第一雜質(zhì)的發(fā)射極電極；第三步驟用發(fā)射極電極作掩模，部分地蝕刻硅膜；第四步驟形成完全覆蓋半導(dǎo)體襯底的絕緣膜，然后內(nèi)腐蝕絕緣膜，形成覆蓋發(fā)射極電極側(cè)面的側(cè)壁膜；第五步驟在導(dǎo)電層和硅膜中引入第二雜質(zhì)，使第二雜質(zhì)到達(dá)活性區(qū)，形成在部分導(dǎo)電層和部分硅膜中含第二雜質(zhì)的雜質(zhì)區(qū)；和第六步驟將發(fā)射極電極中所含的第一雜質(zhì)擴(kuò)散到硅膜表面中，在硅膜中形成含第一雜質(zhì)的第一區(qū)和不含第一雜質(zhì)的第二區(qū)。第三步驟包括形成倒T形的硅膜，使得當(dāng)?shù)谒牟襟E完成時(shí)，第一區(qū)與發(fā)射極電極間的接觸面位于側(cè)壁膜下表面上。第六步驟包括在硅膜中形成第一和第二區(qū)，使至少部分第二區(qū)位于導(dǎo)電層與側(cè)壁膜之間，并與導(dǎo)電層和側(cè)壁膜同時(shí)接觸。
本發(fā)明另外的一個(gè)方面是一種半導(dǎo)體器件的制造方法。該方法包括第一步驟在包括被隔離膜包圍的活性區(qū)的半導(dǎo)體襯底上形成有開(kāi)口的保護(hù)膜，該活性區(qū)具有布置在開(kāi)口中的表面；第二步驟在保護(hù)膜開(kāi)口中形成導(dǎo)電層和起基極層作用的硅膜；第三步驟在活性區(qū)上面的硅膜上形成含第一雜質(zhì)的發(fā)射極電極；第四步驟用發(fā)射極電極作掩模，部分地蝕刻硅膜；第五步驟形成覆蓋發(fā)射極電極側(cè)面的側(cè)壁膜；第六步驟在導(dǎo)電層和硅膜中引入第二雜質(zhì)，使第二雜質(zhì)到達(dá)活性區(qū)表面，形成在導(dǎo)電層和硅膜中的部分中含有第二雜質(zhì)的雜質(zhì)區(qū)；和第七步驟使發(fā)射極電極中所含第一雜質(zhì)擴(kuò)散到硅膜中，在硅膜中形成含第一雜質(zhì)的第一區(qū)和不含第一雜質(zhì)的第二區(qū)。第四步驟包括形成倒T形的硅膜，使得當(dāng)?shù)谖宀襟E完成時(shí)，第一區(qū)與發(fā)射極電極間的接觸面位于側(cè)壁膜下表面以上。第七步驟包括在硅膜中形成第一和第二區(qū)，使至少部分第二區(qū)位于導(dǎo)電層與側(cè)壁膜之間，并與導(dǎo)電層和側(cè)壁膜同時(shí)接觸。
本發(fā)明的其他方面和優(yōu)點(diǎn)將從以下描述中并結(jié)合附圖變得明顯，并借助實(shí)施例舉例說(shuō)明本發(fā)明的原理。


本發(fā)明將與其目的和優(yōu)點(diǎn)一起通過(guò)參考優(yōu)選實(shí)施方案和附圖的以下描述得到最好的理解，其中圖1是包含SiGe合金基極層的常規(guī)異質(zhì)結(jié)雙極性晶體管剖面圖；圖2是圖1的雙極性晶體管的局部放大圖；圖3是根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件的剖面圖；圖4是圖3的半導(dǎo)體器件的局部放大圖；圖5至13是描述圖3的半導(dǎo)體器件的制造方法的剖面圖；圖14是根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體器件的剖面圖；圖15是根據(jù)本發(fā)明第三實(shí)施方案的半導(dǎo)體器件的剖面圖；圖16是圖15的半導(dǎo)體器件的局部放大圖；圖17至29是描述圖15的半導(dǎo)體器件的制造過(guò)程的剖面圖；圖30是根據(jù)本發(fā)明第四實(shí)施方案的半導(dǎo)體器件的剖面圖；圖31是根據(jù)圖22的制造過(guò)程對(duì)應(yīng)的比較例的半導(dǎo)體器件的剖面圖；圖32是根據(jù)本發(fā)明第五實(shí)施方案的半導(dǎo)體器件的剖面圖；和圖33至43是描述圖32的半導(dǎo)體器件制造過(guò)程的剖面圖。
具體實(shí)施例方式
根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件將參考圖3和4描述。圖3是作為本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)例的含SiGe合金基極層的異質(zhì)結(jié)雙極性晶體管的剖面圖。圖4是圖3的半導(dǎo)體器件集中于發(fā)射極-基極區(qū)的局部放大圖。
如圖3所示，在起半導(dǎo)體襯底作用的p-型硅襯底1上形成了起集電極層作用的取向生長(zhǎng)層2，并在部分取向生長(zhǎng)層2上形成了實(shí)現(xiàn)STI(淺溝隔離)結(jié)構(gòu)的隔離膜3。被隔離膜3包圍的部分取向生長(zhǎng)層2起到活性區(qū)A1的作用?；钚詤^(qū)A1上形成起基極區(qū)作用的SiGe合金層4。SiGe合金層4上形成硅膜5和n-型擴(kuò)散層6。n-型擴(kuò)散層6起發(fā)射極層作用。n-型擴(kuò)散層6通過(guò)在硅膜5的凸起70(見(jiàn)圖9)上擴(kuò)散n-型雜質(zhì)形成。硅膜5在擴(kuò)散n-型雜質(zhì)前具有倒T形截面。在n-型擴(kuò)散層6上形成多晶硅膜7a和硅化物膜11a。n-型擴(kuò)散層6、多晶硅膜7a和硅化物膜11a由絕緣膜形成的側(cè)壁膜9包圍。n-型擴(kuò)散層6與多晶硅膜7a之間的接觸面50位于側(cè)壁膜9下表面(底面)60的上面。部分硅膜5位于由絕緣膜形成的側(cè)壁膜9與SiGe合金層4之間，并與側(cè)壁膜9和SiGe合金層4同時(shí)接觸。與基極區(qū)連接的p+擴(kuò)散層10圍繞硅膜5。在p+擴(kuò)散層10表面上形成用作外基極層的低電阻層的硅化物膜11b。
在本發(fā)明中，導(dǎo)電層包括含p-型或n-型雜質(zhì)的半導(dǎo)體層，以獲得導(dǎo)電性。SiGe合金層4是導(dǎo)電層的一個(gè)實(shí)例。硅膜5是第二區(qū)的一個(gè)實(shí)例。n-型擴(kuò)散層6是第一區(qū)的一個(gè)實(shí)例。多晶硅膜7a是發(fā)射極電極的一個(gè)實(shí)例。P+擴(kuò)散層10是雜質(zhì)區(qū)的一個(gè)實(shí)例。
下面參考圖5至13描述第一實(shí)施方案制造半導(dǎo)體器件的過(guò)程。
在p-型硅襯底1上形成STI或類(lèi)似結(jié)構(gòu)的隔離膜3。然后，離子注入n-型雜質(zhì)并活化以形成活性區(qū)A1(集電極層2)。例如，通過(guò)約500至4000keV的電子加速能滲入磷(P)，達(dá)到約3×1013至3×1015cm-2的濃度。
通過(guò)進(jìn)行低壓CVD(化學(xué)氣相沉積)取向生長(zhǎng)摻雜有濃度為約1×1019cm-3的硼(B)的硅-鍺(SiGe)合金層4e和不含鍺(Ge)的硅膜5e。SiGe合金層4e和硅膜5e的厚度優(yōu)選分別控制在約10至100nm。
SiGe合金層4e中Ge的濃度可在整個(gè)層中均勻。作為選擇，SiGe合金層4e可具有Ge濃度梯度分布，即Ge濃度從與硅膜5e接觸側(cè)向與集電極層2接觸側(cè)逐步增加。這種Ge濃度梯度分布縮短了電子遷移通過(guò)基極層的時(shí)間，使晶體管能以更高速度運(yùn)行。這種情況下，優(yōu)選的是接觸硅膜5e側(cè)的Ge濃度基本上為約0％，而接觸集電極層2側(cè)為約15至20％。
硅膜5e還可以SiGe合金層4e相同的方式摻雜硼，但并不是必須摻雜硼。
形成SiGe合金層4e前，可通過(guò)進(jìn)行低壓CVD取向生長(zhǎng)不含硼的硅膜或不含硼的SiGe合金層。
通過(guò)進(jìn)行光刻(lithography)形成抗蝕圖案。通過(guò)進(jìn)行干蝕刻去除硅膜5e和SiGe合金層4e的不必要部分。結(jié)果，在活性區(qū)A1上形成具有預(yù)定圖案的用作基極區(qū)的SiGe合金層4和硅膜5。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘(sccm)；和RF功率上限/下限250W/12W的條件下進(jìn)行。
通過(guò)進(jìn)行低壓CVD形成摻雜有濃度為約1×1020cm-3或更高的n-型雜質(zhì)的多晶硅膜7e。在多晶硅膜7e上形成氮化硅膜8e。砷(As)或磷(P)可用作n-型雜質(zhì)。多晶硅膜7e的厚度優(yōu)選控制在約100至300nm。氮化硅膜8e的厚度優(yōu)選控制在約50至200nm。n-型雜質(zhì)是第一雜質(zhì)的一個(gè)實(shí)例。
通過(guò)進(jìn)行光刻形成抗蝕圖案。以所述次序依次干蝕刻形成氮化硅膜8e、多晶硅膜7e和硅膜5。優(yōu)選控制干蝕刻，以將硅膜5加工成部分變薄。更具體說(shuō)，干蝕刻到硅膜5完全除去，但在SiGe合金層4的整個(gè)表面上仍保留了硅膜5的狀態(tài)下為止。結(jié)果，將硅膜5加工成具有帶凸起70的倒T形截面。此外，通過(guò)蝕刻使硅膜5的暴露表面80a損傷，在暴露表面80a上形成損傷層。將多晶硅膜7e加工成多晶硅膜7a和側(cè)壁膜7b，所述的多晶硅膜7a起發(fā)射極電極作用，所述的側(cè)壁膜7b由多晶硅膜形成并且包圍SiGe合金層4和硅膜5。將氮化硅膜8e加工成氮化硅膜8，并在蝕刻多晶硅膜7e時(shí)作為掩模。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘(sccm)；和RF功率上限/下限250W/12W的條件下進(jìn)行。
通過(guò)進(jìn)行CVD形成作為絕緣膜的氧化硅膜。然后通過(guò)進(jìn)行干蝕刻，內(nèi)腐蝕(etch back)整個(gè)膜表面，使得由氧化硅膜形成的側(cè)壁膜9包圍氮化硅膜8、多晶硅膜7a和硅膜5的凸起70。硅膜5的表面80b進(jìn)一步通過(guò)進(jìn)行干蝕刻損傷，在表面80b上形成損傷層。氧化硅膜可通過(guò)例如在約720℃下加熱四乙氧基硅烷(TEOS)和氧(O2)的混合物形成。氧化硅膜的厚度優(yōu)選控制在約100至400nm。干蝕刻可在例如壓力33Pa(250mT)；氣體流量CHF3/CF4/Ar20/20/400ml/分鐘(sccm)；和RF功率395W的條件下進(jìn)行。
通過(guò)離子注入在氧化硅膜中離子注入硼。然后進(jìn)行熱處理，以活化該膜，并形成起外基極層作用的p+擴(kuò)散層10。作為一個(gè)實(shí)例，可以約1至40keV的電子加速能量注入BF2，使?jié)舛冗_(dá)到1×1014至5×1015cm-2。在這種離子注入條件下，離子不會(huì)穿過(guò)多晶硅膜7a上厚度為約50nm的氮化硅膜8。從而避免硼注入多晶硅膜7a中。硼是第二雜質(zhì)的一個(gè)實(shí)例。
然后進(jìn)行熱處理，使多晶硅膜7a的n-型雜質(zhì)擴(kuò)散到硅膜5中，形成n-型擴(kuò)散層6。結(jié)果在硅膜5中形成發(fā)射極-基極結(jié)點(diǎn)。用RTA(快速熱退火)裝置在1050℃下熱處理約5至30秒。
硅膜5中的發(fā)射極層(n-型擴(kuò)散層6)通過(guò)從多晶硅膜7a擴(kuò)散n-型雜質(zhì)形成。這種擴(kuò)散通常不僅在該層的深度方向，也在其橫向方向發(fā)生。有效發(fā)射極電極寬度會(huì)變得比多晶硅膜7a的寬度更大。然而，在本發(fā)明第一實(shí)施方案中，發(fā)射極層(n-型擴(kuò)散層6)與發(fā)射極電極(多晶硅膜7a)的接觸面50高于側(cè)壁膜9的下表面60。因此側(cè)壁膜9起到擴(kuò)散阻擋層(barrier)作用，并且調(diào)節(jié)雜質(zhì)在n-型擴(kuò)散層6橫向方向的擴(kuò)散。結(jié)果，使發(fā)射極層寬度減小。
熱處理后，用稀氫氟酸和磷酸去除基極電極(未示出)、發(fā)射極電極和集電極電極(未示出)上的氮化硅膜8。通過(guò)進(jìn)行干蝕刻除去p+擴(kuò)散層10(硅膜5)的部分表面。在過(guò)程5和6中于硅膜5的表面80a和80b上形成的蝕刻損傷(damages)(損傷層)被除去。干蝕刻可在例如壓力166Pa(1250mT)；氣體流量O2/CF4200/100ml/分鐘(sccm)；和RF功率450W的條件下進(jìn)行。干蝕刻條件的確定應(yīng)使p+擴(kuò)散層10(硅膜5)上的蝕刻損傷小于由過(guò)程5和6中采用的條件下進(jìn)行的干蝕刻造成的蝕刻損傷。優(yōu)選這種干蝕刻應(yīng)控制在使p+擴(kuò)散層10的去除深度為例如約10nm。換句話說(shuō)，優(yōu)選這種干蝕刻應(yīng)控制在使p+擴(kuò)散層10(硅膜5)表面層的去除厚度為例如約10nm。
硅膜5的表面80a上的蝕刻損傷(損傷層)可在過(guò)程5后去除，或硅膜5的表面80b上的蝕刻損傷(損傷層)可在過(guò)程6中進(jìn)行干蝕刻后去除。然而，當(dāng)在蝕刻損傷硅膜5時(shí)進(jìn)行蝕刻損傷(損傷層)去除時(shí)，蝕刻損傷去除中硅膜5的膜厚減少量(總?cè)コ穸?就會(huì)太大。例如，硅膜5的某些位置會(huì)被徹底除去，從而部分暴露SiGe合金層4。在這種情況下，硅化物膜的形成會(huì)在SiGe合金層4的暴露位置上受到抑制。結(jié)果，使形成的硅化物膜就不會(huì)有均勻的膜質(zhì)量和均勻的膜厚度。優(yōu)選在蝕刻損傷硅膜5的最后一個(gè)處理后進(jìn)行蝕刻損傷(損傷層)去除。更優(yōu)選僅進(jìn)行一次蝕刻損傷去除，以除去從蝕刻損傷硅膜5的最后處理完成后到硅化物膜形成過(guò)程(下面的過(guò)程12)開(kāi)始前期間的所有蝕刻損傷。
在多晶硅膜7a表面和p+擴(kuò)散層10表面形成鈷(Co)層。然后進(jìn)行熱處理形成硅化鈷膜(硅化物膜)11a和11b。硅化物膜11a和11b的薄片電阻為約7Ω/□(平方)，遠(yuǎn)小于常規(guī)p+-型SiGe層(p+擴(kuò)散層10)的100Ω/□的薄片電阻。因此內(nèi)基極層與連接外基極層的基極電極(未示出)之間產(chǎn)生的寄生電阻減小。
在硅化物膜形成過(guò)程中，可形成鈦(Ti)層代替鈷層，以形成硅化鈦膜。在這種情況下可獲得相同的優(yōu)點(diǎn)。
然后，雖然附圖中未示出，但通過(guò)進(jìn)行沉積，在半導(dǎo)體襯底表面形成諸如等離子體TEOS膜的夾層絕緣膜。在NPN晶體管的集電極電極、基極電極和發(fā)射極電極中形成接觸用開(kāi)口。此外，形成了由鈦等構(gòu)成的阻擋金屬層和由鋁或鋁合金構(gòu)成的導(dǎo)電層。這樣完成了具有NPN晶體管的雙極性晶體管的制造。
如圖2所示，常規(guī)發(fā)射極-基極結(jié)點(diǎn)部分的寬度為We2。然而，在本發(fā)明第一實(shí)施方案中，通過(guò)加工具有常規(guī)結(jié)構(gòu)內(nèi)部相同尺寸的硅膜具有第一區(qū)和第二區(qū)。硅膜的第一區(qū)被選用為發(fā)射極層。發(fā)射極-基極結(jié)點(diǎn)在該發(fā)射極層底部形成。因此發(fā)射極-基極結(jié)點(diǎn)部分的寬度為We3。如此，硅膜與SiGe合金層之間邊界表面的寬度(常規(guī)結(jié)構(gòu)中的寬度We2)進(jìn)一步減小。通過(guò)控制n-型雜質(zhì)向硅膜5的擴(kuò)散，可將發(fā)射極層結(jié)點(diǎn)部分的寬度基本上控制在等于寬度We1。結(jié)果，無(wú)需采購(gòu)和使用高精度曝光裝置就減小了發(fā)射極層的寬度。當(dāng)發(fā)射極層寬度減小時(shí)，即當(dāng)結(jié)點(diǎn)部分寬度變成等于We3或We1時(shí)，當(dāng)與硅膜與SiGe合金層間邊界表面的寬度為We2時(shí)比較，該結(jié)構(gòu)用更小的電流實(shí)現(xiàn)了相同的電流密度。這樣能使晶體管具有更低的功耗，最終使半導(dǎo)體器件具有更高的性能。
在第一實(shí)施方案中，硅膜5至少部分位于SiGe合金層4與側(cè)壁膜9之間，并與SiGe合金層4和側(cè)壁膜9同時(shí)接觸。這樣能使發(fā)射極-基極結(jié)點(diǎn)面積比常規(guī)結(jié)構(gòu)(其中硅膜5還起到發(fā)射極層作用)中的發(fā)射極-基極結(jié)點(diǎn)面積更小。因此，該晶體管(半導(dǎo)體器件)具有比常規(guī)結(jié)構(gòu)更小的結(jié)點(diǎn)面積和更小的結(jié)點(diǎn)容量。
硅膜5的第二區(qū)至少部分位于SiGe合金層4與側(cè)壁膜9之間，以避免SiGe合金層4和側(cè)壁膜9相互間直接接觸。因此，可避免基極電流在SiGe合金層4與側(cè)壁膜9的邊界處再耦合。該方法能制造具有滿(mǎn)意基極電流特性的半導(dǎo)體器件。
過(guò)程8(圖12)后，進(jìn)行在p+擴(kuò)散層10表面形成硅化物膜的過(guò)程10(圖14)。然而，優(yōu)選至少在過(guò)程10前進(jìn)行除去p+擴(kuò)散層10表面上的損傷層的過(guò)程9(圖13)。當(dāng)在具有蝕刻損傷(損傷層)的p+擴(kuò)散層10表面上形成硅化物膜時(shí)，會(huì)降低硅化物膜的膜質(zhì)量，或改變硅化物膜在與蝕刻損傷(損傷層)相對(duì)應(yīng)的位置的形狀。具有這種膜質(zhì)量變化或形狀變化的硅化物膜的布線電阻(wiring resistance)會(huì)增加。然而，用本發(fā)明的制造方法可在已除去蝕刻損傷(損傷層)的p+擴(kuò)散層10(硅膜5)表面形成硅化物膜。結(jié)果，使p+擴(kuò)散層10上形成的硅化物膜的膜質(zhì)量提高，且硅化物膜的布線電阻降低。
具體而言，優(yōu)選去除p+擴(kuò)散層10(硅膜5)表面上的蝕刻損傷(損傷層)的過(guò)程9僅進(jìn)行一次，在硅化物膜形成過(guò)程前立即將所有蝕刻損傷一起除去。在這種情況下，制造過(guò)程的數(shù)量減少，且制造成本降低，并通過(guò)蝕刻損傷(損傷層)去除，進(jìn)一步使p+擴(kuò)散層10(硅膜5)的厚度損失最小化。這樣消除了形成厚硅膜5的需要，即使在硅膜5很薄時(shí)，也能形成期望的p+擴(kuò)散層10。這樣進(jìn)一步降低了制造成本。因此，該半導(dǎo)體器件具有更高的性能，并以更低的成本制造。
表1表示不同條件下形成的硅化物膜的薄片電阻的測(cè)量結(jié)果。這些條件包括(1)去除硅膜上的損傷后在硅膜上形成硅化物膜，(2)不去除硅膜上的損傷而在硅膜上形成硅化物膜，和(3)在未損傷的硅膜上形成硅化物膜。表1所示結(jié)果表明，在損傷的硅膜表面上形成的硅化物膜的薄片電阻相當(dāng)高。損傷去除將硅化物膜的薄片電阻恢復(fù)到了與硅化物膜損傷前基本相同的水平。
表1

圖14是根據(jù)本發(fā)明第二實(shí)施方案的含SiGe基極層的異質(zhì)結(jié)雙極性晶體管的元件的剖面圖。第二實(shí)施方案與第一實(shí)施方案的不同點(diǎn)在于n-型擴(kuò)散層6a的下表面位于SiGe合金層4中。硅膜5a是第二區(qū)的一個(gè)實(shí)例。n-型擴(kuò)散層6a是第一區(qū)的一個(gè)實(shí)例。
n-型擴(kuò)散層6a的下表面位于SiGe合金層4中。在這種情況下，起發(fā)射極層作用的n-型擴(kuò)散層6a的下表面與集電極層2間的距離小于n-型擴(kuò)散層6a下表面不在SiGe合金層4中時(shí)的距離。n-型擴(kuò)散層6a的下表面與集電極層2間更短的距離縮短了電子從發(fā)射極層側(cè)向集電極層遷移所花費(fèi)的時(shí)間。這樣能使晶體管高速運(yùn)行。結(jié)果使半導(dǎo)體器件具有更高的性能。
為了制造第二實(shí)施方案的半導(dǎo)體器件，通過(guò)進(jìn)行第一實(shí)施方案過(guò)程2中的低壓CVD，形成了厚度為約30nm的硅膜5a，用過(guò)程8中的RTA裝置在約1050℃下熱處理約5秒。結(jié)果，使多晶硅膜7a的n-型雜質(zhì)向集電極層2擴(kuò)散約40nm，使n-型雜質(zhì)穿過(guò)厚度為約30nm的硅膜5a，并且進(jìn)入SiGe合金層4。在這種情況下，與n-型擴(kuò)散層6a下表面(發(fā)射極-基極結(jié)點(diǎn)部分)不在SiGe合金層4中時(shí)(當(dāng)n-型擴(kuò)散層6a下表面位于硅膜5a中時(shí))比較，發(fā)射極電極注入效率更高，且電流放大系數(shù)更高。這是因?yàn)楫?dāng)n-型擴(kuò)散層6a下表面位于SiGe合金層4中時(shí)，SiGe合金層的禁帶比硅膜的禁帶窄，且防止從發(fā)射極層注入的電子進(jìn)入基極層的勢(shì)壘比n-型擴(kuò)散層6a下表面位于硅膜5a中時(shí)小。在這種情況下，防止從發(fā)射極層注入的電子進(jìn)入基極層的勢(shì)壘比防止從基極層注入的正性空穴進(jìn)入發(fā)射極層的勢(shì)壘小。結(jié)果使發(fā)射極電極注入效率更高，且電流放大系數(shù)更高。這樣能使半導(dǎo)體器件具有更高的性能。
下面參考圖15和16描述根據(jù)本發(fā)明第三實(shí)施方案的半導(dǎo)體器件。
在圖15中，在起半導(dǎo)體襯底作用的p形硅襯底31上形成作為集電極層的取向生長(zhǎng)層32，并在部分取向生長(zhǎng)層32上形成具有STI結(jié)構(gòu)的隔離膜33。取向生長(zhǎng)層32被隔離膜33包圍的部分起活性區(qū)A1的作用。隔離膜33上布置了由氧化硅膜制成并具有開(kāi)口A2的保護(hù)膜34。至少將活性區(qū)A1的表面布置在保護(hù)膜34的開(kāi)口A2中。換句話說(shuō)，不將保護(hù)膜34布置在活性區(qū)A1上。在保護(hù)膜34的開(kāi)口A2中布置的活性區(qū)A1上形成用作基極區(qū)的SiGe合金層36a。SiGe合金層36a上形成硅膜37和n-型擴(kuò)散層43。n-型擴(kuò)散層43用作發(fā)射極層。n-型擴(kuò)散層43通過(guò)在硅膜37的凸起70(參見(jiàn)圖23)上擴(kuò)散n-型雜質(zhì)形成。n-型雜質(zhì)擴(kuò)散前的硅膜37具有倒T形截面。在n-型擴(kuò)散層43上形成多晶硅膜38a和硅化物膜45a。n-型擴(kuò)散層43、多晶硅膜38a和硅化物膜45a被絕緣膜形成的側(cè)壁膜41包圍。n-型擴(kuò)散層43與多晶硅膜38a之間的接觸面50高于側(cè)壁膜41下表面60。部分硅膜37位于由絕緣膜形成的側(cè)壁膜41與SiGe合金層36a之間，并與側(cè)壁膜41和SiGe合金層36a同時(shí)接觸。與基極區(qū)連接的p+擴(kuò)散層42a圍繞硅膜37。p+擴(kuò)散層42a被有開(kāi)口的氧化硅膜制成的保護(hù)膜34部分覆蓋。更具體說(shuō)，p+擴(kuò)散層42a具有暴露在保護(hù)膜34外的表面。在p+擴(kuò)散層42a的暴露表面上形成用作外基極層的低電阻層的硅化物膜45b。
在本發(fā)明中，導(dǎo)電層包括含p-型或n-型雜質(zhì)以獲得導(dǎo)電性的半導(dǎo)體層。SiGe合金層36a是導(dǎo)電層的一個(gè)實(shí)例。硅膜37是第二區(qū)的一個(gè)實(shí)例。n-型擴(kuò)散層43是第一區(qū)的一個(gè)實(shí)例。多晶硅膜38a是發(fā)射極電極的一個(gè)實(shí)例。p+擴(kuò)散層42a是雜質(zhì)區(qū)的一個(gè)實(shí)例。
如圖2所示，常規(guī)發(fā)射極-基極結(jié)點(diǎn)部分的寬度為We2。然而，在本發(fā)明的第三實(shí)施方案中，加工成具有與常規(guī)結(jié)構(gòu)內(nèi)部相同尺寸的硅膜具有第一區(qū)和第二區(qū)，如圖16所示。選用硅膜的第一區(qū)作為發(fā)射極層。在該發(fā)射極層底部形成發(fā)射極-基極結(jié)點(diǎn)。因此，發(fā)射極-基極結(jié)點(diǎn)部分的寬度為We3。如此，硅膜與SiGe合金層間的接觸面或邊界面的寬度(常規(guī)結(jié)構(gòu)中的We2)進(jìn)一步減小。通過(guò)控制n-型雜質(zhì)向硅膜37的擴(kuò)散，將發(fā)射極層結(jié)點(diǎn)部分的寬度基本上控制在等于寬度We1。結(jié)果，發(fā)射極層的寬度無(wú)需采購(gòu)和使用高精度曝光裝置就得到減小。當(dāng)發(fā)射極層寬度減小時(shí)，即當(dāng)結(jié)點(diǎn)部分寬度變成We3或We1時(shí)，與硅膜與SiGe合金層間邊界面的寬度為We2時(shí)比較，該結(jié)構(gòu)用更小的電流實(shí)現(xiàn)了相同的電流密度。這樣能使晶體管具有更低的功耗，并最終能使半導(dǎo)體器件具有更高的性能。
在第三實(shí)施方案中，至少部分硅膜37位于SiGe合金層36a與側(cè)壁膜41之間，并與SiGe合金層36a和側(cè)壁膜41同時(shí)接觸。這樣能使發(fā)射極-基極結(jié)點(diǎn)面積小于常規(guī)結(jié)構(gòu)中發(fā)射極-基極結(jié)點(diǎn)面積(其中硅膜37也起發(fā)射極層作用)。因此，該晶體管(半導(dǎo)體器件)具有比常規(guī)結(jié)構(gòu)更小的結(jié)點(diǎn)面積，從而具有更小的結(jié)點(diǎn)容量。
現(xiàn)在參考圖17至29描述第三實(shí)施方案的半導(dǎo)體器件的制造過(guò)程。
在p-型硅襯底31上形成具有STI結(jié)構(gòu)或類(lèi)似結(jié)構(gòu)的隔離膜33。然后，離子注入n-型雜質(zhì)并活化，形成包含活性區(qū)A1的集電極層32。例如，用約500至4000keV的電子加速能量，以約3×1013至3×1015cm-2的濃度注入磷。注入后，將該結(jié)構(gòu)進(jìn)行約1000℃的熱處理。集電極層32可通過(guò)用約50至200keV的電子加速能量，以約1×1015至1×1016cm-2的濃度注入砷形成，并在集電極層32上生長(zhǎng)摻雜后為n-型的硅取向生長(zhǎng)層，然后可形成具有STI結(jié)構(gòu)的隔離膜33。
通過(guò)進(jìn)行低壓CVD形成起保護(hù)膜作用的氧化硅膜34和多晶硅膜35，其厚度分別為約50nm。通過(guò)進(jìn)行光刻形成抗蝕圖案。通過(guò)進(jìn)行干蝕刻除去多晶硅膜35中不必要的部分。然后，通過(guò)進(jìn)行濕蝕刻去除氧化硅膜34中不必要的部分。結(jié)果，在隔離膜33上形成了包括活性區(qū)A1的氧化硅膜34和多晶硅膜35，它們各自具有限定了雙極性晶體管形成區(qū)或凹槽的預(yù)定開(kāi)口A2。
通過(guò)進(jìn)行低壓CVD，取向生長(zhǎng)以摻雜有濃度為約1×1019cm-3的硼的硅-鍺(SiGe)合金層36和不含鍺(Ge)的硅膜37。SiGe合金層36和硅膜37各自的厚度優(yōu)選控制在約40nm，即共約80nm。SiGe合金層36和硅膜37共形地涂覆在氧化硅膜34和多晶硅膜35的開(kāi)口邊沿上。取向生長(zhǎng)SiGe合金層36，使其具有與半導(dǎo)體襯底(p-型硅襯底31)相同的晶格參數(shù)。SiGe合金層36上形成的硅膜37也反映了SiGe合金層36的晶格參數(shù)。
SiGe合金層36中Ge的濃度可在整個(gè)層中均勻。作為選擇，SiGe合金層36可具有Ge濃度梯度分布，即Ge濃度從硅膜37接觸側(cè)向活性區(qū)A1(集電極層32)逐漸增加。這種Ge濃度梯度分布縮短了電子遷移通過(guò)基極層所需的時(shí)間，能使晶體管以更高速度運(yùn)行。在這種情況下，優(yōu)選Ge濃度在硅膜37接觸側(cè)基本上為約0％，而在集電極層32接觸側(cè)為約15至20％。
硅膜37也可以SiGe合金層36相同方式摻雜有硼，但不是必須摻雜有硼。
形成SiGe合金層36前，可通過(guò)進(jìn)行低壓CVD取向生長(zhǎng)不含硼的硅膜或不含硼的SiGe合金層。
通過(guò)進(jìn)行光刻形成抗蝕圖案。通過(guò)進(jìn)行干蝕刻除去硅膜37和SiGe合金層36中不必要的部分。在這種情況下，多晶硅膜35也通過(guò)蝕刻除去。結(jié)果，在雙極性晶體管形成區(qū)A2中形成用作基極區(qū)的SiGe合金層36a和硅膜37，以具有預(yù)定圖案A3。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘(sccm)；和RF功率上限/下限250W/12W的條件下進(jìn)行。在氧化硅膜34側(cè)面(開(kāi)口邊沿)上形成起墊片作用的SiGe合金層36b。

通過(guò)進(jìn)行低壓CVD形成摻雜有濃度為約1×1020cm-3或更高的n-型雜質(zhì)的多晶硅膜38。在多晶硅膜38上形成氮化硅膜39。砷或磷可用作n-型雜質(zhì)。多晶硅膜38的厚度優(yōu)選控制在約200nm。氮化硅膜39的厚度優(yōu)選控制在約50nm。n-型雜質(zhì)是第一雜質(zhì)的一個(gè)實(shí)例。
通過(guò)進(jìn)行光刻在雙極性晶體管形成區(qū)A2中形成用于形成期望的發(fā)射極電極的抗蝕圖案40。
SiGe合金層36a和硅膜37僅在雙極性晶體管形成區(qū)A2中形成。更具體地說(shuō)，SiGe合金層36a和硅膜37不具有遍布在氧化硅膜34上的部分，這與圖31中所示比較例那樣不同，其中比較例中的SiGe合金層36和硅膜37遍布在氧化硅膜34上。在第三實(shí)施方案中，與圖31的比較例對(duì)比，氧化硅膜34上形成的多晶硅膜38部分的高度要低SiGe合金層36a和硅膜37的厚度對(duì)應(yīng)的量。換句話說(shuō)，氧化硅膜34上形成的多晶硅膜38的上表面位于與雙極性晶體管形成區(qū)A2中形成的多晶硅膜38的一部分的上表面基本相同的高度。這樣減少了由遍布在氧化硅膜34上的一部分多晶硅膜38(氧化硅膜34的末端部分)引起的曝光散射，并避免由這種散射的曝光引起的抗蝕圖案40的變形或形狀改變。在圖31的比較例中，抗蝕圖案40a會(huì)通過(guò)用于形成發(fā)射極電極38的曝光的反射或散射而變形。
通過(guò)進(jìn)行干蝕刻以所述順序依次除去氮化硅膜39、多晶硅膜38和硅膜37。優(yōu)選控制干蝕刻，以將硅膜37加工成部分變薄。更具體地說(shuō)，干蝕刻一直到硅膜37完全除去，但在SiGe合金層36a整個(gè)表面上仍保留了硅膜37時(shí)停止。結(jié)果，將硅膜37加工成具有帶凸起70的倒T形截面。此外，通過(guò)蝕刻損傷硅膜37的表面80a，在表面80a上形成損傷層。將多晶硅膜38加工成多晶硅膜38a和側(cè)壁膜38b，所述的多晶硅膜38a起發(fā)射極電極作用，所述的側(cè)壁膜38b由多晶硅膜形成并且包圍SiGe合金層36a和硅膜37。將氮化硅膜39加工成氮化硅膜39a，并在蝕刻多晶硅膜38時(shí)起到掩模作用。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘(sccm)；和RF功率上限/下限250W/12W的條件下進(jìn)行。
SiGe合金層36a和硅膜37僅在雙極性晶體管形成區(qū)A2中形成。因此，SiGe合金層36a和硅膜37不具有遍布在氧化硅膜34上的部分，這與圖31中所示比較例中那樣不同，其中比較例中的SiGe合金層36和硅膜37遍布在氧化硅膜34上。這樣，當(dāng)繼續(xù)干蝕刻多晶硅膜38時(shí)，在硅膜37暴露時(shí)，氧化硅膜34僅在雙極性晶體管形成區(qū)A2以外的位置暴露。雖然由相同材料制成的不同部件(本發(fā)明實(shí)施方案中的多晶硅膜38和硅膜37)的蝕刻控制通常很困難，但是氧化硅膜34的暴露點(diǎn)可用常規(guī)干蝕刻中采用的端點(diǎn)控制來(lái)控制。氧化硅膜34的暴露時(shí)間點(diǎn)被認(rèn)為是硅膜37暴露的時(shí)間點(diǎn)。這樣，硅膜37就以合適的受控方式蝕刻。這樣能將硅膜37加工成具有高度準(zhǔn)確的可重復(fù)性的倒T形截面。
通過(guò)進(jìn)行CVD形成作為絕緣膜的氧化硅膜。然后，通過(guò)進(jìn)行干蝕刻內(nèi)腐蝕整個(gè)膜表面，使由氧化硅膜形成的側(cè)壁膜41包圍氮化硅膜39a、多晶硅膜38a和硅膜37的凸起70。通過(guò)干蝕刻進(jìn)一步損傷硅膜37的表面80b，在表面80b上形成損傷層。氧化硅膜可通過(guò)例如在約720℃下加熱TEOS和O2的混合物形成。氧化硅膜厚度優(yōu)選為約200nm。干蝕刻可在例如壓力33Pa(250mT)；氣體流量CHF3/CF4/Ar20/20/400ml/分鐘(sccm)；和RF功率395W的條件下進(jìn)行。
通過(guò)離子注入在氧化硅膜中離子注入硼。然后對(duì)該結(jié)構(gòu)進(jìn)行熱處理，使膜內(nèi)部活化，形成起到外基極層作用的p+擴(kuò)散層42a。在這種狀態(tài)下，氧化硅膜34側(cè)面(開(kāi)口邊沿)上形成的SiGe合金層36b就作為p+擴(kuò)散層42b形成。例如，用約1至40keV的電子加速能量，以1×1014至5×1015cm-2的濃度離子注入BF2。在這種條件下離子注入的硼不會(huì)穿過(guò)多晶硅膜38a上厚度為約50nm的氮化硅膜39a。從而防止硼注入多晶硅膜38a中。硼是第二雜質(zhì)的一個(gè)實(shí)例。
進(jìn)行熱處理，使多晶硅膜38a中的n-型雜質(zhì)擴(kuò)散到硅膜37中，并且形成n-型擴(kuò)散層43。結(jié)果，在硅膜37中形成發(fā)射極-基極結(jié)點(diǎn)。熱處理用RTA裝置在約1050℃下進(jìn)行約5至30秒。
硅膜37中形成的發(fā)射極層(n-型擴(kuò)散層)43通過(guò)從多晶硅膜38a擴(kuò)散n-型雜質(zhì)形成。這種擴(kuò)散通常不僅在該層的深度方向，也在其橫向方向發(fā)生。所得有效發(fā)射極電極寬度會(huì)變得比多晶硅膜38a的寬度更大。然而，在本發(fā)明第三實(shí)施方案中，發(fā)射極層(n-型擴(kuò)散層)43與發(fā)射極電極(多晶硅膜)38a的接觸面50高于側(cè)壁膜41的下表面60。因此側(cè)壁膜41起到擴(kuò)散阻擋層作用，并且調(diào)節(jié)雜質(zhì)在n-型擴(kuò)散層43橫向方向中的擴(kuò)散。結(jié)果使發(fā)射極層寬度減小。
熱處理后，用稀氫氟酸和磷酸除去基極電極(未示出)、發(fā)射極電極和集電極電極(未示出)上的氮化硅膜39a。
通過(guò)進(jìn)行CVD形成氧化硅膜44。然后，通過(guò)進(jìn)行光刻形成抗蝕圖案，并通過(guò)進(jìn)行干蝕刻除去氧化硅膜44上不需要的部分。結(jié)果，形成在預(yù)定區(qū)域中具有開(kāi)口并可用作自對(duì)準(zhǔn)多晶硅化物(自對(duì)準(zhǔn)硅化物)塊的氧化硅膜44。通過(guò)進(jìn)行干蝕刻進(jìn)一步損傷硅膜37表面80c，以在表面80c上形成損傷層。氧化硅膜44可通過(guò)例如在約720℃下加熱TEOS與O2的混合物形成。優(yōu)選控制氧化硅膜44的厚度在約50nm。干蝕刻可在例如壓力33Pa(250mT)；氣體流量CHF3/CF4/Ar20/20/400ml/分鐘(sccm)；和RF功率395W的條件下進(jìn)行。
硅膜37的表面80a、80b和80c通過(guò)在過(guò)程13前進(jìn)行的過(guò)程7、8和12的蝕刻損傷。在過(guò)程13中，通過(guò)進(jìn)行干蝕刻去除p+擴(kuò)散層42(硅膜37)的表面部分，以除去表面80a、80b和80c上形成的蝕刻損傷(損傷層)。干蝕刻可在例如壓力166Pa(1250mT)；氣體流量O2/CF4200/100ml/分鐘(sccm)；和RF功率450W的條件下進(jìn)行。這些干蝕刻條件與過(guò)程7、8和12中所用條件不同，并以p+擴(kuò)散層42(硅膜37)上的蝕刻損傷小的方式確定。優(yōu)選控制干蝕刻，以使p+擴(kuò)散層42(硅膜37)的去除深度為例如約10nm。
硅膜37表面80a上形成的蝕刻損傷(損傷層)可在過(guò)程7中進(jìn)行的干蝕刻后除去。作為選擇，硅膜37表面80b上形成的蝕刻損傷(損傷層)可在過(guò)程8后除去。然而，如果每個(gè)過(guò)程一完成就除去蝕刻損傷(損傷層)，蝕刻損傷去除期間硅膜37膜厚的減少量就會(huì)太大。例如，當(dāng)除去硅膜37并暴露出SiGe合金層36a時(shí)，在SiGe合金層36a暴露位置，硅化物膜形成就會(huì)受到抑制。結(jié)果，形成的硅化物膜就沒(méi)有均勻的膜質(zhì)量和均勻的膜厚度。蝕刻損傷(損傷層)去除優(yōu)選在開(kāi)始硅化物膜形成過(guò)程(下述過(guò)程14)前立即進(jìn)行。
在多晶硅膜38a表面和p+擴(kuò)散層42表面形成鈷(Co)層。然后進(jìn)行熱處理，形成硅化鈷膜(硅化物膜)45a和45b。硅化物膜45a和45b的薄片電阻為約7Ω/□，遠(yuǎn)低于常規(guī)p+-型SiGe層(p+擴(kuò)散層42)100Ω/□的薄片電阻。因此，內(nèi)基極層與連接外基極層的基極電極(未示出)之間產(chǎn)生的寄生電阻較低。
在硅化物膜形成過(guò)程中，可形成鈦(Ti)層代替鈷層，以形成硅化鈦膜。在這種情況下可獲得相同的優(yōu)點(diǎn)。
然后，雖然附圖中未示出，但通過(guò)沉積在半導(dǎo)體襯底表面形成諸如等離子體TEOS膜的夾層絕緣膜，在NPN晶體管的集電極電極、基極電極和發(fā)射極電極中形成接觸用開(kāi)口，并形成由例如鈦構(gòu)成的阻擋金屬層和由鋁或鋁合金構(gòu)成的導(dǎo)電層。這樣完成具有NPN晶體管的雙極性晶體管的制造。
第三實(shí)施方案的半導(dǎo)體器件的制造方法具有以下優(yōu)點(diǎn)。
起到發(fā)射極層作用的n-型擴(kuò)散層43的寬度小于硅膜37與SiGe合金層36a間界面的寬度。在這種情況下，與發(fā)射極層的寬度等于硅膜37與SiGe合金層36a間界面的寬度時(shí)比較，該結(jié)構(gòu)用更小的電流實(shí)現(xiàn)了相同的電流密度。此時(shí)的電流放大系數(shù)更高。這樣能使晶體管具有更低的功耗。此外，至少部分硅膜37位于SiGe合金層36a與側(cè)壁膜41之間，并與SiGe合金層36a和側(cè)壁膜41同時(shí)接觸。這樣能使發(fā)射極-基極結(jié)點(diǎn)面積比常規(guī)結(jié)構(gòu)中的發(fā)射極-基極結(jié)點(diǎn)面積更小(其中硅膜37還起到發(fā)射極層作用)。因此，該晶體管具有比常規(guī)結(jié)構(gòu)更小的結(jié)點(diǎn)面積，從而具有更小的結(jié)點(diǎn)容量。結(jié)果使半導(dǎo)體器件具有更高的性能。
由第三實(shí)施方案的制造方法，至少部分硅膜37位于SiGe合金層36a與側(cè)壁膜41之間，且SiGe合金層36a和側(cè)壁膜41相互間不直接接觸。因此，避免了基極電流在SiGe合金層36a與側(cè)壁膜41的邊界處再耦合。該方法能制造具有滿(mǎn)意基極電流特性的半導(dǎo)體器件。
此外，在圖26所示過(guò)程10中第一雜質(zhì)的擴(kuò)散中，n-型擴(kuò)散層43與發(fā)射極電極的接觸面50高于側(cè)壁膜41下表面60。因此，側(cè)壁膜41起到第一雜質(zhì)擴(kuò)散的阻擋層作用，并調(diào)整該層中第一雜質(zhì)的橫向擴(kuò)散。結(jié)果使n-型擴(kuò)散層43的寬度以滿(mǎn)意的受控方式進(jìn)一步減小。
在第三實(shí)施方案的制造方法中，SiGe合金層36a和硅膜37在保護(hù)膜34的開(kāi)口A2中形成。在這種情況下，SiGe合金層36a和硅膜37不具有遍布在保護(hù)膜34上的部分。因此，保護(hù)膜34上形成的多晶硅膜38部分的厚度小于開(kāi)口A2中形成的多晶硅膜38部分的厚度，其厚度減小量相當(dāng)于SiGe合金層36a和硅膜37的厚度。當(dāng)形成用于將多晶硅膜38加工成期望的發(fā)射極電極38a的抗蝕圖案時(shí)，這樣就減少了由遍布在氧化硅膜34上的多晶硅膜38部分(保護(hù)膜34的末端部分)引起的曝光的擴(kuò)散(向形成發(fā)射極電極38a的抗蝕圖案40的擴(kuò)散)。此外，還避免了由這種擴(kuò)散的曝光引起的抗蝕圖案40的變形或形狀改變。這樣能使半導(dǎo)體器件具有穩(wěn)定的性能。
在第三實(shí)施方案的制造方法中，保護(hù)膜34上表面優(yōu)選低于n-型擴(kuò)散層43與發(fā)射極電極38a的接觸面50。在這種情況下，保護(hù)膜34上形成的多晶硅膜38部分的厚度小于開(kāi)口A2中形成的多晶硅膜38部分的厚度。這樣進(jìn)一步減少了光向形成發(fā)射極電極38a的抗蝕圖案40的擴(kuò)散，并且更優(yōu)選地避免了抗蝕圖案40的變形或形狀改變。
當(dāng)在具有蝕刻損傷(損傷層)的p+擴(kuò)散層42a表面上形成硅化物膜時(shí)，在其與蝕刻損傷(損傷層)相應(yīng)的位置上，硅化物膜的膜質(zhì)量會(huì)被破壞或硅化物膜的形狀會(huì)改變。具有這種膜質(zhì)量改變或形狀變化的硅化物膜會(huì)增加布線電阻。然而，在本發(fā)明制造方法中，硅化物膜在已除去蝕刻損傷(損傷層)的p+擴(kuò)散層42a(硅膜37)表面上形成。結(jié)果，使p+擴(kuò)散層42a(硅膜37)上形成的硅化物膜的膜質(zhì)量得到改善，并且使硅化物膜的布線電阻降低。具體而言，當(dāng)在過(guò)程14前立即一次性進(jìn)行去除p+擴(kuò)散層42a表面形成的蝕刻損傷(損傷層)的過(guò)程時(shí)，制造過(guò)程的數(shù)量減少，并且制造成本降低。此外，使蝕刻損傷(損傷層)去除期間p+擴(kuò)散層42a(硅膜37)的厚度減少量最小化。這樣就無(wú)需形成厚硅膜37，并且可以形成薄硅膜37。此外，半導(dǎo)體器件的制造成本降低。
在第三實(shí)施方案的過(guò)程2中，氧化硅膜34和多晶硅膜35可在除活性區(qū)A1之外的隔離膜33的部分表面上局部形成，以形成開(kāi)口A2。
根據(jù)本發(fā)明第四實(shí)施方案的半導(dǎo)體器件和該半導(dǎo)體器件的制造方法將參考圖30描述。第四實(shí)施方案與第三實(shí)施方案的不同點(diǎn)在于n-型擴(kuò)散層43a的下表面位于SiGe合金層36a中。硅膜37a是第二區(qū)的一個(gè)實(shí)例。n-型擴(kuò)散層43a是第一區(qū)的一個(gè)實(shí)例。
為了制造第四實(shí)施方案的半導(dǎo)體器件，通過(guò)進(jìn)行第三實(shí)施方案過(guò)程3中的低壓CVD形成厚度為約40nm的SiGe合金層36a和厚度為約30nm的硅膜37a(總厚度為約70nm)，并用過(guò)程10中的RTA裝置在約1050℃下熱處理約5秒。結(jié)果，使多晶硅膜38a的n-型雜質(zhì)向集電極層32擴(kuò)散了約40nm，從而使n-型雜質(zhì)穿過(guò)厚度為約30nm的硅膜37a，并且進(jìn)入SiGe合金層36a。
第四實(shí)施方案的制造方法除具有第三實(shí)施方案中描述的優(yōu)點(diǎn)外還有以下優(yōu)點(diǎn)。
n-型擴(kuò)散層43a下表面位于SiGe合金層36a中。在這種情況下，起發(fā)射極層作用的n-型擴(kuò)散層43a的下表面與活性區(qū)A1(集電極層32)之間的距離比n-型擴(kuò)散層43a下表面不在SiGe合金層36a中時(shí)短。這樣縮短了電子從發(fā)射極層側(cè)遷移到集電極層側(cè)花費(fèi)的時(shí)間，使晶體管能以更高速度運(yùn)行。結(jié)果，使半導(dǎo)體器件具有更高性能。
在這種情況下，與n-型擴(kuò)散層43a下表面(發(fā)射極-基極結(jié)點(diǎn)部分)不在SiGe合金層36a中(當(dāng)n-型擴(kuò)散層43a下表面位于硅膜37a中時(shí))時(shí)比較，發(fā)射極注入效率更高，并且電流放大系數(shù)更高。這是因?yàn)镾iGe合金層的禁帶比n-型擴(kuò)散層43a下表面位于SiGe合金層36a中時(shí)硅膜的禁帶窄，且防止電子從發(fā)射極層注入基極層的勢(shì)壘比n-型擴(kuò)散層43a下表面位于SiGe合金層36a中時(shí)低。結(jié)果，使防止電子從發(fā)射極層注入基極層的勢(shì)壘低于防止正性空穴從基極層注入發(fā)射極層的勢(shì)壘低。結(jié)果，發(fā)射極電極注入效率更高，且電流放大系數(shù)更高。這樣能使半導(dǎo)體器件具有更高性能。
根據(jù)本發(fā)明第五實(shí)施方案的半導(dǎo)體器件以及該半導(dǎo)體器件的制造方法將參考圖32至43描述。第五實(shí)施方案與第三實(shí)施方案的不同點(diǎn)在于連接基極區(qū)和硅化物膜45b1的p+擴(kuò)散層42a1部分從氧化硅膜(保護(hù)膜)34的開(kāi)口A2延伸到圍繞開(kāi)口A2的氧化硅膜上。除此以外，第五實(shí)施方案與第三實(shí)施方案相同。
圖33和圖35至43是第五實(shí)施方案中半導(dǎo)體器件的制造過(guò)程的剖面圖。圖33是沿圖34中線33至33獲得的半導(dǎo)體器件的剖面圖。
在第三實(shí)施方案中描述的過(guò)程1至3后，通過(guò)進(jìn)行光刻，形成抗蝕圖案(未示出)。通過(guò)進(jìn)行干蝕刻去除硅膜37和SiGe合金層36上不必要的部分。還通過(guò)蝕刻去除多晶硅膜35上不必要的部分。該抗蝕圖案應(yīng)以硅膜37和SiGe合金層36遍布在氧化硅膜(保護(hù)膜)34上的方式形成圖案。結(jié)果形成了用作基極區(qū)的SiGe合金層36a1和硅膜37a1，以具有從開(kāi)口A2中的位置延伸在氧化硅膜34上的預(yù)定圖案A4，如圖33和34所示。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘；和RF功率上限/下限250W/12W的條件下進(jìn)行。雖然在第三實(shí)施方案中，在氧化硅膜34側(cè)面(開(kāi)口邊沿)形成了起墊片作用的SiGe合金層36b，但通過(guò)調(diào)節(jié)蝕刻時(shí)間，在本實(shí)施方案中完全去除了與SiGe合金層36b對(duì)應(yīng)的氧化硅膜34的側(cè)面(開(kāi)口邊沿)部分。
通過(guò)進(jìn)行低壓CVD形成摻雜有濃度為約1×1020cm-3或更高的n-型雜質(zhì)的多晶硅膜38。在多晶硅膜38上形成氮化硅膜39。砷或磷可用作n-型雜質(zhì)。多晶硅膜38的厚度優(yōu)選控制在約200nm。氮化硅膜39的厚度優(yōu)選控制在約50nm。
通過(guò)進(jìn)行光刻，在限定了雙極性晶體管形成區(qū)或凹槽的開(kāi)口A2中形成用于形成期望的發(fā)射極電極的抗蝕圖案40。
通過(guò)進(jìn)行干蝕刻，以所述順序依次蝕刻氮化硅膜39、多晶硅膜38和硅膜37a1。干蝕刻一直到硅膜37a1完全除去，但在SiGe合金層36a1整個(gè)表面上仍保留了硅膜37a1時(shí)停止。結(jié)果，將硅膜37a1加工成具有帶凸起70的倒T形截面。此外，通過(guò)蝕刻損傷硅膜37a1的表面80a1，在表面80a1上形成損傷層。將多晶硅膜38加工成多晶硅膜38a1、側(cè)壁膜38b1和側(cè)壁膜38c1，所述的多晶硅膜38a1起發(fā)射極電極作用，所述的側(cè)壁膜38b1由多晶硅膜形成并包圍SiGe合金層36a1和硅膜37a1，所述的側(cè)壁膜38c1由多晶硅膜形成并布置在氧化硅膜34側(cè)面(開(kāi)口邊沿)上。將氮化硅膜39加工成氮化硅膜39a，并在蝕刻多晶硅膜38時(shí)起到掩模作用。干蝕刻可在例如壓力2.0Pa(15mT)；氣體流量O2/HBr2/180ml/分鐘；和RF功率上限/下限250W/12W的條件下進(jìn)行。
以第三實(shí)施方案相同的方式，在繼續(xù)干蝕刻多晶硅膜38時(shí)，當(dāng)硅膜37a1暴露時(shí)，氧化硅膜34在除開(kāi)口(雙極性晶體管形成區(qū))A2和預(yù)定圖案A4外的其他位置就被暴露。雖然由相同材料構(gòu)成的不同部件(本實(shí)施方案中的多晶硅膜38和硅膜37a1)的蝕刻控制一般很難，但用常規(guī)干蝕刻中采用的端點(diǎn)控制可控制氧化硅膜的暴露點(diǎn)。氧化硅膜34的暴露時(shí)間點(diǎn)被認(rèn)為與硅膜37a1的暴露時(shí)間點(diǎn)相同。如此，硅膜37a1就能以理想的受控方式蝕刻。這樣能將硅膜37a1加工成具有高精度重復(fù)性的倒T形截面。
通過(guò)進(jìn)行CVD形成作為絕緣膜的氧化硅膜。然后通過(guò)進(jìn)行干蝕刻對(duì)整個(gè)膜表面進(jìn)行內(nèi)腐蝕，使氧化硅膜形成的側(cè)壁膜41包圍氮化硅膜39a、多晶硅膜38a1和硅膜37a1的凸起70。通過(guò)進(jìn)行干蝕刻進(jìn)一步損傷硅膜37a1的表面80b1，在表面80b1上形成損傷層。氧化硅膜可通過(guò)例如在約720℃下加熱TEOS和O2的混合物形成。氧化硅膜的厚度為約200nm。干蝕刻可在例如壓力33Pa(250mT)；氣體流量CHF3/CF4/Ar20/20/400ml/分鐘(sccm)；和RF功率395W的條件下進(jìn)行。
通過(guò)離子注入將硼離子注入氧化硅膜中。然后將該結(jié)構(gòu)進(jìn)行熱處理，引起膜中活化，形成起到外基極層作用的p+擴(kuò)散層42a1。氧化硅膜34側(cè)面(開(kāi)口邊沿)上形成的側(cè)壁膜38c1作為p+擴(kuò)散層42b1形成。作為一個(gè)實(shí)例，BF2可用約1至40keV的電子加速能量，以1×1014至5×1015cm-2的濃度注入。在這種離子注入條件下，離子不會(huì)穿過(guò)多晶硅膜38a1上厚度為約50nm的氮化硅膜39a。因此，避免了硼注入多晶硅膜38a1中。
然后進(jìn)行熱處理，使多晶硅膜38a1中的n-型雜質(zhì)擴(kuò)散到硅膜37a1中，形成n-型擴(kuò)散層43。結(jié)果，在硅膜37a1中形成發(fā)射極-基極結(jié)點(diǎn)。熱處理用RTA裝置在約1050℃下進(jìn)行約5至30秒。
通過(guò)從多晶硅膜38a1擴(kuò)散n-型雜質(zhì)，在硅膜37a1中形成發(fā)射極層(n-型擴(kuò)散層)43。這種擴(kuò)散通常不僅在該層的深度方向，也在其橫向方面發(fā)生。所得有效發(fā)射極電極寬度會(huì)變得比多晶硅膜38a1的寬度更大。然而，在第五實(shí)施方案中，發(fā)射極層(n-型擴(kuò)散層)43與發(fā)射極電極(多晶硅膜)38a1的接觸面50高于側(cè)壁膜41的下表面60。因此側(cè)壁膜41起到擴(kuò)散阻擋層作用，并且調(diào)節(jié)雜質(zhì)在n-型擴(kuò)散層43橫向方向的擴(kuò)散。結(jié)果，使發(fā)射極層寬度減小。
熱處理后，用稀氫氟酸和磷酸除去基極電極(未示出)、發(fā)射極電極和集電極電極(未示出)上的氮化硅膜39a。
通過(guò)進(jìn)行CVD形成作為絕緣膜的氧化硅膜。然后，通過(guò)進(jìn)行光刻形成抗蝕圖案(未示出)，并通過(guò)進(jìn)行干蝕刻除去氧化硅膜上不需要的部分。結(jié)果，形成在其預(yù)定區(qū)域中具有開(kāi)口并可用作自對(duì)準(zhǔn)多晶硅化物塊的氧化硅膜44a1。通過(guò)進(jìn)行干蝕刻進(jìn)一步損傷硅膜37a1表面80c1，在表面80c1上形成損傷層。氧化硅膜可通過(guò)例如在約720℃下加熱TEOS與O2的混合物形成。氧化硅膜厚度為約50nm。干蝕刻可在例如壓力33Pa(250mT)；氣體流量CHF3/CF4/Ar20/20/400ml/分鐘；和RF功率395W的條件下進(jìn)行。
硅膜37a1的表面80a1、80b1和80c1通過(guò)在過(guò)程13A前進(jìn)行的過(guò)程7A、8A和12A中進(jìn)行的蝕刻損傷。通過(guò)進(jìn)行干蝕刻去除p+擴(kuò)散層42a1(硅膜37a1)的表面部分，以除去蝕刻損傷(損傷層)。干蝕刻可在例如壓力166Pa(1250mT)；氣體流量O2/CF4200/100ml/分鐘；和RF功率450W的條件下進(jìn)行。這些干蝕刻條件與過(guò)程7A、8A和12A中所用條件不同，并以p+擴(kuò)散層42a1(硅膜37a1)上的蝕刻損傷很小的方式確定。優(yōu)選控制干蝕刻，以使p+擴(kuò)散層42a1(硅膜37a1)的去除深度為例如約10nm。去除蝕刻損傷(損傷層)的時(shí)機(jī)與第三實(shí)施方案中相同。
在多晶硅膜38a1表面和p+擴(kuò)散層42a1表面形成鈷(Co)層。然后進(jìn)行熱處理，形成硅化鈷膜(硅化物膜)45a1和45b1。硅化物膜45a1和45b1的薄片電阻約7Ω/□，遠(yuǎn)低于常規(guī)p+-型SiGe層(p+擴(kuò)散層42a1)100Ω/□的薄片電阻。因此內(nèi)基極層與連接外基極層的基極(未示出)之間產(chǎn)生的寄生電阻降低。在硅化物膜形成過(guò)程中，可形成鈦層代替鈷層，以形成硅化鈦膜。在這種情況下可獲得相同的優(yōu)點(diǎn)。
然后，雖然附圖中未示出，但通過(guò)沉積在半導(dǎo)體襯底表面形成諸如等離子體TEOS膜的夾層絕緣膜。在NPN晶體管的集電極電極、基極電極和發(fā)射極電極中形成接觸用開(kāi)口。形成由例如鈦構(gòu)成的阻擋金屬層和由鋁或鋁合金構(gòu)成的導(dǎo)電層。這樣完成具有NPN晶體管的雙極性晶體管的制造。
第五實(shí)施方案的半導(dǎo)體器件的制造方法除具有第三實(shí)施方案中描述的優(yōu)點(diǎn)外，還具有以下優(yōu)點(diǎn)。
形成起外基極層作用的p+擴(kuò)散層42a1部分和硅化物膜45b1部分，以從開(kāi)口A2中的位置延伸到氧化硅膜(保護(hù)膜)34上。這樣增加了布置基極電極觸點(diǎn)的設(shè)計(jì)靈活性。
p+擴(kuò)散層42a1從開(kāi)口A2中的位置部分延伸到氧化硅膜34上。結(jié)果，使p+擴(kuò)散層42a1部分在氧化硅膜34上的厚度比其在開(kāi)口A2中的厚度大硅膜37a1的厚度。當(dāng)在氧化硅膜34上形成基極電極觸點(diǎn)時(shí)，這樣避免了觸點(diǎn)形成期間的蝕刻偏差(例如過(guò)蝕刻)不致造成觸點(diǎn)穿透p+擴(kuò)散層42a1。結(jié)果，提高雙極性晶體管(半導(dǎo)體器件)的制造成品率，并且以較低成本獲得雙極性晶體管。
盡管第五實(shí)施方案描述了p+擴(kuò)散層42a1和硅化物膜45b1的某一側(cè)遍布在氧化硅膜34上的一個(gè)例子，但本發(fā)明并不限于這種方式。例如，硅膜37a1和SiGe合金層36a1可在過(guò)程4A中直線加工，也可在氧化硅膜(保護(hù)膜)34上形成硅膜37a1和SiGe合金層36a1各自的兩端。這種情況也能獲得如第五實(shí)施方案中描述的相同優(yōu)點(diǎn)。
在第五實(shí)施方案中，n-型擴(kuò)散層43下表面可位于SiGe合金層36a1中。此時(shí)可獲得第四實(shí)施方案中描述的優(yōu)點(diǎn)(7)和(8)。
本發(fā)明可用于各種雙極性晶體管。
本領(lǐng)域普通技術(shù)人員應(yīng)該明白，本發(fā)明可以許多其他具體形式具體化，而不脫離本發(fā)明的精神或范圍。因此，本發(fā)明的實(shí)施例和實(shí)施方案被認(rèn)為是舉例說(shuō)明性而非限定性的，且本發(fā)明并不限于本文中給出的詳細(xì)描述，但可在后附權(quán)利要求的范圍和等價(jià)物中進(jìn)行修改。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，該方法包括第一步驟在包括被隔離膜包圍的活性區(qū)的半導(dǎo)體襯底上形成導(dǎo)電層和起基極層作用的硅膜；第二步驟在活性區(qū)上面的硅膜上形成含第一雜質(zhì)的發(fā)射極電極；第三步驟用發(fā)射極電極作掩模，部分地蝕刻硅膜；第四步驟形成完全覆蓋半導(dǎo)體襯底的絕緣膜，然后內(nèi)腐蝕絕緣膜，形成覆蓋發(fā)射極電極側(cè)面的側(cè)壁膜；第五步驟在導(dǎo)電層和硅膜中引入第二雜質(zhì)，使第二雜質(zhì)到達(dá)入活性區(qū)，形成在部分導(dǎo)電層和部分硅膜中含第二雜質(zhì)的雜質(zhì)區(qū)；和第六步驟將發(fā)射極電極中所含的第一雜質(zhì)擴(kuò)散到硅膜表面，在硅膜中形成含第一雜質(zhì)的第一區(qū)和不含第一雜質(zhì)的第二區(qū)；其中第三步驟包括形成倒T形的硅膜，使得當(dāng)?shù)谒牟襟E完成時(shí)，第一區(qū)與發(fā)射極電極間的接觸面位于側(cè)壁膜的下表面上；并且第六步驟包括在硅膜中形成第一和第二區(qū)，使至少部分第二區(qū)位于導(dǎo)電層與側(cè)壁膜之間，并與導(dǎo)電層和側(cè)壁膜同時(shí)接觸。
2.權(quán)利要求1的方法，其中導(dǎo)電層是硅-鍺合金層，且第一區(qū)具有設(shè)置在導(dǎo)電層中的下表面。
3.權(quán)利要求1的方法，還包括第七步驟第六步驟后在雜質(zhì)區(qū)上形成硅化物膜；和第八步驟至少在第七步驟前從雜質(zhì)區(qū)除去損傷層。
4.權(quán)利要求3的方法，其中除去損傷層的步驟僅在第七步驟前立即進(jìn)行一次。
5.權(quán)利要求4的方法，其中在第六步驟完成前不進(jìn)行除去損傷層的步驟。
6.權(quán)利要求1的方法，其中硅膜包括位于活性區(qū)上的部分，且第二步驟包括形成至少與硅膜所述部分的上表面接觸的發(fā)射極電極。
7.權(quán)利要求1的方法，其中第三步驟包括選擇性去除除硅膜與發(fā)射極電極間的接觸面之外的硅膜。
8.權(quán)利要求7的方法，其中第三步驟包括形成倒T形的硅膜，使硅膜與發(fā)射極電極之間的接觸面位于與除接觸面之外的硅膜表面不同的高度上。
9.權(quán)利要求1的方法，其中第四步驟包括形成側(cè)壁膜，以覆蓋發(fā)射極電極的部分側(cè)面和硅膜的部分表面。
10.權(quán)利要求1的方法，其中第五步驟包括在導(dǎo)電層、硅膜和活性區(qū)中的部分中引入第二雜質(zhì)，使雜質(zhì)區(qū)遍布在所述導(dǎo)電層、硅膜和活性區(qū)中的所述部分上。
11.權(quán)利要求1的方法，其中第五步驟包括調(diào)整第二雜質(zhì)的引入，使雜質(zhì)區(qū)的最低表面位于比導(dǎo)電層與活性區(qū)之間的邊界面低的高度。
12.權(quán)利要求2的方法，其中第一區(qū)與導(dǎo)電層接觸。
13.一種半導(dǎo)體器件的制造方法，該方法包括第一步驟在包括被隔離膜包圍的活性區(qū)的半導(dǎo)體襯底上形成有開(kāi)口的保護(hù)膜，所述的活性區(qū)具有布置在開(kāi)口中的表面；第二步驟在保護(hù)膜的開(kāi)口中形成導(dǎo)電層和起基極層作用的硅膜；第三步驟在活性區(qū)上面的硅膜上形成含第一雜質(zhì)的發(fā)射極電極；第四步驟用發(fā)射極電極作掩模，部分地蝕刻硅膜；第五步驟形成覆蓋發(fā)射極電極側(cè)面的側(cè)壁膜；第六步驟在導(dǎo)電層和硅膜中引入第二雜質(zhì)，使第二雜質(zhì)到達(dá)活性區(qū)表面，形成在導(dǎo)電層和硅膜中的部分中的含第二雜質(zhì)的雜質(zhì)區(qū)；和第七步驟使發(fā)射極電極中所含的第一雜質(zhì)擴(kuò)散到硅膜中，在硅膜中形成含第一雜質(zhì)的第一區(qū)和不含第一雜質(zhì)的第二區(qū)；其中第四步驟包括形成倒T形的硅膜，使得當(dāng)?shù)谖宀襟E完成時(shí)，第一區(qū)與發(fā)射極電極間的接觸面位于側(cè)壁膜下表面以上；并且第七步驟包括在硅膜中形成第一和第二區(qū)，使至少部分第二區(qū)位于導(dǎo)電層與側(cè)壁膜之間，并與導(dǎo)電層和側(cè)壁膜同時(shí)接觸。
14.權(quán)利要求13的方法，其中導(dǎo)電層是硅-鍺合金層，且第一區(qū)具有設(shè)置于導(dǎo)電層中的下表面。
15.權(quán)利要求13的方法，其中保護(hù)膜具有位于第一區(qū)與發(fā)射極電極間的接觸面以下的上表面。
16.權(quán)利要求13的方法，其中第一步驟包括形成保護(hù)膜開(kāi)口，使保護(hù)膜開(kāi)口的尺寸大于沿半導(dǎo)體襯底的活性區(qū)表面的尺寸。
17.權(quán)利要求13的方法，其中第一步驟包括局部去除部分保護(hù)膜，使保護(hù)膜不覆蓋活性區(qū)。
18.權(quán)利要求13的方法，其中第一步驟包括在除活性區(qū)之外的隔離膜部分表面上地局部形成保護(hù)膜。
全文摘要
一種半導(dǎo)體器件制造方法，包括在包含活性區(qū)的半導(dǎo)體襯底上形成導(dǎo)電層和硅膜，在活性區(qū)上的硅膜上形成含第一雜質(zhì)的發(fā)射極電極，用發(fā)射極電極作為掩模部分地蝕刻硅膜，形成覆蓋半導(dǎo)體襯底的絕緣膜和覆蓋發(fā)射極電極側(cè)面的側(cè)壁膜，在導(dǎo)電層和硅膜中引入第二雜質(zhì)，使第二雜質(zhì)到達(dá)入活性區(qū)，形成在導(dǎo)電層和硅膜中的部分中的含第二雜質(zhì)的雜質(zhì)區(qū)，以及將發(fā)射極電極中所含第一雜質(zhì)擴(kuò)散到硅膜中，在硅膜中形成含第一雜質(zhì)的第一區(qū)和不含第一雜質(zhì)的第二區(qū)。
文檔編號(hào)H01L21/331GK1971859SQ20061014461
公開(kāi)日2007年5月30日 申請(qǐng)日期2006年11月9日 優(yōu)先權(quán)日2005年11月11日
發(fā)明者須磨大地, 井原良和, 小出辰彥, 齋藤浩一 申請(qǐng)人:三洋電機(jī)株式會(huì)社