專利名稱：一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方法，特別
是指在硅晶圓(wafer)的輸入/輸出接點(diǎn)上形成的偏移的導(dǎo)電彈性凸塊的結(jié) 構(gòu)與其制作方法。
背景技術(shù)：
在形成高密度的集成電路領(lǐng)域中，芯片需要高可靠的物理結(jié)構(gòu)與電性結(jié) 構(gòu)，為了在微小范圍內(nèi)制作高密度的集成電路結(jié)構(gòu)，如高分辨率的液晶面板， 其中用于驅(qū)動的控制IC也是需要密集排列，故在晶片上利用金屬凸塊(bump) 作為導(dǎo)電接點(diǎn)也就因應(yīng)而生，因?yàn)橛糜贗C信號接點(diǎn)的金屬凸塊用于體積較小 的封裝產(chǎn)品上，適合高腳數(shù)IC產(chǎn)品封裝，而不使用傳統(tǒng)打線(bonding)或 引線(lead)的技術(shù)。其中凸塊種類有金凸塊(GoldB腿p)、共晶錫鉛凸塊 (Eutectic Solder B卿)及高鉛錫鉛凸塊(High Lead Solder B卿)等。
早于美國第4749120號專利即已揭露利用金凸塊作為集成電路芯片UC chip)與基材間的導(dǎo)電媒介，但是卻在集成電路芯片與基材的結(jié)合過程(如 壓合)時(shí)會產(chǎn)生使芯片破裂的瑕疵，因?yàn)閴汉线^程會產(chǎn)生一個(gè)恢復(fù)原始狀態(tài) 的反彈力，致使上述破裂(crack)的問題，故公知技術(shù)設(shè)計(jì)了具有彈性的導(dǎo) 電顆?；蚴瞧渌牧?，可避免壓合過程產(chǎn)生的瑕瘋。
圖1為常用技術(shù)美國專利第5,707,902號所揭露形成于電路板上的凸塊 結(jié)構(gòu)剖面示意圖，其中主要結(jié)構(gòu)有形成于基材1上的金屬墊(pad) 16與有保 護(hù)作用的鈍化層(passivation layer ) 18，而形成于基材(substrate ) l上 的凸塊結(jié)構(gòu)為一聚合物(polymer)材料12并包覆其外的導(dǎo)電金屬層14。上 述聚合物材料12可減低基材與電路板間的結(jié)合時(shí)的反彈力。
公知技術(shù)如美國專利第5477087號所揭露的電子組件的導(dǎo)電凸塊結(jié)構(gòu) (Bump electrode for connecting electronic components)， 請參看圖2 所示用于電路板上的導(dǎo)電電極結(jié)構(gòu)剖面示意圖，此電極結(jié)構(gòu)中顯示一凸塊電 極20形成于IC芯片21上，其它包括形成于IC芯片21上的鋁制電極22，此 形成的金屬墊(pad)可作為凸塊與以下電路間導(dǎo)電的媒介，并由一絕緣層23 包覆，另有一障礙金屬層(barrier-metal layer) 24形成于經(jīng)蝕刻制成的絕 緣層23間，凸塊電極20結(jié)構(gòu)包括有樹脂(resin) 25與其中的微空孔26， 并外層包覆一作為導(dǎo)電使用的金屬層27。上述設(shè)置于凸塊電極20中的樹脂 25與其中的微空孔(micro void) 26為一彈性結(jié)構(gòu)，可避免使用此凸塊電極 2 0的芯片或是電路板與其它組件結(jié)合時(shí)產(chǎn)生損傷。
更有公知技術(shù)如美國專利第5,508,228號所揭露用于集成電路芯片的彈 性導(dǎo)電凸塊，如圖3所示的導(dǎo)電凸塊的立體視圖，其顯示為集成電路芯片30 的一部分，其包括有多個(gè)導(dǎo)電凸塊31形成的輸入/輸出U/0)接點(diǎn)，各導(dǎo)電 凸塊31為凸?fàn)畹膶?dǎo)電結(jié)構(gòu)，包括圖式中的頂部表面34與相連接的側(cè)邊結(jié)構(gòu) 36,借有底部結(jié)構(gòu)(base) 38連接與芯片相接的連接墊(bond pad) 33，此 導(dǎo)電凸塊31即借由連接墊33連接集成電路芯片30的引線32。上述的導(dǎo)電凸 塊31更因?yàn)楹诵牟糠质且跃酆衔锘蚋叻肿硬牧现谱鳎墚a(chǎn)生具有彈性的性 質(zhì)。
上述各公知技術(shù)所揭露的凸塊結(jié)構(gòu)于出廠時(shí)需經(jīng)過各種不同的電性測 試，因?yàn)槠渲邪灿趶椥酝箟K結(jié)構(gòu)外部的金屬層非常薄，可能于探針碰觸時(shí) 被破壞，故有公知技術(shù)如中國臺灣地區(qū)專利公告號324847所揭露的一種用于 集成電路的復(fù)合凸塊結(jié)構(gòu)，如圖4所示，其為運(yùn)用于集成電路的輸入/輸出接 點(diǎn)結(jié)構(gòu)，復(fù)合形式的凸塊結(jié)構(gòu)形成于一基材40上方，基材40上有一輸入/輸 出端子墊42,其上披覆一層鈍化層41,在輸入/輸出端子墊42與鈍化層41 上形成一第一金屬層43。接著，經(jīng)圖案化(patterning)的復(fù)合凸塊44形成 于第一金屬層43上，并偏離輸入/輸出端子墊42上方，之后，在第一金屬層 43與復(fù)合凸塊44上再形成第二金屬層45。上述復(fù)合凸塊44間形成一開口結(jié) 構(gòu)(opening)，作為下層結(jié)構(gòu)與其它電子組件的電氣連接，并可作為探針測 試之用，但是該結(jié)構(gòu)使用43， 45兩層金屬增加工藝復(fù)雜度，在高密度蝕刻工 藝中容易蝕刻不完全而造成短路。

發(fā)明內(nèi)容
公知技術(shù)為了解決基材上用于導(dǎo)電的凸塊在壓合其它電子組件時(shí)可能產(chǎn) 生結(jié)構(gòu)上的破壞，是使用高分子材料再包覆一層導(dǎo)電層形成的導(dǎo)電凸塊，然 仍可能因?yàn)樵跍y試時(shí)被探針碰觸而被破壞，雖仍有公知技術(shù)揭露用于探針測 試的凸塊結(jié)構(gòu)，但本發(fā)明所提出不同于公知技術(shù)的接點(diǎn)結(jié)構(gòu)僅有 一層披覆于 凸塊結(jié)構(gòu)的導(dǎo)電金屬層，且仍針對上述缺點(diǎn)提供一同時(shí)具有凸塊結(jié)構(gòu)與測試 區(qū)的導(dǎo)電金屬墊結(jié)構(gòu)。
本發(fā)明為 一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方法，該彈性 凸塊為形成于硅晶圓或電路板上的導(dǎo)電接點(diǎn)上，為由高分子材料為核心，且 為導(dǎo)電材料包覆的彈性凸塊，其中較佳實(shí)施例是設(shè)置于該接點(diǎn)結(jié)構(gòu)的一側(cè)， 使之同時(shí)包括凸塊與測試區(qū)。
本發(fā)明所揭露的接點(diǎn)結(jié)構(gòu)的較佳實(shí)施例是將硅晶圓用于輸入/輸出接點(diǎn) 的金屬墊，制作成為同時(shí)具有彈性凸塊與測試區(qū)的金屬墊，其中彈性凸塊的 表面金屬提供電性連接，測試區(qū)則提供測試針檢測用。
本發(fā)明工藝實(shí)施例包括先制備一基材，其中至少具有該接點(diǎn)結(jié)構(gòu)，之后 涂布高分子材料于該接點(diǎn)結(jié)構(gòu)上，再以顯影/蝕刻手段蝕刻高分子材料，其中 未經(jīng)顯影/蝕刻部分形成一彈性凸塊，而經(jīng)顯影/蝕刻部分形成一測試區(qū)，最 后披覆一層導(dǎo)電材料，使該彈性凸塊形成一導(dǎo)電凸塊，故此，該導(dǎo)電凸塊與 該測試區(qū)以該層導(dǎo)電材料電性連接，使測試區(qū)與導(dǎo)電凸塊導(dǎo)通，使測試接點(diǎn) 結(jié)構(gòu)的電氣特性時(shí)，不會破壞導(dǎo)電凸塊上披覆的導(dǎo)電材料。
本發(fā)明工藝的另 一實(shí)施例包括先制備一硅晶圓，其已具有一作為輸入/輸
出端子的金屬墊與一保護(hù)硅晶圓主體的鈍化層，再涂布一高分子材料于芯片 的金屬墊上，接著顯影/蝕刻該高分子材料，使未經(jīng)顯影/蝕刻部分形成一彈 性凸塊，而經(jīng)顯影/蝕刻部分形成一測試區(qū)，之后制作一微凸點(diǎn)結(jié)構(gòu)于該彈性 凸塊上，再披覆導(dǎo)電金屬層于其中的彈性凸塊與測試區(qū)上，而彈性凸塊形成 一導(dǎo)電凸塊，借此，該導(dǎo)電凸塊與該測試區(qū)以該層導(dǎo)電金屬層電性連接，使 該測試區(qū)與該導(dǎo)電凸塊導(dǎo)通，利用該測試區(qū)可得該接點(diǎn)結(jié)構(gòu)的電氣特性，且 不會破壞該導(dǎo)電凸塊上披覆的導(dǎo)電金屬層。


圖1為常用技術(shù)形成于電路板上的凸塊結(jié)構(gòu)剖面示意圖； 圖2為常用技術(shù)導(dǎo)電電極結(jié)構(gòu)剖面示意圖； 圖3為常用技術(shù)形成于集成電路芯片上的導(dǎo)電凸塊立體示意圖； 圖4為公知技術(shù)所揭露的凸塊結(jié)構(gòu)示意圖； 圖5為應(yīng)用本發(fā)明接點(diǎn)結(jié)構(gòu)的玻璃基材與芯片的示意圖； 圖6為本發(fā)明具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)實(shí)施例示意圖； 圖7A為本發(fā)明接點(diǎn)結(jié)構(gòu)實(shí)施例的側(cè)視圖； 圖7B至圖7D所示為本發(fā)明接點(diǎn)結(jié)構(gòu)的實(shí)施例示意圖； 圖8A與圖8B為將探針接觸本發(fā)明接點(diǎn)結(jié)構(gòu)的測試區(qū)的示意圖； 圖9A至圖9C所示為本發(fā)明接點(diǎn)結(jié)構(gòu)的實(shí)施例立體示意圖； 圖10A至圖10F為本發(fā)明具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的實(shí)施例示 意圖IIA與圖IID顯示為本發(fā)明接點(diǎn)結(jié)構(gòu)的實(shí)施例示意圖； 圖12為本發(fā)明接點(diǎn)結(jié)構(gòu)的實(shí)施例示意圖13A與圖13B為本發(fā)明接點(diǎn)結(jié)構(gòu)排列于基材上的實(shí)施例示意圖； 圖14為本發(fā)明接點(diǎn)結(jié)構(gòu)排列于基材上的實(shí)施例示意圖； 圖15為本發(fā)明接點(diǎn)結(jié)構(gòu)工藝流程圖16為本發(fā)明接點(diǎn)結(jié)構(gòu)工藝流程圖。
符號說明
基材1， 6， 9， 10， 40， 110， 120， 130， 140
金屬墊16，60, 75， 90， 100， 113， 145
鈍化層18
聚合物材料12
導(dǎo)電金屬層14
凸塊電極20
IC芯片21
鋁制電極22
絕緣層23
障礙金屬層24
樹脂25
微空孔26
金屬層27
集成電路芯片30
導(dǎo)電凸塊31， 91， 91，， 91"， 101a, 101b， 101c， 101d, 101e， 101f， 118 119, 131, 141， 142， 143 頂部表面34 側(cè)邊結(jié)構(gòu)36 底部結(jié)構(gòu)38 連接墊33 引線32
輸入/輸出端子墊42 鈍化層41 第一金屬層43
第二金屬層45 玻璃基材50 芯片54, 54， 電路板52， 52， 高分子彈性凸塊61 測試區(qū)65, 712， 95, 117， 133 鈍化層67 導(dǎo)電材料63 集成電路芯片70 鈍化層74 高分子彈性凸塊73 導(dǎo)電層71 頂面731 側(cè)面732
高分子彈性凸塊部分側(cè)面701 探針80
高分子彈性凸塊82，83 導(dǎo)電層81 測試區(qū)812 鈍化層111 高分子彈性凸塊112 導(dǎo)電層114 微凸點(diǎn)結(jié)構(gòu)115 高分子彈性凸塊122 《救凹洞結(jié)構(gòu)11具體實(shí)施例方式
為克服公知缺點(diǎn)，包括容易有因?yàn)閴汉蠒r(shí)產(chǎn)生反彈力造成的破裂，或測 試因?yàn)闆]有特定測試區(qū)或?qū)щ娡裹c(diǎn)的陡峭結(jié)構(gòu)而產(chǎn)生測試?yán)щy，本發(fā)明即揭 露一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方法。其中彈性凸塊形成
于集成電路芯片(IC chip)或電路板(PCB)上的導(dǎo)電接點(diǎn)(如輸入/輸出端 子)上，為由高分子材料或聚合物(polymer)為核心，且為導(dǎo)電材料包覆的 彈性凸塊，以避免接合工藝時(shí)產(chǎn)生破裂的問題，其中最佳實(shí)施例是僅使用一 層導(dǎo)電金屬層，且將該彈性凸塊設(shè)置于該接點(diǎn)結(jié)構(gòu)的一部分，即偏離接點(diǎn)結(jié) 構(gòu)形成凸塊，使接點(diǎn)結(jié)構(gòu)同時(shí)包括凸塊與測試區(qū)，其中測試區(qū)可以提供外部 的功能測試，免除公知技術(shù)直接在高分子彈性凸塊區(qū)測試時(shí)會破壞其上包覆 的金屬層的缺點(diǎn)。
公知將倒裝芯片(Flip Chip)技術(shù)運(yùn)用在液晶顯示器的制作過程中，由 于其中基材大多是玻璃材質(zhì)，使用一種直接將棵芯片(bare chip)連接于玻 璃基材的技術(shù)，稱為玻璃倒裝芯片封裝(Chip on Glass, COG),如此，可 降低芯片與基材間的電子信號傳輸距離，適用在高速組件的封裝，亦可縮小 芯片封裝后的尺寸，提高封裝密度及減輕重量使得顯示面板更為輕薄，更能 因應(yīng)高分辨率的顯示面板要求。
如圖5所示，圖式中為液晶顯示器的玻璃基材50的一部分，基材兩側(cè)各 以上述玻璃倒裝芯片封裝方式設(shè)置有多個(gè)驅(qū)動芯片(driver IC) 54, 54，或是 其它信號傳遞的芯片，借以電氣連接至電路板52, 52，上。各跨接電路板52， 52， 與玻璃基材50的芯片可利用本發(fā)明具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)相互電 氣連接，其中實(shí)施例如圖6所示。
圖6顯示本發(fā)明實(shí)施例之一，其揭露一種同時(shí)具有高分子彈性凸塊61與 測試區(qū)65的金屬墊(pad) 60，金屬墊60為設(shè)置于基材6上方的接點(diǎn)，如集 成電路芯片的輸入/輸出接點(diǎn)、如電路板與其它電子組件連接的導(dǎo)電接點(diǎn)。圖
標(biāo)的結(jié)構(gòu)包括設(shè)置于基材6表面的一個(gè)或多個(gè)金屬墊60,其一實(shí)施例提供基
材6與其它電子組件的電性連接；基材6的較佳實(shí)施例為集成電路芯片，其 上方4皮覆一層鈍化層(passivation) 67,設(shè)置于前述的金屬墊60的外圍， 即金屬墊60露出于鈍化層67未包覆的部分。此例中，為金字塔型的高分子 彈性凸塊61，此高分子彈性凸塊61的頂端表面與其它部分更包覆有導(dǎo)電材料 63，借以導(dǎo)通金屬墊60與其它接觸凸塊的組件，高分子彈性凸塊61設(shè)置于 前述的金屬墊60的表面局部區(qū)域，其中未被此高分子彈性凸塊61覆蓋的區(qū) 域作為測試區(qū)65，提供測試探針接觸測試用。上述包覆高分子彈性凸塊61的 導(dǎo)電材料63亦披覆于金屬墊60的測試區(qū)65,借以導(dǎo)通凸塊61與金屬墊60。 上述高分子彈性凸塊61與其包覆的導(dǎo)電材料63形成一彈性導(dǎo)電凸塊，圖中 顯示相鄰并排的結(jié)構(gòu)，但亦可設(shè)置于該金屬墊60中(或者可跨越出金屬墊60 所處區(qū)域)的任意位置。
圖7A顯示為如圖6所示實(shí)施例的側(cè)視圖，為一種同時(shí)具有高分子彈性凸 塊與測試區(qū)的金屬墊，此實(shí)施例下方結(jié)構(gòu)為一集成電路芯片70，其表面具有 金屬墊75,提供芯片與其它電子組件的電性連接用。鈍化層(passivation) 74設(shè)置于前述的金屬墊75外圍，借以保護(hù)集成電路芯片70結(jié)構(gòu)，金屬墊75 則是顯露于鈍化層74之外。接著，高分子彈性凸塊73安置于前述的金屬墊 75的表面局部區(qū)域，圖標(biāo)的實(shí)施例為金屬墊75的一端，而金屬墊75未被前 述的高分子彈性凸塊73覆蓋的區(qū)域作為測試區(qū)712,提供測試探針接觸測試 用。導(dǎo)電層71形成于高分子彈性凸塊73的頂面731表面，經(jīng)高分子彈性凸 塊73的側(cè)面732延伸及金屬墊75上方表面，故高分子彈性凸塊73借導(dǎo)電層 71連接至前述的金屬墊75。
圖7B所示為上述接點(diǎn)結(jié)構(gòu)的實(shí)施例示意圖，顯示高分子彈性凸塊73可 以安置在金屬墊75上的任何區(qū)域，或是局部區(qū)域覆蓋在鈍化層74上面也是 可以，即部分高分子彈性凸塊73的材料覆蓋至鈍化層74上。
上述圖7A顯示高分子彈性凸塊73邊緣覆蓋在一端鈍化層74上面，而圖
7B顯示高分子彈性凸塊73邊緣與與鈍化層74保持一段距離，圖7C則顯示高 分子彈性凸塊73邊緣覆蓋在鈍化層74上述圖7A多些。
閨？D顯示高分子彈性凸塊"邊緣覆蓋在鈍化層"上面，同時(shí)，高分于 彈性凸塊73部分側(cè)面(701 )或部分頂部表面不具有導(dǎo)電層71,因?yàn)楦叻肿?彈性凸塊73上披覆的導(dǎo)電層71只需要側(cè)面732的表面導(dǎo)電層71導(dǎo)通至金屬 墊75，即以達(dá)到電性連接的功能。換句話說，高分子彈性凸塊73的頂面731 的導(dǎo)電層71借經(jīng)過側(cè)面732的導(dǎo)電層71導(dǎo)通至測試區(qū)(712 )。故高分子彈 性凸塊73的外圍表面可以是外圍全部覆蓋導(dǎo)電層71，也可以是局部覆蓋有導(dǎo) 電層71，兩者都可以達(dá)到電性導(dǎo)通的功能。
圖8A為將探針80接觸本發(fā)明所提供的接點(diǎn)結(jié)構(gòu)的測試區(qū)712的示意圖， 本發(fā)明所揭露的同時(shí)具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)為改善公知技術(shù)的接 點(diǎn)結(jié)構(gòu)'，公知技術(shù)的接點(diǎn)結(jié)構(gòu)多無提供便于測試的部分，更因?yàn)楦叻肿訌椥?凸塊73上的導(dǎo)電層極薄(微米級以下)，容易因?yàn)闇y試時(shí)探針接觸而使該部 分易受破壞，圖式中的測試區(qū)712的導(dǎo)電層71是經(jīng)金屬墊75而導(dǎo)通于下方 的硅晶圓或是電路板，可方便提供測試，且不會使高分子彈性凸塊73所披覆 的導(dǎo)電層71受到破壞。
圖8B顯示為于金屬墊75上兩端皆設(shè)有高分子彈性凸塊82， 83的示意圖， 于金屬墊75與高分子彈性凸塊82，83上以導(dǎo)電材料披覆，形成導(dǎo)電層81，此 例所揭露的結(jié)構(gòu)改善公知技術(shù)的接點(diǎn)結(jié)構(gòu)，探針80可借接觸兩個(gè)高分子彈性 凸塊82,83間所形成的測試區(qū)812進(jìn)行電性測試。圖式中的測試區(qū)812是經(jīng) 金屬墊75而導(dǎo)通于下方基材，如硅晶圓70，方便提供測試，且不會使高分子 彈性凸塊82, 83所披覆的導(dǎo)電層81受到破壞。
圖9A至圖9C顯示本發(fā)明的其它實(shí)施例態(tài)樣，其中基材9可為硅晶圓或 是電路板，其中金屬墊90為連接外部電子組件的輸入/輸出端子，其中包括 測試區(qū)95與導(dǎo)電凸塊(91， 91，， 91")，導(dǎo)電凸塊(91， 91，， 91")的較佳實(shí)施 例是以高分子材料為核心、再以導(dǎo)電層披覆于上的接點(diǎn)結(jié)構(gòu)，而表面披覆的
導(dǎo)電層延伸至測試區(qū)95表面，使導(dǎo)電凸塊(91, 91，， 91")的電性測試可以由 測試區(qū)95代替，達(dá)到便于測試并保護(hù)導(dǎo)電凸塊(91,91，， 91")免于檢測時(shí)探 針接觸的損傷。
圖9A所示的導(dǎo)電凸塊91設(shè)計(jì)成為圓錐型凸塊，且為多顆圓錐型凸塊結(jié) 構(gòu)，以提高后續(xù)使用時(shí)的電性接觸可靠度。
而圖9B所示導(dǎo)電凸塊91，的為多顆彈性凸塊排列組成矩陣分布，亦為提 高電性接觸可靠度。
圖9C則是將導(dǎo)電凸塊91"的體積作大些，提供較大的頂面面積，如圖所 示，導(dǎo)電凸塊91"的結(jié)構(gòu)下方已跨越出金屬墊90，而覆蓋至基材9，此結(jié)構(gòu) 也可以提高后續(xù)使用時(shí)的電性接觸可靠度。
圖IOA至圖10F為本發(fā)明具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的實(shí)施例示 意圖。其中基材10可為硅晶圓或是電路板，金屬墊100為連接外部電子組件 的輸入/輸出端子，同樣包括測試區(qū)與導(dǎo)電凸塊(101a, 101b, 101c， 101d， 101e， 101f)。
其中圖IOA顯示本發(fā)明導(dǎo)電凸塊101a制作成為十字型，借此不同樣態(tài)的 凸塊改善接點(diǎn)結(jié)構(gòu)與所貼附的電子組件(如顯示器面板)間的導(dǎo)電性質(zhì)，此 導(dǎo)電凸塊101a的位置并不限于圖中金屬墊100的一端，可為金屬墊100上任 何位置，甚或跨接出僉屬墊100而與基材10接觸。
的位置并不限于圖中金屬墊100的一端，可為金屬墊100上任何位置，或跨 接出金屬墊100而與基材IO接觸。
圖IOC顯示導(dǎo)電凸塊101c可以制作成為U字型，且設(shè)置于金屬墊100上， 不限于圖式中的位置，或跨接出金屬墊100而與基材IO接觸。
圖IOD顯示導(dǎo)電凸塊101d可以制作成為一字型，而圖IOE顯示導(dǎo)電凸塊 10le為將一字型高分子彈性凸塊制作多條平行排列，其結(jié)構(gòu)可為金屬墊100 上任何位置，或跨接出金屬墊100而與基材IO接觸。
圖IOF則顯示導(dǎo)電凸塊lOlf制作為多個(gè)并排的一字型(如二字型、三字
型等)彈性凸塊，且兩側(cè)并列的導(dǎo)電凸塊101f的結(jié)構(gòu)下方已跨越出金屬墊IOO, 而覆蓋至基材IO，可提高后續(xù)使用時(shí)的電性接觸可靠度。
上述導(dǎo)電凸塊的實(shí)施例多以條狀的態(tài)樣，且設(shè)置于基材上的金屬墊內(nèi)， 使僅以一層披覆于凸塊與測試區(qū)的導(dǎo)電層即可同時(shí)達(dá)到測試與導(dǎo)電的目的， 條狀的導(dǎo)電凸塊更可增加凸塊與其它需要相互導(dǎo)通的電子組件的接觸面積。
圖11A所示為本發(fā)明接點(diǎn)結(jié)構(gòu)的另 一 實(shí)施例，其中以基材110 (如硅晶圓) 為底，其上形成一金屬墊113，并有鈍化層111設(shè)置于金屬墊113四周，以保 護(hù)基材110,僅有金屬墊113外露，高分子彈性凸塊112接著形成于金屬墊 113的一側(cè)，并不覆蓋所有的金屬墊113，再由導(dǎo)電層114披覆金屬墊113與 高分子彈性凸塊112上，即于高分子彈性凸塊112未覆蓋的金屬墊113部分 形成測試區(qū)。
圖中顯示高分子彈性凸塊112的頂面制作有多顆微凸點(diǎn)結(jié)構(gòu)115，微凸點(diǎn) 結(jié)構(gòu)115的構(gòu)成可為將高分子彈性凸塊112直接做成多凸點(diǎn)形狀，在于表面 披覆導(dǎo)電層形成粗糙的表面；亦或一個(gè)以上獨(dú)立微小彈性凸塊所組成，之后 再披覆導(dǎo)電層。利用上述多個(gè)微凸點(diǎn)，壓合時(shí)可用較小力量達(dá)到電性接觸， 此多個(gè)微凸點(diǎn)亦可形成單排、多排或多組形式。
圖11B顯示為圖11A的立體視圖，清楚顯示基材110之上的結(jié)構(gòu)，包括 覆蓋于基材110上的鈍化層111與金屬墊113,金屬墊113上主要包括有導(dǎo)電 凸塊118與測試區(qū)117兩部分，導(dǎo)電凸塊118為由高分子彈性凸塊112與表 面披覆的導(dǎo)電層(114)形成。此例中，導(dǎo)電凸塊118更包括有多個(gè)顆粒組成 的微凸點(diǎn)結(jié)構(gòu)115,另一實(shí)施例可為高分子彈性凸塊112結(jié)構(gòu)部分跨越至鈍化 層111上。
圖11C所示則為上述實(shí)施例的其它態(tài)樣，其中同樣以基材110 (如硅晶圓) 為底，其上形成一金屬墊113,亦有鈍化層111設(shè)置于金屬墊113四周，金屬 墊113部分外露，本實(shí)施例的特征在于高分子彈性凸塊112形成于金屬墊113 的一側(cè)，且僅部分覆蓋金屬墊113,此高分子彈性凸塊112的頂面制作有多個(gè)
下凹的微凹洞結(jié)構(gòu)116，此微凹洞結(jié)構(gòu)116于表面披覆導(dǎo)電層114形成具有粗
糙表面的接點(diǎn)結(jié)構(gòu)，故與其它電子組件間壓合時(shí)可用較小力量達(dá)到電性接觸，
此多個(gè)微凹洞結(jié)構(gòu)116可形成單排、多排或多組形式。
由導(dǎo)電層114披覆的金屬墊113與高分子彈性凸塊112分別形成測試區(qū) 與導(dǎo)電結(jié)構(gòu)(導(dǎo)電凸塊119)，如圖IID顯示的立體視圖，其顯示基材110之 上的結(jié)構(gòu)，包括覆蓋于基材110上的鈍化層111與金屬墊113，金屬墊113上 包括有具有多個(gè)微凹洞結(jié)構(gòu)116的導(dǎo)電凸塊119與測試區(qū)117兩部分。此例 中，導(dǎo)電凸塊119為設(shè)置于金屬墊113中的結(jié)構(gòu)，另一實(shí)施例可為導(dǎo)電凸塊 119結(jié)構(gòu)部分跨越至鈍化層111上。
圖12顯示本發(fā)明的接點(diǎn)結(jié)構(gòu)的導(dǎo)電凸塊在制作過程時(shí)形成一長條狀(或 衍生一個(gè)以上長條狀凸塊)的態(tài)樣，如應(yīng)用于玻璃倒裝芯片封裝(C0G)時(shí)， 各集成電路芯片需安排電性連接玻璃基材與外部電路。如圖標(biāo)，因?yàn)榕帕杏?基材(如上述IC芯片)120上的各接點(diǎn)中導(dǎo)電凸塊可為整齊排列，故可將相 鄰的高分子彈性凸塊122直接制作成為一長條狀凸塊的設(shè)計(jì)，接著高分子彈 性凸塊122上再披覆導(dǎo)電層形成長條狀的導(dǎo)電凸塊。
圖13A為本發(fā)明實(shí)施例的立體視圖，顯示基材130(實(shí)施例如圖顯示為集 成電路芯片)上包括有整齊排列的接點(diǎn)結(jié)構(gòu)，各接點(diǎn)結(jié)構(gòu)包括金屬墊上方形 成的導(dǎo)電凸塊131與測試區(qū)133兩部分，導(dǎo)電凸塊131為覆蓋有金屬導(dǎo)電層 的彈性凸塊，金屬導(dǎo)電層也覆蓋在彈性凸塊的局部表面或是全部表面。
圖13B顯示各相鄰的接點(diǎn)結(jié)構(gòu)上形成的導(dǎo)電凸塊131制作時(shí)可為不一致 地排列，如圖所示，相鄰的導(dǎo)電凸塊131與測試區(qū)133結(jié)構(gòu)為相互交錯制作 于金屬墊上的兩端，于另一實(shí)施例中，上述多個(gè)相鄰的導(dǎo)電凸塊131與測試 區(qū)133可位于該金屬墊上任意位置。
如圖14所示，在基材140上有多個(gè)接點(diǎn)結(jié)構(gòu)，然其中的導(dǎo)電凸塊 141，142, 143并不整齊排列，實(shí)施例為設(shè)置于該金屬墊145上的一部分，且為
任意位置，而并不設(shè)置于金屬墊145以外，其結(jié)構(gòu)僅包括一層導(dǎo)電層，該導(dǎo)
電層披覆于彈性凸塊上與金屬墊145未被彈性凸塊占據(jù)的位置，故可于測試
時(shí)利用未被彈性凸塊占據(jù)的位置，其中的導(dǎo)電層可直接導(dǎo)通于下方金屬墊
145,再與下方基材140導(dǎo)通，產(chǎn)生方便的測試環(huán)境。
上述各實(shí)施例所揭露的導(dǎo)電凸塊為占據(jù)金屬墊的一部分的導(dǎo)電結(jié)構(gòu)，較 佳實(shí)施例為占據(jù)金屬墊面積百分之9 0以下。
本發(fā)明所制作的接點(diǎn)結(jié)構(gòu)可用于晶粒倒裝芯片(Flip Chip)的接合，如
(Chip on Film)，達(dá)到更輕薄短小的目的；另 一實(shí)施例可應(yīng)用于玻璃倒裝 芯片封裝(COG)的玻璃基材上，即直接將芯片翻覆(flip)接合于玻璃基材 上。本發(fā)明各實(shí)施例所述的基材可為陶瓷、金屬、玻璃、高分子等有機(jī)或無 機(jī)的材料。
導(dǎo)電凸塊有由高分子材料為核心形成的彈性凸塊，高分子材料可為聚亞 醯胺(polyimide， PI)、環(huán)氧樹脂(epoxy )或聚丙烯酸酯(acrylic)等， 高分子材料層可經(jīng)圖案化(patterning)產(chǎn)生局部設(shè)置于金屬墊上的彈性結(jié) 構(gòu)，提供后續(xù)壓合于其它電子組件時(shí)，因彈性接觸而能確保接觸可靠度，而 未被導(dǎo)電凸塊覆蓋的區(qū)域提供測試探針檢測用。
本發(fā)明的接點(diǎn)結(jié)構(gòu)制作主要步驟列舉于圖15。本發(fā)明所提出的具有彈性 凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的較佳實(shí)施例運(yùn)用于一已具有金屬墊或輸入/輸出 接點(diǎn)(I/O pad)與鈍化層的基材。
工藝開始，制備一基材，基材至少具有一金屬墊，可為鋁制的電極，成 為該基材所屬電子組件的電性接點(diǎn)，如輸入/輸出接點(diǎn)(步驟S151)，之后于 基材上涂布高分子材料(步驟S153)。接著，以顯影/蝕刻手段進(jìn)行該高分子 材料圖案化(patterning)的步驟，如以干蝕刻方式(dry etching)或是濕 蝕刻方式(wet etching),是依據(jù)所需接點(diǎn)結(jié)構(gòu)的樣態(tài)進(jìn)行顯影/蝕刻步驟 (步驟S155)。其中步驟S155的另一實(shí)施例為該高分子材料為感光的高分 子材料，之后施以光蝕刻，即掩模并照射紫外線蝕去暴露的感光區(qū)域，去除 掩模后形成一 占據(jù)金屬墊部分區(qū)域的凸塊。
經(jīng)圖案化的高分于材料于金屬墊上形成一彈性凸塊，接著披覆一層導(dǎo)電
材料，如以濺鍍(sputtering) /光蝕刻方式將金屬材料鍍在彈性凸塊與測試 區(qū)上，形成一導(dǎo)電層，使彈性凸塊形成一導(dǎo)電凸塊(步驟S157)，故金屬墊 上區(qū)隔成一導(dǎo)電凸塊區(qū)域與一測試區(qū)(步驟S159)。導(dǎo)電凸塊與測試區(qū)僅以 一導(dǎo)電金屬層電性連接，在組件出廠前的測試可直接以探針直接接觸測試區(qū)， 可準(zhǔn)確測試包括導(dǎo)電凸塊的接點(diǎn)結(jié)構(gòu)的電氣特性，且不會破壞導(dǎo)電凸塊上的 金屬層。
本發(fā)明接點(diǎn)結(jié)構(gòu)運(yùn)用于集成電路芯片上，如圖16所示的工藝，先制備的 硅晶圓上已具有作為輸入/輸出端子的金屬墊與保護(hù)芯片主體的鈍化層(步驟 S161),之后于金屬墊上涂布高分子材料(步驟S163)。接著，使用掩模進(jìn) 行圖案化，再以顯影/蝕刻手段將不要的部分去除，以形成以高分子材料制作 的彈性凸塊(步驟S165)。
為了將集成電路芯片與其它電子組件壓合過程中可用較小力量達(dá)到電性 接觸，本實(shí)施例于上述彈性凸塊上制作微凸點(diǎn)結(jié)構(gòu)(步驟S167),舉例來說， 可將上述高分子彈性凸塊直接做成多凸點(diǎn)形狀，形成粗糙的表面；或以一個(gè) 以上獨(dú)立微小彈性凸塊所組成的微凸點(diǎn)，并且多個(gè)微凸點(diǎn)亦可形成線性、多 排、多組或交錯排列的形式。
之后再披覆導(dǎo)電金屬層，可以濺鍍(sputtering)及光蝕刻的方式完成 之(步驟S169)。此時(shí)，金屬墊上即形成占椐部分金屬墊面積的導(dǎo)電凸塊， 與另一區(qū)沒有被導(dǎo)電凸塊占據(jù)的測試區(qū)(步驟S171)。
上述各實(shí)施例揭示了本發(fā)明的主要特征，包括
1、 彈性導(dǎo)電凸塊在金屬墊上的任意位置，可依據(jù)需求達(dá)到最有彈性的設(shè)
計(jì)；
2、 金屬墊上面局部有彈性導(dǎo)電凸塊； 凸塊區(qū)(bump area)與測i式區(qū)(probe test area);
4、 彈性導(dǎo)電凸塊形成于金屬墊內(nèi)或部分跨越出金屬墊；
5、 導(dǎo)電材料將彈性凸塊表面全部或部分披覆；
6、 彈性導(dǎo)電凸塊的形狀為矩形、圓形或三角形或其組合；
7、 彈性導(dǎo)電凸塊的上表面可有粗糙表面；
8、 彈性導(dǎo)電凸塊面積占據(jù)金屬墊90%以下。
綜上所述，本發(fā)明為一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方 法，可達(dá)到縮小凸塊降低接合后的反彈力，同時(shí)利用測試區(qū)的設(shè)置達(dá)到簡易 測試的目的，且因?yàn)閮H設(shè)置一層金屬層，故也有減少成本的優(yōu)點(diǎn)。
以上所述僅為本發(fā)明的較佳可行實(shí)施例，非因此即拘限本發(fā)明的專利范 圍，故舉凡運(yùn)用本發(fā)明說明書及圖標(biāo)內(nèi)容所為之等效結(jié)構(gòu)變化，均同理包含 于本發(fā)明的范圍內(nèi)，合予陳明。
權(quán)利要求
1.一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，該接點(diǎn)結(jié)構(gòu)設(shè)置于一基材上，其特征在于該接點(diǎn)結(jié)構(gòu)包括一或多個(gè)高分子彈性凸塊，設(shè)置于該接點(diǎn)結(jié)構(gòu)的局部區(qū)域；一測試區(qū)，位于該接點(diǎn)結(jié)構(gòu)中除該高分子彈性凸塊所占據(jù)區(qū)域以外的區(qū)域；以及一導(dǎo)電材料，形成一導(dǎo)電金屬層披覆于該高分子彈性凸塊形成一導(dǎo)電凸塊，披覆于該測試區(qū)上以導(dǎo)通該接點(diǎn)結(jié)構(gòu)的金屬墊，以導(dǎo)通該導(dǎo)電凸塊與該測試區(qū)。
2. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的基材上包括有多個(gè)接點(diǎn)結(jié)構(gòu)。
3. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的基材為陶瓷、金屬、玻璃、高分子或硅等有機(jī)或無機(jī)材料。
4. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的基材為一硅晶圓。
5. 如權(quán)利要求4所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的硅晶圓包覆一鈍化層，該接點(diǎn)結(jié)構(gòu)露出于該鈍化層為包覆的部分。
6. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的接點(diǎn)結(jié)構(gòu)為該基材的輸入/輸出接點(diǎn)。
7. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的高分子彈性凸點(diǎn)為聚亞醯胺、環(huán)氧樹脂或聚丙烯酸酯材料制作。
8. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的高分子彈性凸塊的形狀為金字塔型、圓錐型、 一字型、十字型、雙十 字型以及U字型之一。
9. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在于 所述的高分子彈性凸塊頂部制作有多個(gè)微凸點(diǎn)或微凹洞。
10. 如權(quán)利要求9所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在 于是以多個(gè)微凸點(diǎn)或多個(gè)微凹洞產(chǎn)生該高分子彈性凸塊的單排、多排或多組 形式的4且4造面。
11. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在 于所述的高分子彈性凸塊是由一個(gè)以上獨(dú)立彈性凸塊所組成。
12. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在 于所述的高分子彈性凸塊設(shè)置于該接點(diǎn)結(jié)構(gòu)內(nèi)或涵蓋該接點(diǎn)結(jié)構(gòu)的外圍鈍化 層。
13. 如權(quán)利要求1所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)，其特征在 于所述的高分子彈性凸塊表面所披覆的導(dǎo)電材料為全部披覆或部分披覆。
14. 一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的制作方法，其特征在于， 包括1) 制備一基材，該基材至少具有該接點(diǎn)結(jié)構(gòu)；2) 涂布一高分子材料于該接點(diǎn)結(jié)構(gòu)上；3) 顯影/蝕刻該高分子材料，使該接點(diǎn)結(jié)構(gòu)形成一或多個(gè)彈性凸塊與 一測試區(qū)；以及4) 披覆一層導(dǎo)電材料，使該彈性凸塊形成一導(dǎo)電凸塊；借此，該導(dǎo)電凸塊與該測試區(qū)以該層導(dǎo)電材料電性連接，使該測試區(qū)與 該導(dǎo)電凸塊導(dǎo)通。
15. 如權(quán)利要求14所述的具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的制作方 法，其特征在于所述的基材為陶瓷、金屬、玻璃、高分子或硅的有機(jī)或無機(jī) 的材料。
16. —種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)的制作方法，其特征在于， 包括1) 制備一硅晶圓，該硅晶圓已具有一作為輸入/輸出端子的金屬墊與 一保護(hù)硅晶圓主體的鈍化層； 2) 涂布一高分子材料于該硅晶圓上；3) 顯影/蝕刻該高分子材料，使該金屬墊形成一或多個(gè)彈性凸塊與一 測試區(qū)；以及4) 披覆一導(dǎo)電金屬層于該彈性凸塊與該測試區(qū)上，該彈性凸塊形成 一導(dǎo)電凸塊；借此，該導(dǎo)電凸塊與該測試區(qū)以該層導(dǎo)電金屬層電性連接，使該測試區(qū) 與該導(dǎo)電凸塊導(dǎo)通。
全文摘要
一種具有彈性凸塊與測試區(qū)的接點(diǎn)結(jié)構(gòu)與其制作方法，該彈性凸塊為形成于硅晶片或電路板上的導(dǎo)電接點(diǎn)上，為由高分子材料為核心，且為導(dǎo)電材料包覆的彈性凸塊，并設(shè)置于該接點(diǎn)結(jié)構(gòu)的一側(cè)，使導(dǎo)電接點(diǎn)同時(shí)包括凸塊與測試區(qū)，其中測試區(qū)可以提供外部的功能測試，免除公知技術(shù)直接在彈性凸塊區(qū)測試時(shí)會破壞其上包覆的金屬層的缺點(diǎn)。
文檔編號H01L23/48GK101170089SQ20061013717
公開日2008年4月30日 申請日期2006年10月23日 優(yōu)先權(quán)日2006年10月23日
發(fā)明者安超群, 張世明, 楊省樞 申請人:臺灣薄膜電晶體液晶顯示器產(chǎn)業(yè)協(xié)會;中華映管股份有限公司;友達(dá)光電股份有限公司;廣輝電子股份有限公司;瀚宇彩晶股份有限公司;奇美電子股份有限公司;財(cái)團(tuán)法人工業(yè)技術(shù)研究院;統(tǒng)寶光電股份有限公司