專利名稱：優(yōu)化集成電路芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶片處理，特別涉及芯片產(chǎn)量、性能以及定時的改進。更具體地，本發(fā)明涉及用于修改影響芯片的關(guān)鍵定時的選定器件、并開發(fā)用于以光學(xué)方式修整關(guān)鍵路徑內(nèi)的器件的柵長度(gatelength)的掩模的方法。
背景技術(shù)：
當(dāng)由于第二元件(feature)鄰近第一元件而出現(xiàn)對第一元件的不同印制時，需要進行光學(xué)鄰近效應(yīng)校正(OPC)。第二元件的鄰近起到了改變第一元件的印制圖像的作用。為了補償其它元件的靠近帶來的影響，按照鄰近元件的線寬度和長度，特別是在柵的級別上，來對其進行調(diào)整。
電路關(guān)鍵路徑上的器件需要單獨地或者作為小組而被加強，以便優(yōu)化定時。對柵進行過度曝光或反應(yīng)離子蝕刻修整不能滿足加強單獨器件或小組的需要，因為整個芯片或晶片都受到這些處理的影響。通過降低閾值電壓來加強這些器件通常被視為微粒式的補救，其導(dǎo)致閾值電壓階躍函數(shù)具有經(jīng)常太少而又太大的階。此外，在大多數(shù)情況下，可能已經(jīng)選擇了降低閾值電壓的補救方式，因此這表示選擇已用盡。另外，降低的閾值電壓將導(dǎo)致斷電狀態(tài)漏泄電流急劇增加。為選擇性多晶硅修整(PT)而添加額外的掩模將僅考慮到一個階，而不便于精細(xì)調(diào)整該設(shè)計。此外，作為已印制得三西格馬短(three-sigma short)的部分將具有對測試中的器件的靜態(tài)電源電流或靜態(tài)電流(Iddq)有實質(zhì)性貢獻的非關(guān)鍵器件。圖1示出了所測量的靜態(tài)電流(Iddq)數(shù)據(jù)與環(huán)形振蕩器速度的關(guān)系圖。如在象限A中所示，Iddq越高，環(huán)形振蕩器速度越快。象限C示出了相對立的結(jié)果Iddq越低，環(huán)形振蕩器速度越慢。
為了獲得更高的性能和更快的集成電路芯片速度，一般給柵以較高的平版印刷劑量，使其能夠在功率通量方面以較短的柵長度(gatelength)印制。柵長度通常被稱為L-poly。為了獲得短的柵長度或短L-poly，以不隔離方式增加平版印刷劑量，使得所有柵長度變短，并對所有芯片同時產(chǎn)生更快的速度。然而，在這種情況下，有效或接通(ON)電流相對于較短的柵長度線性增加，而無效或斷開(OFF)電流按指數(shù)增加。此外，芯片的切換速度繼續(xù)增加。這些效應(yīng)可能導(dǎo)致芯片超出其熱冷卻能力的操作環(huán)境。
圖2示意性地示出了滿足關(guān)于環(huán)形振蕩器和靜態(tài)電流結(jié)合的各種規(guī)范的單元。在每條水平線以下且每條垂直線的左側(cè)，是滿足預(yù)定規(guī)范的單元。太慢或具有太多漏泄電流的單元是水平線之上和/或垂直線右側(cè)的那些單元。這些器件具有高得無法接受的靜態(tài)電流，并且可能代表產(chǎn)量中的大部分。靜態(tài)電流越高，器件就越有可能超出其熱冷卻能力。
在2002年3月20日授予Yamashita的、題為“METHOD FORDESIGNING LSI CIRCUIT PATTERN”的美國專利第6,205,570號中，通過估計芯片面積和實現(xiàn)所期望的功能所需要的柵的數(shù)量，并確定每個柵適當(dāng)?shù)幕ミB長度，來設(shè)計連接LSI芯片上的柵的LSI電路圖案。根據(jù)這些估計來設(shè)計布線圖案。重要的是，Yamashita講述了一種用于導(dǎo)出柵之間的互連線(例如第一個柵與第二個柵之間的BEOL金屬化互連)的長度的方法。Yamashita并沒有給出對柵內(nèi)單獨的柵長度的縮減。
因此，除了增加平版印刷劑量(其將所有柵印制得較短，并呈現(xiàn)高靜態(tài)電流(Iddq))之外，本領(lǐng)域需要提供一種用于僅將選定電路和單獨的柵印制得較短的技術(shù)，以使靜態(tài)電流保持在可接受的水平。在本發(fā)明中，使用光學(xué)鄰近效應(yīng)校正作為設(shè)計集成電路的方法，并且為了性能提高的原因而有意地修改指定器件的柵長度，或者為了RC縮減的目的而有意地修改金屬化線的線寬度，或者兩者都修改。這是在對光學(xué)鄰近效應(yīng)的傳統(tǒng)校正之外進行的。

發(fā)明內(nèi)容
考慮到現(xiàn)有技術(shù)中的上述問題和不足，本發(fā)明的目的在于提供一種用于改進集成電路產(chǎn)量、性能以及定時的技術(shù)。
本發(fā)明的另一個目的在于提供一種用于改善集成電路芯片設(shè)計的切換時間的分析法。
本發(fā)明的另一個目的在于使用通常被給以較高的平板印刷劑量、并在功率通量方面具有較短的柵長度的柵，來提供更高的性能和更快的集成電路芯片速度。
本發(fā)明的另一個目的在于提供一種用于在集成電路芯片中僅將選定電路印制得較短的方法，使得靜態(tài)電流保持在可接受的水平。
本發(fā)明的其它目的和優(yōu)點一部分將是顯而易見的，一部分將從說明書中清楚地得出。
本發(fā)明實現(xiàn)了上述及對本領(lǐng)域技術(shù)人員將顯而易見的其它目的，本發(fā)明旨在提供一種用于優(yōu)化集成電路芯片的方法，包括識別集成電路芯片的關(guān)鍵定時路徑中的對定時敏感的器件；以及產(chǎn)生掩模以縮短每個對定時敏感的器件的柵長度而不縮短不在該關(guān)鍵定時路徑中的器件的柵長度。該方法使用光學(xué)鄰近效應(yīng)校正(OPC)技術(shù)來產(chǎn)生掩模。以分析的方式設(shè)計的PT掩模，以僅縮短對定時敏感的電路的每一個柵長度，而不縮短不在關(guān)鍵定時路徑中的器件的柵長度。另外，可以以分析的方式確定集成電路芯片中的對定時敏感的器件；可以以分析的方式施加標(biāo)記形狀以標(biāo)識和定位對定時敏感的器件；并且可以將所分配的縮短的柵長度施加到每個對定時敏感的器件。該方法還可以包括以下步驟為包括對定時敏感的器件的集成電路芯片產(chǎn)生一組定時規(guī)則；比較這一組定時規(guī)則與預(yù)定產(chǎn)品要求；如果這一組定時規(guī)則不滿足產(chǎn)品要求，則將對定時敏感的器件的每個柵長度縮短一增量；以及重復(fù)比較定時規(guī)則與產(chǎn)品要求的步驟以及縮短柵長度的步驟，直到滿足產(chǎn)品要求。此外，當(dāng)滿足產(chǎn)品要求時，可以獲取包括對定時敏感的器件的柵長度的優(yōu)化數(shù)據(jù)；并根據(jù)優(yōu)化數(shù)據(jù)產(chǎn)生掩模。然后，可以在獲得設(shè)計優(yōu)化之前比較這一組定時規(guī)則與制造極限，并在達到或超過制造極限時，根據(jù)與優(yōu)化數(shù)據(jù)相比較不優(yōu)化的數(shù)據(jù)產(chǎn)生掩模。產(chǎn)生掩模以縮短每個對定時敏感的器件的柵長度的步驟可以包括降低每個對定時敏感的器件的閾值電壓。
第二方面，本發(fā)明旨在提供一種用于優(yōu)化集成電路芯片的方法，包括識別集成電路芯片的關(guān)鍵定時路徑中的對定時敏感的器件；以及產(chǎn)生掩模以修改對定時敏感的器件的RC時間常數(shù)而不修改不在關(guān)鍵定時路徑中的器件的RC時間常數(shù)。這一方法可以包括以分析的方式確定集成電路芯片中的對定時敏感的器件；以分析的方式施加標(biāo)記形狀以標(biāo)識和定位對定時敏感的器件；以及調(diào)整每個對定時敏感的器件的金屬線寬度和鄰近距離，以修改RC時間常數(shù)的電阻和電容分量。
第三方面，本發(fā)明旨在提供一種用于優(yōu)化集成電路芯片的方法，包括以分析的方式確定集成電路芯片中的對定時敏感的器件；以分析的方式施加標(biāo)記形狀以定位和標(biāo)識對定時敏感的器件；給每個對定時敏感的器件分配柵長度；為包括對定時敏感的器件的集成電路芯片產(chǎn)生一組定時規(guī)則；比較這一組定時規(guī)則與產(chǎn)品要求；如果第一組定時規(guī)則不滿足產(chǎn)品要求，則將每個對定時敏感的器件的柵長度縮短一增量；進一步重復(fù)比較定時規(guī)則與產(chǎn)品要求的步驟以及縮短柵長度的步驟，直到滿足產(chǎn)品要求；當(dāng)滿足產(chǎn)品要求時，獲取優(yōu)化數(shù)據(jù)；以及根據(jù)優(yōu)化數(shù)據(jù)，使用光學(xué)鄰近效應(yīng)校正技術(shù)來產(chǎn)生掩模。該方法還包括產(chǎn)生掩模以修改對定時敏感的器件的RC時間常數(shù)，而不修改不在關(guān)鍵定時路徑中的器件的RC時間常數(shù)。


所附權(quán)利要求中具體闡明了本發(fā)明確信具有新穎性的特征以及作為本發(fā)明的特征的元素。附圖只是為了說明的目的，而不是按比例繪制的。然而，通過參考下文中結(jié)合附圖給出的詳細(xì)描述，可以在組織和操作方法兩方面最佳地理解本發(fā)明本身，附圖中
圖1示出了所測量的靜態(tài)電流(Iddq)數(shù)據(jù)與環(huán)形振蕩器速度的關(guān)系圖。
圖2示意性地示出了滿足關(guān)于作為靜態(tài)電流的函數(shù)的各種環(huán)形振蕩器速度的規(guī)范的單元。
圖3示出了本發(fā)明用于設(shè)計產(chǎn)品芯片的方法的處理流程。
圖4示出了使用本發(fā)明的OPC修整技術(shù)為生產(chǎn)線前道工序(FEOL)設(shè)計產(chǎn)品芯片的本發(fā)明的方法的處理流程。
圖5是為了性能提高而標(biāo)記要進行OPC修整的電路子集的示意性表示。
具體實施例方式
在描述本發(fā)明的優(yōu)選實施例時，將參考附圖1-5，其中相同的附圖標(biāo)記表示本發(fā)明相同的特征。
本發(fā)明講述對某些關(guān)鍵的性能限制電路的選擇，并通過借助L-poly縮減或RC優(yōu)化或借助于上述兩種方法解決這些選定電路的性能缺陷來改善總體芯片性能。不試圖增加施加到整個芯片上的平版印刷劑量，而增加施加到整個芯片上的平版印刷劑量會將所有柵長度印制短，并實質(zhì)上增加靜態(tài)電流Iddq。
通常，每個芯片構(gòu)成具有多種不同用途的多個電路，但是，在定時方面，僅幾個電路處于所定義的關(guān)鍵路徑中。典型地，僅僅選擇不大于該多個電路中的子集使其處于關(guān)鍵路徑中。這些電路表示如果信號傳播太慢則將會影響整個芯片的速度的器件。這在整個芯片電路中通常占非常小的百分比，大約芯片上的器件的2％到10％。
定時分析是在生產(chǎn)芯片之前，通常是在軟件開發(fā)階段、或在芯片設(shè)計過程中以分析的方式執(zhí)行的。可以以這種方式預(yù)先確定對關(guān)鍵路徑中的電路和器件的選擇。如果器件處于關(guān)鍵路徑之中，并且需要單獨地或者作為小組的一部分而被加強，以便優(yōu)化定時，那么將需要獨立于其周圍的非關(guān)鍵器件而使其更快并被加強。
如上面所討論的，對所有柵的過度曝光不能解決加強單獨的器件或小組的需要。不能通過過度曝光方法來選擇性地選擇分立的器件。另外，作為獲得較短柵長度的另一種方法的反應(yīng)離子邊緣修整將是較不可取的替換方案，因為其也影響芯片上的所有器件。如果施加反應(yīng)離子邊緣修整，將實際上將整個晶片修整短。對所有柵過度曝光和反應(yīng)離子蝕刻修整都具有較大程度地增加器件斷電狀態(tài)漏泄電流從而增加芯片功率的重大缺陷。
在第一個實施例中，本發(fā)明介紹了一種用于為關(guān)鍵路徑中的器件縮短L-poly或者修正柵長度的方法。這使得晶體管能夠在較早的階段接通，并有效地降低器件閾值電壓。閾值電壓限定每個器件在何電壓下逼近導(dǎo)電狀態(tài)。如果閾值電壓確實較低，則晶體管在較早的階段接通。例如，在反相器階段，將在較早的時間執(zhí)行信號的反轉(zhuǎn)。
縮短關(guān)鍵路徑中選定器件的L-poly使得每個晶體管切換得更快。然而，即使提高了切換速度，仍然有預(yù)料中的缺陷，即，由于較低的閾值電壓VT，所有受影響的器件的漏泄電流都增加。以這種方式，不應(yīng)導(dǎo)電的器件一般將漏泄更多電流，其累積增加，并產(chǎn)生更高的Iddq分量。此外，調(diào)整閾值電壓在很大程度上作用微小。通常指定標(biāo)稱VT，并且在不考慮精細(xì)的離散階的多次減小的單次操作中執(zhí)行降低閾值電壓值的處理。
本發(fā)明建議通過沿與平版印刷過度曝光相似的方向、但是以掩模方式形成選擇性修整而借助于光學(xué)鄰近效應(yīng)校正(OPC)來縮短L-poly，使得其結(jié)合以僅對選定晶體管形成縮短的L-poly和降低的閾值電壓。附加的掩模允許對芯片上的分區(qū)的過度曝光，特別是對芯片上的關(guān)鍵路徑的過度曝光。為了執(zhí)行這一任務(wù)，采用附加的平版印刷掩模來添加有效地裁減晶體管柵的抗蝕組分。這種結(jié)果產(chǎn)生了長度較短的所選擇的預(yù)定柵。
就該方案而言，測試每個小組的關(guān)鍵器件的強度而不影響或物理地觸及其它非關(guān)鍵器件是可取的。在設(shè)計時施加了分析式標(biāo)記形狀，以標(biāo)記關(guān)鍵路徑器件。在具有一定比例的nFETS和pFETS的電路中，可以對不同類型的晶體管以不同的方式施加標(biāo)記。這些標(biāo)記標(biāo)識關(guān)鍵路徑器件。標(biāo)記形狀處于以分析的方式形成的設(shè)計空間中，其中繪制了有源區(qū)域、柵導(dǎo)體以及觸點。結(jié)果，除了用于有源區(qū)域、柵導(dǎo)體、觸點以及金屬化的已知級(level)之外，還引入了只專用于標(biāo)記指定小組的關(guān)鍵柵的附加級。優(yōu)選地，通過軟件指令來執(zhí)行標(biāo)記。
在處理過程中，用標(biāo)記形狀以分析的方式強調(diào)電路的子集。標(biāo)記形狀標(biāo)識構(gòu)成關(guān)鍵定時路徑中的器件的預(yù)定電路小組。然后將器件建模向更短的L-poly或更短的柵長度延伸，其包括多種縮短方法，其中許多在覆蓋寬范圍的L-poly狀態(tài)的器件軟件模型中已經(jīng)存在。重要的是，該器件模型反映定時模型中尋求的適當(dāng)短的L-poly。較短的L-poly改善了切換速度。
然后每當(dāng)需要時重復(fù)這一分析方法，以對所標(biāo)記的器件改善用于定時的縮短了的所設(shè)計的L-poly。一旦以分析的方式，優(yōu)選通過軟件算法，為關(guān)鍵路徑器件標(biāo)記了設(shè)計的形狀，就以分析的方式對所標(biāo)記的器件施加期望的L-poly縮短，并且執(zhí)行定時分析以確認(rèn)性能。在分析之后，執(zhí)行完整的定時/靈敏度運行，以確保對所標(biāo)記的器件的正確識別及其隨后變更的切換速度。于是產(chǎn)生了新的定時規(guī)則。在完成定時優(yōu)化之后，在OPC數(shù)據(jù)準(zhǔn)備算法中輸入已優(yōu)化的L-poly數(shù)據(jù)，并且產(chǎn)生第一PC掩模。
圖3示出了本發(fā)明通過使用OPC進行修整來設(shè)計產(chǎn)品芯片的方法的處理流程。識別對定時敏感的柵，并且施加標(biāo)記形狀來標(biāo)識這些柵30。為每個標(biāo)記的器件分配標(biāo)稱柵長度32。然后(重新)產(chǎn)生定時規(guī)則34。優(yōu)選地，這是通過運行單獨的軟件工具來實現(xiàn)的，該軟件工具評估芯片的總體定時，具體說來，調(diào)查定時關(guān)鍵部分的標(biāo)記區(qū)域如何相互作用及如何影響總體定時，確保期望的定時目標(biāo)滿足產(chǎn)品要求，并核實該產(chǎn)品正確地工作。如果不滿足產(chǎn)品定時要求36，并且沒有超過制造極限44，則以分析的方式將柵長度縮短一增量38，并重新產(chǎn)生新的定時規(guī)則34。如果滿足了產(chǎn)品定時要求40，則根據(jù)優(yōu)化的數(shù)據(jù)來產(chǎn)生柵掩模42。在新定時不滿足產(chǎn)品要求的情況下，進行對制造極限的篩查，以確保沒有突破這些極限44。如果沒有超過制造極限，則再次縮短柵長度38，并且產(chǎn)生或模擬新的定時規(guī)則34。如果修改后的設(shè)計達到了制造極限46，則優(yōu)選地需要人工干預(yù)48，其缺省選擇根據(jù)較不優(yōu)化的設(shè)計產(chǎn)生的掩模，或者在沒有這樣的優(yōu)化的情況下缺省選擇根據(jù)未優(yōu)化設(shè)計產(chǎn)生的掩模。
在第二個實施例中，調(diào)整對時間敏感的關(guān)鍵路徑中的器件的RC時間常數(shù)，直接變更關(guān)鍵器件的切換時間。也可以施加用來使用OPC修整來縮短L-poly的迭代方法，以調(diào)整形成電阻性路徑的金屬線，并調(diào)整相鄰器件之間耦合的寄生電容。
圖4示出了使用本發(fā)明的OPC修整技術(shù)為生產(chǎn)線前道工序(FEOL)設(shè)計產(chǎn)品芯片的本發(fā)明的方法的處理流程。首先，以分析的方式向?qū)Χ〞r敏感的柵和BEOL路徑施加標(biāo)記形狀50。通常，BEOL以所有金屬化層的第一個觸點開始。BEOL因長的線路長度和相鄰元件而承受RC延遲。電阻(R)可以通過使金屬化線變寬來改善，然而這樣將產(chǎn)生電容(C)的問題。向所標(biāo)記的器件分配標(biāo)稱柵長度；向BEOL路徑分配標(biāo)稱布線；并且將BEOL路徑分段52。然后，優(yōu)選通過運行估計芯片的總體定時的單獨軟件工具來模擬定時54。調(diào)查定時值以查看其是否滿足產(chǎn)品要求56。如果新定時滿足產(chǎn)品要求，則根據(jù)優(yōu)化的數(shù)據(jù)產(chǎn)生掩模58。如果新定時不滿足產(chǎn)品要求，則進行對制造極限的篩查，以確保沒有突破這些極限60。如果沒有超過制造極限，則修改所標(biāo)記的器件62，并且產(chǎn)生或模擬新的定時規(guī)則54。通過布線修改來縮減BEOL的RC延遲，所述布線修改包括改變分段的寬度和增加冗余的觸點和通孔。如果滿足制造極限，則需要人工干預(yù)64，其缺省選擇根據(jù)較不優(yōu)化的設(shè)計產(chǎn)生的掩模，或者在沒有這樣的優(yōu)化的情況下缺省選擇根據(jù)未優(yōu)化設(shè)計產(chǎn)生的掩模。
圖5是為了性能提高而標(biāo)記要進行OPC修整的電路子集的示意性表示。所強調(diào)的部分70被示為位于將經(jīng)受附加修整以便縮短柵的關(guān)鍵器件小組。以分析方式施加的標(biāo)記已將這一小組標(biāo)識為在關(guān)鍵定時路徑中。
本發(fā)明提供了一種在不必經(jīng)歷整個開發(fā)周期的情況下，推進半導(dǎo)體器件的開發(fā)的技術(shù)。其為開發(fā)者提供了僅在需要增強整個電路的定時要求的情況下設(shè)計快速器件的能力。由于不需要為了短的L-poly而驅(qū)動整個芯片，高性能將與標(biāo)稱功耗相結(jié)合，并在產(chǎn)品周期中及早帶來高產(chǎn)量。本發(fā)明還允許容易地進行n/p的β比(beta ratio)調(diào)整。重要的是，用節(jié)省成本的分析式推導(dǎo)處理替代了多晶硅修整掩模方案(PT)。
盡管結(jié)合特定的優(yōu)選實施例具體地描述了本發(fā)明，對于本領(lǐng)域技術(shù)人員而言，根據(jù)前面的描述，許多變更、修改和變化將是顯而易見的。因此，期望所附權(quán)利要求將包括任何這樣的變更、修改和變化，因為其落入本發(fā)明的實際范圍和精神之中。
權(quán)利要求
1.一種用于優(yōu)化集成電路芯片的方法，包括識別所述集成電路芯片的關(guān)鍵定時路徑中的對定時敏感的器件；以及產(chǎn)生掩模以縮短每個所述對定時敏感的器件的柵長度而不縮短不在該關(guān)鍵定時路徑中的器件的柵長度。
2.根據(jù)權(quán)利要求1的方法，其中包括使用光學(xué)鄰近效應(yīng)校正(OPC)技術(shù)來產(chǎn)生所述掩模。
3.根據(jù)權(quán)利要求1的方法，其中包括使用以分析的方式設(shè)計的PT掩模來僅縮短所述對定時敏感的電路的每一個所述柵長度，而不縮短不在關(guān)鍵定時路徑中的器件的柵長度。
4.根據(jù)權(quán)利要求1的方法，其中包括以分析的方式確定所述集成電路芯片中的所述對定時敏感的器件；以分析的方式施加標(biāo)記形狀以標(biāo)識和定位所述對定時敏感的器件；以及將縮短的柵長度分配給每個所述對定時敏感的器件。
5.根據(jù)權(quán)利要求1的方法，其中包括為包括所述對定時敏感的器件的所述集成電路芯片產(chǎn)生一組定時規(guī)則；比較所述一組定時規(guī)則與預(yù)定產(chǎn)品要求；如果所述一組定時規(guī)則不滿足所述產(chǎn)品要求，則將所述對定時敏感的器件的每個所述柵長度縮短一增量；以及重復(fù)比較定時規(guī)則與產(chǎn)品要求的步驟以及縮短所述柵長度的步驟，直到滿足所述產(chǎn)品要求。
6.根據(jù)權(quán)利要求5的方法，其中包括當(dāng)滿足所述產(chǎn)品要求時，獲取包括所述對定時敏感的器件的柵長度的優(yōu)化數(shù)據(jù)；以及根據(jù)所述優(yōu)化數(shù)據(jù)產(chǎn)生所述掩模。
7.根據(jù)權(quán)利要求6的方法，其中還包括在獲得設(shè)計優(yōu)化之前比較所述一組定時規(guī)則與制造極限，并在達到或超過所述制造極限時，根據(jù)與所述優(yōu)化數(shù)據(jù)相比較不優(yōu)化的數(shù)據(jù)產(chǎn)生所述掩模。
8.根據(jù)權(quán)利要求5的方法，其中，所述產(chǎn)生定時規(guī)則的步驟包括輸入單獨的定時軟件分析工具對具有已縮短的柵長度的所述對定時敏感的器件的定時建模的結(jié)果。
9.根據(jù)權(quán)利要求1的方法，其中，所述產(chǎn)生所述掩模以縮短每個所述對定時敏感的器件的所述柵長度的步驟包括降低每個所述對定時敏感的器件的閾值電壓。
10.一種用于優(yōu)化集成電路芯片的方法，包括識別所述集成電路芯片的關(guān)鍵定時路徑中的對定時敏感的器件；以及產(chǎn)生掩模以修改所述對定時敏感的器件的RC時間常數(shù)而不修改不在所述關(guān)鍵定時路徑中的器件的RC時間常數(shù)。
11.根據(jù)權(quán)利要求10的方法，其中包括使用光學(xué)鄰近效應(yīng)校正(OPC)技術(shù)來產(chǎn)生所述掩模。
12.根據(jù)權(quán)利要求10的方法，其中包括使用以分析的方式設(shè)計的PT掩模來僅修改所述對定時敏感的電路的所述RC時間常數(shù)，而不修改不在所述關(guān)鍵定時路徑中的器件的RC時間常數(shù)。
13.根據(jù)權(quán)利要求10的方法，其中包括以分析的方式確定所述集成電路芯片中的所述對定時敏感的器件以分析的方式施加標(biāo)記形狀以標(biāo)識和定位所述對定時敏感的器件；以及調(diào)整每個所述對定時敏感的器件的金屬線寬度和鄰近距離，以修改所述RC時間常數(shù)的電阻和電容分量。
14.根據(jù)權(quán)利要求10的方法，其中包括為包括所述對定時敏感的器件的所述集成電路芯片產(chǎn)生一組定時規(guī)則；比較所述一組定時規(guī)則與預(yù)定產(chǎn)品要求；如果所述一組定時規(guī)則不滿足所述產(chǎn)品要求，則將每個所述對定時敏感的器件的所述金屬線寬度和所述鄰近距離調(diào)整一增量；以及重復(fù)比較定時規(guī)則與產(chǎn)品要求的步驟以及調(diào)整所述金屬線寬度和所述鄰近距離的步驟，直到滿足所述產(chǎn)品要求。
15.根據(jù)權(quán)利要求14的方法，其中包括當(dāng)滿足所述產(chǎn)品要求時，獲取包括所述對定時敏感的器件的所述金屬線寬度和所述鄰近距離的優(yōu)化數(shù)據(jù)；以及根據(jù)所述優(yōu)化數(shù)據(jù)產(chǎn)生所述掩模。
16.根據(jù)權(quán)利要求14的方法，其中還包括比較所述一組定時規(guī)則與制造極限，并在達到或超過所述制造極限時，根據(jù)與所述優(yōu)化數(shù)據(jù)相比較不優(yōu)化的數(shù)據(jù)產(chǎn)生所述掩模。
17.一種用于優(yōu)化集成電路芯片的方法，包括以分析的方式確定所述集成電路芯片中的對定時敏感的器件；以分析的方式施加標(biāo)記形狀以定位和標(biāo)識所述對定時敏感的器件；給每個所述對定時敏感的器件分配柵長度；為包括所述對定時敏感的器件的所述集成電路芯片產(chǎn)生一組定時規(guī)則；比較所述一組定時規(guī)則與產(chǎn)品要求；如果所述第一組定時規(guī)則不滿足所述產(chǎn)品要求，則將每個所述對定時敏感的器件的所述柵長度縮短一增量；進一步重復(fù)比較定時規(guī)則與產(chǎn)品要求的步驟以及縮短所述柵長度的步驟，直到滿足所述產(chǎn)品要求；當(dāng)滿足所述產(chǎn)品要求時，獲取優(yōu)化數(shù)據(jù)；以及根據(jù)所述優(yōu)化數(shù)據(jù)，使用光學(xué)鄰近效應(yīng)校正技術(shù)來產(chǎn)生所述掩模。
18.根據(jù)權(quán)利要求17的方法，還包括產(chǎn)生所述掩模以修改所述對定時敏感的器件的RC時間常數(shù)，而不修改不在所述關(guān)鍵定時路徑中的器件的RC時間常數(shù)。
19.根據(jù)權(quán)利要求18的方法，包括調(diào)整每個所述對定時敏感的器件的金屬線寬度和鄰近距離，以修改所述RC時間常數(shù)的電阻和電容分量。
20.根據(jù)權(quán)利要求19的方法，包括執(zhí)行比較定時規(guī)則與產(chǎn)品要求以及調(diào)整所述金屬線寬度和所述鄰近距離的迭代步驟，直到滿足所述產(chǎn)品要求。
全文摘要
在生產(chǎn)芯片之前，基于使用用于縮短關(guān)鍵時間敏感器件的柵長度、并調(diào)整其金屬線寬度和鄰近距離的光學(xué)鄰近效應(yīng)校正技術(shù)的方法，以分析的方式執(zhí)行迭代定時分析。附加的掩模用作選擇性的修整，以為所選預(yù)定晶體管形成縮短的柵長度或較寬的金屬線，其影響所選器件的閾值電壓和RC時間常數(shù)。標(biāo)記形狀標(biāo)識構(gòu)成關(guān)鍵定時路徑中的器件的預(yù)定電路小組。每當(dāng)需要時重復(fù)該分析方法，以縮短的設(shè)計柵長度和修改的RC時間常數(shù)改善電路的定時，直到達到制造極限。使用OPC技術(shù)為所選關(guān)鍵器件制作掩模。
文檔編號H01L21/70GK1963825SQ20061012618
公開日2007年5月16日 申請日期2006年8月29日 優(yōu)先權(quán)日2005年11月8日
發(fā)明者詹姆斯·A.·卡爾普, 拉斯·W.·列布曼, 拉杰夫·馬里科, K·保羅·穆勒, 舍里施·納拉絲穆哈, 史蒂芬·L.·倫揚, 帕特里克·M.·威廉姆斯 申請人:國際商業(yè)機器公司