專利名稱：具有介質(zhì)應(yīng)力產(chǎn)生區(qū)的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和工藝。更具體地說，本發(fā)明涉及具有介質(zhì)應(yīng)力產(chǎn)生區(qū)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
可以給某些類型的晶體管施加壓縮應(yīng)力或拉伸應(yīng)力，以提升它們的性能。具體地，當(dāng)給p型場效應(yīng)晶體管(“PFET”)的溝道區(qū)施加縱向(在電流的方向上)壓縮應(yīng)力時，可以提升其性能。另一方面，當(dāng)給n型場效應(yīng)晶體管(“NFET”)的溝道區(qū)施加縱向(在電流的方向上)拉伸應(yīng)力時，可以提升其性能。
已經(jīng)提出了多種用于給此晶體管施加壓縮應(yīng)力或拉伸應(yīng)力的結(jié)構(gòu)。在一些情況下，提出了在NFET或PFET附近提供一個或多個應(yīng)力產(chǎn)生區(qū)，用于給晶體管施加有用應(yīng)力。例如，共同轉(zhuǎn)讓的美國專利公開No.2004/0113174描述了一種在其中包括NFET或PFET的有源半導(dǎo)體區(qū)的外邊緣處的隔離區(qū)中掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)的方法。在此情況下，合并了介質(zhì)應(yīng)力產(chǎn)生區(qū)和隔離區(qū)。盡管此方法能夠起效，但是這些隔離-應(yīng)力產(chǎn)生區(qū)需要一個設(shè)計點，此點可以同時滿足對應(yīng)力施加功能、隔離功能和制造它們所需工藝的潛在矛盾需求。
由此，根據(jù)公知的技術(shù)，用于給NFET或PFET施加應(yīng)力的介質(zhì)應(yīng)力產(chǎn)生區(qū)限制于隔離區(qū)所處的位置。為了突破此限制，很清楚需要進(jìn)一步改進(jìn)的結(jié)構(gòu)和工藝。

發(fā)明內(nèi)容
在此根據(jù)本發(fā)明的實施例提供的結(jié)構(gòu)和方法允許在PFET或NFET中使用的介質(zhì)應(yīng)力產(chǎn)生區(qū)的位置，例如，介質(zhì)應(yīng)力產(chǎn)生區(qū)的布置、尺寸、邊緣等與用于隔離所述PFET和NFET的隔離區(qū)的位置不同。這通過“掩埋”介質(zhì)應(yīng)力產(chǎn)生區(qū)的方式來完成。作為掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)，與隔離區(qū)的情況一樣，它不會限制于有源半導(dǎo)體區(qū)的外邊緣之外的位置。實際上，掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)在部分有源半導(dǎo)體區(qū)下面水平延伸，所述介質(zhì)應(yīng)力產(chǎn)生區(qū)具有位于有源半導(dǎo)體下面的上表面。掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)與有源半導(dǎo)體區(qū)共享的邊緣在遠(yuǎn)離所述上表面的方向上延伸。根據(jù)本發(fā)明的優(yōu)選實施例，可以將此邊緣形成的比溝槽隔離區(qū)的邊緣所處位置更接近PFET或NFET的溝道區(qū)。
因此，根據(jù)本發(fā)明的以方面，提供了一種芯片，包括有源半導(dǎo)體區(qū)和場效應(yīng)晶體管(“FET”)，所述FET具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)。所述FET具有在所述溝道區(qū)的長度方向上的縱向，和在所述溝道區(qū)的寬度方向上的橫向。介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有在部分所述有源半導(dǎo)體區(qū)下面的水平延伸的上表面。所述介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述介質(zhì)應(yīng)力產(chǎn)生區(qū)為第一介質(zhì)應(yīng)力產(chǎn)生區(qū)。在所述FET的縱向或橫向上，在與所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)相反的位置提供第二介質(zhì)應(yīng)力產(chǎn)生區(qū)。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)位于包括部分所述源極區(qū)的有源半導(dǎo)體區(qū)的第一部分下面，而所述邊緣為所述有源半導(dǎo)體區(qū)的第一邊緣。所述FET還包括第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)具有在所述有源半導(dǎo)體區(qū)的部分所述漏極區(qū)下面的水平延伸的上表面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享第二邊緣，所述第二邊緣在與所述第二介質(zhì)區(qū)的所述上表面至少通常垂直的方向上延伸。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述FET還包括在所述溝道區(qū)上面具有導(dǎo)電部分的柵極導(dǎo)體，所述導(dǎo)電部分具有第一垂直取向的柵極邊緣和與所述第一柵極邊緣相反的第二垂直取向的柵極邊緣，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第一柵極邊緣對準(zhǔn)，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第二柵極邊緣對準(zhǔn)。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述FET為n型FET(“NFET”)，而所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)當(dāng)存在時給所述NFET的所述溝道區(qū)施加拉伸應(yīng)力。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述有源半導(dǎo)體區(qū)在所述縱向和橫向上以溝槽隔離區(qū)的邊緣為界，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)接觸所述溝槽隔離區(qū)的所有所述邊緣的整個長度。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述FET為p型FET(“PFET”)，而所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)給所述PFET的所述溝道區(qū)施加壓縮應(yīng)力。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述FET為p型FET(“PFET”)，所述第一和第二邊緣在所述縱向上隔開，以及通過所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)施加的所述應(yīng)力為壓縮應(yīng)力。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述有源半導(dǎo)體區(qū)還包括第三垂直取向的邊緣和與所述第三邊緣相反的第四垂直取向的邊緣，所述第三和第四邊緣在所述橫向上隔開，所述芯片還包括位于與所述第三邊緣相鄰的部分所述溝道區(qū)下面的第三介質(zhì)應(yīng)力產(chǎn)生區(qū)和位于與所述第四邊緣相鄰的部分所述溝道區(qū)下面的第四介質(zhì)應(yīng)力產(chǎn)生區(qū)，所述第三和第四應(yīng)力產(chǎn)生區(qū)在所述PFET的橫向上施加拉伸應(yīng)力。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)當(dāng)存在時包括掩埋區(qū)，所述掩埋區(qū)包括半導(dǎo)體的氧化物，所述半導(dǎo)體與所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體具有相同的成分。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)當(dāng)存在時包括半導(dǎo)體的拉伸應(yīng)力氧化物的掩埋區(qū)，所述半導(dǎo)體與所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體具有相同的成分，而所述芯片還包括位于所述拉伸應(yīng)力氧化物的掩埋區(qū)上面的溝槽隔離區(qū)。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)當(dāng)存在時包括在所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體的壓縮應(yīng)力氧化物的掩埋區(qū)，所述芯片還包括位于所述壓縮應(yīng)力氧化物的掩埋區(qū)上面的溝槽隔離區(qū)。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)當(dāng)存在時其邊緣由光刻限定。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述有源半導(dǎo)體區(qū)為第一有源半導(dǎo)體區(qū)，所述芯片還包括從與所述第一有源半導(dǎo)體區(qū)相反的所述溝槽隔離的邊緣延伸的第二有源半導(dǎo)體區(qū)，而所述介質(zhì)應(yīng)力產(chǎn)生區(qū)位于部分所述第二有源半導(dǎo)體區(qū)下面。
根據(jù)本發(fā)明的另一方面，提供了一種用于制造場效應(yīng)晶體管(“FET”)器件的方法。在此方法中，形成在襯底的部分有源半導(dǎo)體下面在水平方向上延伸的多孔半導(dǎo)體區(qū)。氧化所述多孔半導(dǎo)體區(qū)，以形成質(zhì)應(yīng)力產(chǎn)生區(qū)。形成具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)的場效應(yīng)晶體管(“FET”)，以使所述介質(zhì)應(yīng)力產(chǎn)生區(qū)給所述FET的所述溝道區(qū)施加應(yīng)力。在此方法中，所述多孔半導(dǎo)體區(qū)形成為具有選擇孔隙度，所述選擇孔隙度確定所述應(yīng)力是拉伸還是壓縮。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述形成所述多孔半導(dǎo)體區(qū)的步驟包括通過掩模中的開口在所述襯底的硅區(qū)內(nèi)注入p型摻雜劑，在存在氟化氫時給所述襯底提供陽極化電流以形成所述多孔硅區(qū)，并在存在氫時烘焙所述襯底。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，在所述區(qū)域暴露于所述襯底的所述主表面時實施所述注入所述摻雜劑的步驟，而且所述方法還包括生長所述半導(dǎo)體的外延層，以在存在氟化氫時給所述襯底提供陽極化電流以形成所述多孔硅區(qū)的步驟之前覆蓋所述注入?yún)^(qū)，所述有源半導(dǎo)體區(qū)置于所述外延層中。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，當(dāng)實施所述注入所述區(qū)域的步驟時，所述半導(dǎo)體襯底的所述區(qū)域位于所述有源半導(dǎo)體區(qū)下面。
根據(jù)本發(fā)明的一個或多個優(yōu)選方面，所述介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊界根據(jù)所述掩模中的所述開口由光刻確定。


圖1A為根據(jù)本發(fā)明的一個實施例的NFET的正面平面圖。
圖1B為根據(jù)圖1A中所示的本發(fā)明的實施例的變化的NFET的正面平面圖。
圖2為通過圖1A的線2-2的圖1A中所示NFET的截面圖。
圖3為通過圖1A的線3-3的圖1A中所示NFET的截面圖。
圖4到7示出了根據(jù)本發(fā)明的一個實施例制造FET(NFET或PFET)的方法步驟。
圖8為參考上面圖1A到圖3所述的實施例的變化的NFET的正面平面圖。
圖9到11為截面圖，示出了根據(jù)本發(fā)明的實施例的NFET和鄰近NFET的部分。
圖12為根據(jù)本發(fā)明的實施例的PFET的正面視圖。
圖13為通過圖12的線13-13的圖12中所示PFET的截面圖。
圖14為通過圖12的線14-14的圖12中所示PFET的截面圖。
具體實施例方式
根據(jù)提供簡單工藝的本發(fā)明的實施例，提供了給PFET或NFET晶體管的溝道區(qū)施加壓縮應(yīng)力和/或拉伸應(yīng)力的新方法，而且它們可以集成到制造集成電路或“芯片”的PFET和NFET晶體管的現(xiàn)有方法中。根據(jù)在此描述的本發(fā)明的實施例，提供了一個或多個位于半導(dǎo)體器件的部分有源半導(dǎo)體區(qū)下面的掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)。
圖1A為正面平面圖，示出了NFET100和用于給NFET的溝道區(qū)(未在圖1A中示出)施加拉伸應(yīng)力的掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)102。如圖1A中所示，NFET100包括由示意性示為溝槽隔離區(qū)，例如，淺溝槽隔離(“STI”)區(qū)106的隔離區(qū)限定的有源半導(dǎo)體區(qū)104。STI區(qū)106由此限定了有源半導(dǎo)體區(qū)104的邊界或“邊緣”，包括第一邊緣108和在NFET的縱向112上與第一邊緣相反的第二邊緣110。STI區(qū)106還限定了有源半導(dǎo)體區(qū)第三邊緣114和在NFET的橫向118上與第三邊緣相反的第四邊緣116。如圖1A中所示，包括柵極導(dǎo)體121和介質(zhì)側(cè)壁或隔離物123的柵極120位于有源半導(dǎo)體區(qū)中提供的源極區(qū)122和漏極區(qū)124之間的有源半導(dǎo)體區(qū)上面。
圖2為通過圖1A的線2-2的NFET100的截面圖。如圖2中所示，在體半導(dǎo)體襯底130中提供了NFET。還如此圖中所示，柵極120位于有源半導(dǎo)體區(qū)104的面128之上，此面限定了有源半導(dǎo)體區(qū)的主表面。具體地說，包括柵極導(dǎo)體121和隔離物123的柵極120位于有源半導(dǎo)體區(qū)中的NFET的溝道區(qū)132之上，并通過柵極介質(zhì)125與其隔離。溝道區(qū)132的邊緣由柵極導(dǎo)體的第一邊緣134和與其相反的第二柵極邊緣136的縱向位置確定。包括可選延伸和/或暈圈區(qū)126的源極區(qū)122從第一柵極邊緣134附近延伸到STI區(qū)106中的有源半導(dǎo)體區(qū)的第一邊緣108。包括可選延伸和/或暈圈區(qū)127的源極區(qū)124從溝道區(qū)的第二邊緣136附近延伸到STI區(qū)106中的有源半導(dǎo)體區(qū)的第二邊緣110。
如圖2中所示，第一掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)150位于包括一部分源極區(qū)122的一部分有源半導(dǎo)體區(qū)下面。第一掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)150具有通常水平的上表面140(即，在FET的縱向112和橫向上延伸的表面)。因為第一介質(zhì)應(yīng)力產(chǎn)生區(qū)沒有位于整個有源半導(dǎo)體區(qū)下面，所以第一介質(zhì)應(yīng)力產(chǎn)生區(qū)與有源半導(dǎo)體區(qū)共享邊緣142。此邊緣在遠(yuǎn)離通常水平的上表面140的向下的方向上延伸，此方向具有垂直分量。第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)152位于包括一部分漏極區(qū)124的一部分有源半導(dǎo)體區(qū)下面。第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)152也具有通常水平的上表面144。與第一介質(zhì)應(yīng)力產(chǎn)生區(qū)類似，第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與有源半導(dǎo)體區(qū)共享邊緣146，邊緣146在遠(yuǎn)離通常水平的上表面144的向下的方向上延伸。
圖3為通過圖1A的線3-3的NFET的另一截面圖，線3-3沿橫向118行進(jìn)，穿過柵極導(dǎo)體121和溝道區(qū)132。如圖3中所示，第三掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)154和第四掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)156分別位于有源半導(dǎo)體區(qū)104的第三邊緣114和第四邊緣116的下面。在此，第三和第四應(yīng)力產(chǎn)生區(qū)的每個施加拉伸應(yīng)力，這些拉伸應(yīng)力會給溝道區(qū)132提供橫向118上的張力。
再次參考圖1A，在優(yōu)選實施例中，第一和第二應(yīng)力產(chǎn)生區(qū)150、152為沿有源半導(dǎo)體區(qū)104的整個第一(108)、第二(110)、第三(114)和第四(116)邊緣位于FET外圍下面的單掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)102的部分。在此情況下，單應(yīng)力產(chǎn)生區(qū)102沿晶體管的縱向和橫向同時給NFET的溝道區(qū)132施加拉伸應(yīng)力。
然而，在這里公開的本發(fā)明的這個和其它實施例中，第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)可以隔離如圖1B中150’和152’處的正面平面圖中所示的未連接的結(jié)構(gòu)。在此情況下，第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152給有源半導(dǎo)體區(qū)104施加拉伸應(yīng)力，此力將溝道區(qū)132置于縱向112的張力中。
現(xiàn)在參考圖4到圖7，將描述制造FET100(圖1A)的方法。此方法利用與Choe等人的共同轉(zhuǎn)讓的美國專利公開No.2005/0067294中所述的工藝類似的工藝。在Choe等人的工藝中，注入和處理硅襯底區(qū)，以形成絕緣體上硅(“SOI”)襯底的掩埋氧化物層。通過p型摻雜劑(例如，Ga、Al、B和BF2)的離子注入和后面的陽極化形成多孔硅區(qū)。然后氧化多孔硅區(qū)，以形成掩埋氧化物層。
在本方法中，使用與Choe等人所述的方法類似的工藝形成掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)，此區(qū)只位于有源半導(dǎo)體區(qū)中的部分(并非全部)晶體管下面。如圖4中所示，構(gòu)圖例如光致抗蝕劑的掩模層200，并用p型摻雜劑注入位于襯底130的主表面207下面的掩埋區(qū)202、204。摻雜劑濃度可以在約1×1019cm-3到約5×1020cm-3或更高的范圍內(nèi)。然而，在任何情況下，獲得的硼濃度必須明顯高于，即，以一個或更高數(shù)量級地高于單晶硅中的正常(p-)p型摻雜劑濃度。摻雜劑優(yōu)選主要由硼(B)或氟化硼(BF2)構(gòu)成，但是鎵(Ga)和鋁(Al)可以代替使用。離子注入半導(dǎo)體襯底的深度確定介質(zhì)應(yīng)力產(chǎn)生區(qū)的厚度以及主表面207下面的它的深度。反過來，根據(jù)實施注入的能量選擇注入的深度。當(dāng)通過光刻構(gòu)圖掩模層實施此注入時，注入?yún)^(qū)域202、204的工藝限定了注入?yún)^(qū)的邊緣203，此邊緣203在遠(yuǎn)離注入?yún)^(qū)的水平上表面201的方向上延伸。
此后，剝離例如光致抗蝕劑層的掩模層200，而且半導(dǎo)體襯底要經(jīng)過陽極化工藝以將隱埋(pocket)p摻雜區(qū)轉(zhuǎn)化為掩埋多孔半導(dǎo)體區(qū)。隱埋區(qū)變?yōu)槎嗫装雽?dǎo)體區(qū)是陽極化工藝的結(jié)果。
隨后進(jìn)行陽極化工藝。優(yōu)選主要由硅構(gòu)成并且具有掩埋p型注入隱埋區(qū)的半導(dǎo)體襯底130置于或優(yōu)選浸沒于包括氟化氫(HF)溶液以及鉑電極的容器中。將半導(dǎo)體襯底130連接到電流源的正極端，而將鉑電極連接到與連接到正極端的電流源電導(dǎo)通的電流源的負(fù)極端。電流源給半導(dǎo)體襯底和控制陽極化工藝的HF溶液提供了陽極化電流。由于陽極化電流的存在，HF溶液很容易通過單晶硅半導(dǎo)體(硅)擴散進(jìn)更高濃度的p型摻雜隱埋區(qū)。
在更高濃度的隱埋區(qū)中，HF溶液與高摻雜的p型硅反應(yīng)，以形成如圖5中所示的多孔硅隱埋區(qū)205。將如下面所述，在形成附加掩模層208之前實施此步驟。陽極化電流的范圍從1mA/cm2到100mA/cm2，這取決于此工藝產(chǎn)生的多孔硅區(qū)205的孔隙度或密度。硅中硼或其它p型摻雜劑的濃度和陽極化電流的量都可用于控制孔隙度。也就是說，這些參數(shù)控制掩埋隱埋區(qū)的密度，例如通過硅的質(zhì)量測量由其體積分離的各掩埋隱埋區(qū)中的剩余量。例如，低孔隙度區(qū)，即，具有相對高密度的區(qū)域，為具有大于初始硅襯底密度的約44％的密度的區(qū)域。另一方面，高孔隙度區(qū)，即，具有相對低密度的區(qū)域，為具有小于初始硅襯底密度的約44％的密度的區(qū)域。
陽極化之后，接著氫烘焙襯底，由此除去大多數(shù)留在硅中的注入的硼。有必要在此階段從硅襯底中除去高濃度的硼，以避免此高濃度影響用于后面確定晶體管的不同摻雜區(qū)，即，溝道區(qū)、源極和漏極區(qū)、暈圈和/或延伸區(qū)的工藝。在范圍從約800到約1000攝氏度(“℃”)的溫度下進(jìn)行氫烘焙范圍從約30秒到30分鐘的時間段。
陽極化和后烘焙工藝之后，多孔硅區(qū)保持在至少通常與隱埋區(qū)一起延伸的位置上。多孔硅區(qū)是包括多個孔隙的區(qū)域。如用電子顯微鏡看到的，多孔硅區(qū)具有與海綿或泡沫材料類似的形貌，具有大量的通過剩下的硅材料的連接結(jié)構(gòu)支撐在一起的孔隙。多孔硅區(qū)中的孔隙度至少部分由掩埋隱埋區(qū)中硼的初始濃度確定。如上所述，通過適當(dāng)選擇注入隱埋區(qū)的硼的劑量并通過控制陽極化電流的量，可以從掩埋隱埋區(qū)除去少量或大量的硅材料。
接下來，如圖5中所示，在襯底主表面207上淀積并構(gòu)圖例如光致抗蝕劑的另一掩模層208。如圖6中所示，接著利用此掩模層構(gòu)圖襯底，以在掩埋多孔硅區(qū)上的上硅層206中形成溝槽210，以限定有源半導(dǎo)體區(qū)104的邊緣108、110。在暴露多孔硅區(qū)的位置中蝕刻溝槽210。然后，在適當(dāng)保護(hù)有源半導(dǎo)體區(qū)的邊緣之后，例如通過在其上形成氮化硅隔離物212，使暴露的多孔硅區(qū)經(jīng)過如上參考圖2所述的形成介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152的氧化工藝。
圖7示出了上述實施例的一個變化，其中實施用于限定掩埋多孔硅區(qū)的p型摻雜注入進(jìn)入襯底的暴露表面處的區(qū)域而不是直接進(jìn)入上面對應(yīng)于圖4所述的掩埋子表面區(qū)。具體地說，如圖7中所述，進(jìn)行初始注入進(jìn)入從襯底130的最初暴露的主表面207’向下延伸的區(qū)域202’、204’。此后，剝離光致抗蝕劑并退火襯底，以恢復(fù)單晶硅材料在注入工藝中所受的破壞。然后在包括注入?yún)^(qū)的半導(dǎo)體襯底的暴露表面上生長硅外延層，以形成與圖1中所示結(jié)構(gòu)基本類似的結(jié)構(gòu)。外延層包括有源半導(dǎo)體區(qū)206，其中將要在后面形成場效應(yīng)晶體管(“FET”)。作為生長外延半導(dǎo)體層以形成如圖4中所示結(jié)構(gòu)的結(jié)果，注入?yún)^(qū)會變?yōu)檠诼褡⑷雲(yún)^(qū)，也稱作“隱埋區(qū)”，這些隱埋區(qū)的每個具有在有源半導(dǎo)體區(qū)206下面在水平方向上延伸的上表面201。具體地說，隱埋區(qū)在與有源半導(dǎo)體區(qū)206的主表面207平行的水平方向上延伸。每個隱埋區(qū)和有源半導(dǎo)體區(qū)206分享邊界203，邊界203在遠(yuǎn)離上表面201延伸的水平方向的方向上延伸。此后，繼續(xù)對注入?yún)^(qū)202、204進(jìn)行陽極化工藝，以形成掩埋多孔硅區(qū)205，而后續(xù)工藝按與上面關(guān)于圖5和6描述的方式進(jìn)行。
取決于多孔區(qū)內(nèi)的孔隙度，介質(zhì)應(yīng)力產(chǎn)生區(qū)給半導(dǎo)體襯底的鄰近部分施加壓縮應(yīng)力或拉伸應(yīng)力。對此結(jié)果可進(jìn)行如下解釋。二氧化硅的體積大于硅，其比率為2.25∶1。由此，當(dāng)每個多孔硅區(qū)內(nèi)保留的硅的比例大于1/2.25(即，剩余質(zhì)量大于最初質(zhì)量的約44％)時，所得二氧化硅膨脹，促使介質(zhì)區(qū)在氧化多孔區(qū)時變得產(chǎn)生壓縮應(yīng)力。另一種方式描述就是，所得二氧化硅膨脹，以在孔隙度(即，除去的質(zhì)量與最初質(zhì)量的比率)小于56％時變得產(chǎn)生壓縮應(yīng)力。
相反，當(dāng)孔隙度大于56％時，所得二氧化硅收縮，促使所得介質(zhì)區(qū)變得產(chǎn)生拉伸應(yīng)力。如上所述，孔隙度至少部分由用硼注入?yún)^(qū)域的條件和蝕刻工藝的條件確定。通常，孔隙度在注入的硼的濃度變高時變高，而在注入的硼的濃度變低時變低。同樣，通常在蝕刻工藝的電流密度較高時可獲得較高的孔隙度。相反，在電流密度較低時可獲得較低的孔隙度。
在上述工藝中，注入?yún)^(qū)的邊界由光刻限定。因此，其結(jié)果是多孔硅區(qū)的范圍至少部分由此光刻工藝確定。因此，從氧化多孔硅區(qū)得到的介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣位置至少部分由用于在注入摻雜劑以形成注入?yún)^(qū)時掩蔽襯底的光刻工藝確定。
在以上述方式形成介質(zhì)應(yīng)力產(chǎn)生區(qū)之后，用例如硅的氧化物(例如，二氧化硅)的介質(zhì)材料填充溝槽210，以形成一個或多個溝槽隔離(“IT”)區(qū)或淺溝槽隔離(“STI”)區(qū)106，如圖1A中所示。通過高密度等離子體(“HDP”)技術(shù)和/或包括低壓CVD(“LPCVD”)、等離子體增強CVD(“PECVD”)等的其它化學(xué)氣相淀積(“CVD”)技術(shù)淀積介質(zhì)填充物，它可以通過例如原硅酸四乙酯(“TEOS”)前體淀積。介質(zhì)材料可以包括在淀積介質(zhì)填充物之前在溝槽內(nèi)壁加襯的例如氮化硅的氮化物。
形成掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)之后，如圖2中所示，形成柵極導(dǎo)體121、介質(zhì)隔離物123、包括延伸區(qū)和/或暈圈區(qū)126、127的源極和漏極區(qū)122、124，由此完成了具有圖2的截面圖中所示的介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152并具有圖3中所示的介質(zhì)應(yīng)力產(chǎn)生區(qū)154、156的FET100。
圖8示出了上面參考圖1A到圖3所述的實施例的特殊變化。圖8中，例如介質(zhì)隔離物323的側(cè)壁介質(zhì)區(qū)沿第一柵極邊緣334和第二柵極邊緣336置于柵極導(dǎo)體320的側(cè)壁上。在此實施例中，介質(zhì)應(yīng)力產(chǎn)生區(qū)350、352沿縱向延伸較遠(yuǎn)，以使第一介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣342與柵極導(dǎo)體320的第一柵極邊緣334對準(zhǔn)而第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣346與和第一柵極邊緣334相反的柵極導(dǎo)體的第二柵極邊緣336對準(zhǔn)。這是介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣的優(yōu)選位置。介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣在離開它們的位置上變化的范圍由用于在特定步驟中限定應(yīng)力產(chǎn)生區(qū)的邊緣并在不同掩模步驟中限定第一和第二柵極邊緣的通常分開的掩模步驟之間的覆蓋容差確定。
圖9為部分截面圖，示出了其上提供多個NFET400、402和404的芯片，每個都具有與上述關(guān)于圖1A到圖3和圖8中所示的FET100類似的結(jié)構(gòu)。如圖9中所示，介質(zhì)應(yīng)力產(chǎn)生區(qū)450、452的每個水平延伸，以使它位于多個NFET的部分有源半導(dǎo)體區(qū)下面。具體地說，介質(zhì)應(yīng)力產(chǎn)生區(qū)450位于部分NFET400和402下面，而介質(zhì)應(yīng)力產(chǎn)生區(qū)452位于部分NFET402和404下面。
圖10示出了圖9中所示實施例的一個變化，其中STI區(qū)406延伸到低于介質(zhì)應(yīng)力產(chǎn)生區(qū)550、552的底表面的深度，以使介質(zhì)應(yīng)力產(chǎn)生區(qū)具有通常垂直的邊緣490，這些介質(zhì)應(yīng)力產(chǎn)生區(qū)與STI區(qū)406共享邊緣。
圖11為沿根據(jù)上面關(guān)于圖9所述的實施例的另一個變化的FET的縱向的截面圖。在此情況下，介質(zhì)應(yīng)力產(chǎn)生區(qū)650、652的邊緣在FET的縱向上離STI區(qū)606的邊緣以一定距離660隔開。然而，在橫向上(未示出)，介質(zhì)應(yīng)力產(chǎn)生區(qū)650、652的端部接觸STI區(qū)606的邊緣，也就是STI的例如沿FET橫向的邊緣114、116(圖1A)的邊緣。在工藝期間，最初蝕刻的用于在邊緣114、116(圖1A)形成STI區(qū)的溝槽在縱向上延伸到達(dá)占據(jù)后來形成的介質(zhì)應(yīng)力產(chǎn)生區(qū)的空間的掩埋多孔硅區(qū)的端部。以此方式，多孔硅區(qū)的氧化出現(xiàn)在通過溝槽暴露的端部。
圖12示出了p型場效應(yīng)晶體管(“PFET”)700的一個實施例。PFET具有與上面關(guān)于NFET100(圖1A)所述結(jié)構(gòu)類似的結(jié)構(gòu)，除了如下所述。與NFET類似，PFET700包括第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)750、752。然而，這些介質(zhì)應(yīng)力產(chǎn)生區(qū)與上面關(guān)于圖1A至圖3和圖8至圖11所述的NFET的拉伸應(yīng)力產(chǎn)生區(qū)不同。在此，介質(zhì)應(yīng)力產(chǎn)生區(qū)750、752給PFET700的溝道區(qū)施加沿縱向712的壓縮應(yīng)力。如圖12中所示，溝道區(qū)位于柵極導(dǎo)體720的下面并因此看不到。再次參考上面關(guān)于圖4到圖7描述的制造工藝，優(yōu)選通過將例如硼的p型摻雜劑注入硅襯底區(qū)并接著陽極化與含HF的溶液接觸的注入?yún)^(qū)以形成多孔硅區(qū)，來形成介質(zhì)應(yīng)力產(chǎn)生區(qū)。當(dāng)多孔硅區(qū)的孔隙度，即，為形成多孔硅區(qū)除去的質(zhì)量百分比在氧化多孔硅區(qū)的步驟之前小于56％時，會產(chǎn)生壓縮應(yīng)力。例如，當(dāng)從多孔硅區(qū)除去的質(zhì)量百分比為初始質(zhì)量的30％時，通過氧化多孔硅區(qū)產(chǎn)生的氧化物產(chǎn)生壓縮應(yīng)力。
如圖12中所示，介質(zhì)應(yīng)力產(chǎn)生區(qū)750位于從有源半導(dǎo)體區(qū)的第一邊緣708延伸的部分源極區(qū)722的下面。另一方面，介質(zhì)應(yīng)力產(chǎn)生區(qū)752位于從有源半導(dǎo)體區(qū)的第二邊緣710延伸的部分漏極區(qū)724的下面。
除了應(yīng)力產(chǎn)生區(qū)750、752，PFET700可選擇并優(yōu)選分別包括第三和第四介質(zhì)應(yīng)力產(chǎn)生區(qū)754、756。這些應(yīng)力產(chǎn)生區(qū)給溝道區(qū)沿其橫向718施加應(yīng)力。然而，與其它應(yīng)力產(chǎn)生區(qū)不一樣，應(yīng)力產(chǎn)生區(qū)754、756(在橫向上)給溝道區(qū)施加拉伸應(yīng)力。當(dāng)在橫向上施加拉伸應(yīng)力時，提升了PFET的性能。
為了進(jìn)一步示出PFET700的結(jié)構(gòu)，圖13示出了沿圖12的線13-13的PFET700的截面。介質(zhì)應(yīng)力產(chǎn)生區(qū)750、752施加方向向外的應(yīng)力。由此，應(yīng)力產(chǎn)生區(qū)750、752在部分有源半導(dǎo)體區(qū)上在方向762、764上施加應(yīng)力，由此在PFET700的溝道區(qū)732上施加壓縮應(yīng)力。另外，取決于STI區(qū)706的材料，應(yīng)力產(chǎn)生區(qū)750、752也可以在向上的方向760上給有源半導(dǎo)體區(qū)的上表面770施加壓縮應(yīng)力。
圖14示出了沿圖12的線14-14的PFET700的截面。介質(zhì)應(yīng)力產(chǎn)生區(qū)754、756在PFET700的溝道區(qū)732上施加拉伸應(yīng)力。由于此原因，圖14中的PFET700的截面圖與圖3中NFET100的截面圖類似。
在圖12中所示PFET700的實施例的一個變化中，PFET可以只有介質(zhì)應(yīng)力產(chǎn)生區(qū)750、752而沒有應(yīng)力產(chǎn)生區(qū)754、756。作為選擇，PFET可以只有介質(zhì)應(yīng)力產(chǎn)生區(qū)754、756而沒有應(yīng)力產(chǎn)生區(qū)750、752。另外，介質(zhì)應(yīng)力產(chǎn)生區(qū)的位置相對于STI區(qū)的位置可以改變，例如在圖9到圖11所示的NFET的變化的實施例中那樣。
盡管根據(jù)本發(fā)明的某些優(yōu)選實施例描述了本發(fā)明，但是本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，可以在不脫離本發(fā)明的真實范圍和精神的情況下對其進(jìn)行許多修改和改進(jìn)，這些修改和改進(jìn)只受下面所附權(quán)利要求的限制。
權(quán)利要求
1.一種芯片，包括有源半導(dǎo)體區(qū)；場效應(yīng)晶體管(“FET”)，具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)，所述FET具有在所述溝道區(qū)的長度方向上的縱向，和在所述溝道區(qū)的寬度方向上的橫向；以及介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有在部分所述有源半導(dǎo)體區(qū)下面的水平延伸的上表面，所述介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。
2.根據(jù)權(quán)利要求1的芯片，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)為第一介質(zhì)應(yīng)力產(chǎn)生區(qū)，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)位于包括部分所述源極區(qū)的有源半導(dǎo)體區(qū)的第一部分下面，而所述邊緣為所述有源半導(dǎo)體區(qū)的第一邊緣，在至少通常垂直方向上延伸，所述FET還包括第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有在所述有源半導(dǎo)體區(qū)的部分所述漏極區(qū)下面的水平延伸的上表面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享第二邊緣，所述第二邊緣在遠(yuǎn)離所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述上表面的至少通常垂直方向上延伸。
3.根據(jù)權(quán)利要求1的芯片，其中所述FET還包括在所述溝道區(qū)上面具有導(dǎo)電部分的柵極導(dǎo)體，所述導(dǎo)電部分具有第一垂直取向的柵極邊緣和與所述第一柵極邊緣相反的第二垂直取向的柵極邊緣，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第一柵極邊緣對準(zhǔn)，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第二柵極邊緣對準(zhǔn)。
4.根據(jù)權(quán)利要求1的芯片，其中所述FET為n型FET(“NFET”)，以及所述介質(zhì)應(yīng)力產(chǎn)生區(qū)給所述NFET的所述溝道區(qū)施加拉伸應(yīng)力。
5.根據(jù)權(quán)利要求4的芯片，其中所述有源半導(dǎo)體區(qū)在所述縱向和橫向上以溝槽隔離區(qū)的邊緣為界，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)接觸所述溝槽隔離區(qū)的所有所述邊緣的整個長度。
6.根據(jù)權(quán)利要求1的芯片，其中所述FET為p型FET(“PFET”)，以及所述介質(zhì)應(yīng)力產(chǎn)生區(qū)給所述PFET的所述溝道區(qū)施加壓縮應(yīng)力。
7.根據(jù)權(quán)利要求2的芯片，其中所述FET為p型FET(“PFET”)，所述第一和第二邊緣在所述縱向上隔開，以及由所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)施加的所述應(yīng)力為壓縮應(yīng)力。
8.根據(jù)權(quán)利要求7的芯片，其中所述有源半導(dǎo)體區(qū)還包括第三垂直延伸的邊緣和與所述第三邊緣相反的第四垂直延伸的邊緣，所述第三和第四邊緣在所述橫向上隔開，所述芯片還包括位于與所述第三邊緣相鄰的部分所述溝道區(qū)下面的第三介質(zhì)應(yīng)力產(chǎn)生區(qū)和位于與所述第四邊緣相鄰的部分所述溝道區(qū)下面的第四介質(zhì)應(yīng)力產(chǎn)生區(qū)，所述第三和第四應(yīng)力產(chǎn)生區(qū)在所述橫向上施加拉伸應(yīng)力。
9.根據(jù)權(quán)利要求1的芯片，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)包括掩埋區(qū)，所述掩埋區(qū)包括半導(dǎo)體氧化物，所述半導(dǎo)體與在所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體具有相同的成分。
10.根據(jù)權(quán)利要求4的芯片，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)包括半導(dǎo)體的拉伸應(yīng)力氧化物的掩埋區(qū)，所述半導(dǎo)體與在所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體具有相同的成分，以及所述芯片還包括位于所述拉伸應(yīng)力氧化物的掩埋區(qū)上面的溝槽隔離區(qū)。
11.根據(jù)權(quán)利要求6的芯片，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)包括在所述有源半導(dǎo)體區(qū)中包括的半導(dǎo)體的壓縮應(yīng)力氧化物的掩埋區(qū)，以及所述芯片還包括位于所述壓縮應(yīng)力氧化物的掩埋區(qū)上面的溝槽隔離區(qū)。
12.根據(jù)權(quán)利要求1的芯片，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣由光刻限定。
13.根據(jù)權(quán)利要求10的芯片，其中所述有源半導(dǎo)體區(qū)為第一有源半導(dǎo)體區(qū)，所述芯片還包括從與所述第一有源半導(dǎo)體區(qū)相反的所述溝槽隔離區(qū)的邊緣延伸的第二有源半導(dǎo)體區(qū)，以及所述介質(zhì)應(yīng)力產(chǎn)生區(qū)位于部分所述第二有源半導(dǎo)體區(qū)下面。
14.一種制造場效應(yīng)晶體管(“FET”)器件的方法，包括在襯底的部分有源半導(dǎo)體區(qū)下面形成在水平方向上延伸的多孔半導(dǎo)體區(qū)；氧化所述多孔半導(dǎo)體區(qū)，以形成介質(zhì)應(yīng)力產(chǎn)生區(qū)；形成場效應(yīng)晶體管(“FET”)，具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)給所述FET的所述溝道區(qū)施加應(yīng)力，以及所述多孔半導(dǎo)體區(qū)形成為具有選擇孔隙度，所述選擇孔隙度確定所述應(yīng)力是拉伸還是壓縮。
15.根據(jù)權(quán)利要求14的制造FET的方法，其中所述形成所述多孔半導(dǎo)體區(qū)的步驟包括通過掩模中的開口在所述襯底的硅區(qū)內(nèi)注入p型摻雜劑，在存在氟化氫時給所述襯底提供陽極化電流以形成所述多孔硅區(qū)，并在存在氫時烘焙所述襯底。
16.根據(jù)權(quán)利要求15的制造FET的方法，其中在所述區(qū)在所述襯底的主表面暴露時實施所述注入所述摻雜劑的步驟，而且所述方法還包括生長所述半導(dǎo)體的外延層，以在存在氟化氫時給所述襯底提供陽極化電流以形成所述多孔硅區(qū)的所述步驟之前覆蓋所述注入?yún)^(qū)，所述有源半導(dǎo)體區(qū)置于所述外延層中。
17.根據(jù)權(quán)利要求15的制造FET的方法，其中在實施所述注入所述區(qū)域的步驟時，所述半導(dǎo)體襯底的所述區(qū)域位于所述有源半導(dǎo)體區(qū)下面。
18.根據(jù)權(quán)利要求15的制造FET的方法，其中所述介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊界根據(jù)所述掩模中的所述開口由光刻確定。
全文摘要
本發(fā)明提供了一種芯片，包括有源半導(dǎo)體區(qū)和場效應(yīng)晶體管(“FET”)，所述場效應(yīng)晶體管具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)。所述FET具有在所述溝道區(qū)的長度方向上的縱向和在所述溝道區(qū)的寬度方向上的橫向。介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有水平延伸的上表面，在部分所述有源半導(dǎo)體區(qū)下面延伸。所述介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。在具體結(jié)構(gòu)中，在所述FET的縱向和/或橫向上相互相反的位置中提供兩個或更多介質(zhì)應(yīng)力產(chǎn)生區(qū)。
文檔編號H01L27/092GK1956221SQ200610110680
公開日2007年5月2日 申請日期2006年8月7日 優(yōu)先權(quán)日2005年10月27日
發(fā)明者D·奇丹巴拉奧, B·J·格林, K·里姆 申請人:國際商業(yè)機器公司