專(zhuān)利名稱(chēng)：具有用于施加平面內(nèi)剪切應(yīng)力的介質(zhì)應(yīng)力產(chǎn)生區(qū)的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和工藝。更具體地說(shuō)，本發(fā)明涉及具有介質(zhì)應(yīng)力產(chǎn)生區(qū)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
可以給某些類(lèi)型的晶體管施加壓縮應(yīng)力或拉伸應(yīng)力，以提升它們的性能。具體地，當(dāng)給p型場(chǎng)效應(yīng)晶體管(“PFET”)的溝道區(qū)施加縱向(在電流的方向上)壓縮應(yīng)力時(shí)，可以提升其性能。另一方面，當(dāng)給n型場(chǎng)效應(yīng)晶體管(“NFET”)的溝道區(qū)施加縱向拉伸應(yīng)力時(shí)，可以提升其性能。
已經(jīng)提出了多種用于給晶體管的溝道區(qū)施加有用應(yīng)力的結(jié)構(gòu)。在一些情況下，提出了在NFET或PFET附近提供一個(gè)或多個(gè)介質(zhì)應(yīng)力產(chǎn)生區(qū)，用于施加有用應(yīng)力。例如，共同轉(zhuǎn)讓的美國(guó)專(zhuān)利公開(kāi)No.2004/0113174描述了一種在其中包括NFET或PFET的有源半導(dǎo)體區(qū)的外邊緣處的隔離區(qū)中掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)的方法。在此情況下，合并了介質(zhì)應(yīng)力產(chǎn)生區(qū)和隔離區(qū)，而且合并了用于同時(shí)形成應(yīng)力產(chǎn)生區(qū)和隔離區(qū)的工藝。盡管此方法能夠起效，但是這些隔離-應(yīng)力產(chǎn)生區(qū)需要一個(gè)設(shè)計(jì)點(diǎn)，此點(diǎn)可以同時(shí)滿足對(duì)應(yīng)力施加功能、隔離功能和制造它們所需工藝的潛在矛盾需求。
由此，根據(jù)公知的技術(shù)，用于給NFET或PFET施加應(yīng)力的介質(zhì)應(yīng)力產(chǎn)生區(qū)限制于隔離區(qū)所處的位置。為了突破此限制，很清楚需要進(jìn)一步改進(jìn)的結(jié)構(gòu)和工藝。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種芯片，包括有源半導(dǎo)體區(qū)，具有西邊緣、東邊緣、北邊緣和南邊緣，所述有源半導(dǎo)體區(qū)具有在所述西和東邊緣之間的方向上的縱向和所述北和南邊緣之間的方向上的橫向。場(chǎng)效應(yīng)晶體管(“FET”)，具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)。所述溝道區(qū)的長(zhǎng)度置于所述縱向上，而所述溝道區(qū)的寬度置于所述橫向上。
第一介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述北和西邊緣之間的所述有源半導(dǎo)體區(qū)的西北部分下面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述南和東邊緣之間的所述有源半導(dǎo)體區(qū)的東南部分下面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。
所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在第一方向上給所述溝道區(qū)施加第一應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述第一方向相反的第二方向上給所述溝道區(qū)施加第二應(yīng)力。兩個(gè)介質(zhì)應(yīng)力產(chǎn)生區(qū)結(jié)合在一起給所述溝道區(qū)施加放大的剪切應(yīng)力。


圖1A為根據(jù)本發(fā)明的一個(gè)實(shí)施例的PFET的正面平面圖。
圖1B為沿圖1A中所示的PFET的線1B-1B的截面圖。
圖1C為沿圖1A中所示的PFET的線1C-1C的截面圖。
圖2為根據(jù)本發(fā)明的另一個(gè)實(shí)施例的PFET的正面平面圖。
圖3A為根據(jù)本發(fā)明的另一個(gè)實(shí)施例的NFET的正面平面圖。
圖3B為沿圖3A中所示的NFET的線3B-3B的截面圖。
圖3C為沿圖3A中所示的NFET的線3C-3C的截面圖。
圖4A為根據(jù)本發(fā)明的另一個(gè)實(shí)施例的FET的正面平面圖。
圖4B為沿圖4A中所示的FET的線4B-4B的截面圖。
圖4C為沿圖4A中所示的FET的線4C-4C的截面圖。
圖5為根據(jù)圖4A-4C中所示的實(shí)施例的一個(gè)變化的FET的正面平面圖。
圖6為根據(jù)圖4A-4C中所示的實(shí)施例的另一個(gè)變化的FET的正面平面圖。
圖7到10為沿圖1A的線1B-1B的截面圖，示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例制造FET的方法步驟。
圖11為根據(jù)圖4A-4C中所示的實(shí)施例的另一個(gè)變化的FET的正面平面圖。
具體實(shí)施例方式
根據(jù)提供簡(jiǎn)單工藝的本發(fā)明的實(shí)施例，提供了給PFET或NFET晶體管的溝道區(qū)施加壓縮應(yīng)力和/或拉伸應(yīng)力的新方法，而且它們可以集成到制造集成電路或“芯片”的PFET和NFET晶體管的現(xiàn)有方法中。根據(jù)在此描述的本發(fā)明的各種實(shí)施例，提供了各種形式的FET，其中至少有兩個(gè)掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)在有源半導(dǎo)體區(qū)的不同部分下面，在溝道區(qū)上施加不同方向的應(yīng)力，以給FET的溝道區(qū)施加剪切應(yīng)力。
圖1為正面平面圖，示出了PFET100以及用于給PFET的溝道區(qū)(未在圖1A中示出)施加壓縮應(yīng)力的掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)150和152。如圖1A中所示，PFET100包括通過(guò)示意性示為溝槽隔離區(qū)，例如，淺溝槽隔離(“STI”)區(qū)106的隔離區(qū)限定的有源半導(dǎo)體區(qū)104。STI區(qū)106由此限定了有源半導(dǎo)體區(qū)104的邊界或“邊緣”。
在對(duì)PFET100的描述中，提供與其相關(guān)的參考框架有助于定位PFET的部分和掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)。指南針?lè)较蚣?，北、南、東和西提供了用于描述PFET的有用參考框架。圖例101示出了這些方向。這些方向沒(méi)必要和真實(shí)的北、南、東和西向一致，這是因?yàn)镻FET100可以在任何方向上，以相對(duì)于真實(shí)北向的任何角度工作。因此，圖例101所示方向在描述PFET100的各個(gè)部分的相對(duì)布置和取向中十分有用。
有源半導(dǎo)體區(qū)104的邊緣包括西邊緣108，和在PFET的縱(東西)向112上與西邊緣相反的東邊緣110。STI106還限定了有源半導(dǎo)體區(qū)104的北邊緣114和在PFET的橫向118上與北邊緣相反的南邊緣116。還如圖1A中所示，包括柵極導(dǎo)體121和介質(zhì)側(cè)壁或隔離物123的柵極120位于源極區(qū)122和漏極區(qū)124之間的有源半導(dǎo)體區(qū)上。在圖1A中所示的PFET中，第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152給有源半導(dǎo)體區(qū)104施加壓縮應(yīng)力。具體地說(shuō)，第一介質(zhì)應(yīng)力產(chǎn)生區(qū)150位于有源半導(dǎo)體區(qū)104的西北部分下面，而第二介質(zhì)應(yīng)力產(chǎn)生區(qū)152位于有源半導(dǎo)體區(qū)104的東南部分下面。第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在如箭頭156和158所指的相反的方向上給PFET的溝道區(qū)施加應(yīng)力。這些介質(zhì)應(yīng)力產(chǎn)生區(qū)的結(jié)果是在有源半導(dǎo)體區(qū)的相反(北和南)邊緣114、116處給PFET的溝道區(qū)施加相反方向的力，并由此施加平面內(nèi)剪切應(yīng)力。
圖1B為沿圖1A中所示的PFET100的線1B-1B的截面圖。如圖中所述，在優(yōu)選為硅襯底的體半導(dǎo)體襯底162中提供了有源半導(dǎo)體區(qū)104。有源半導(dǎo)體區(qū)104的面105限定了有源半導(dǎo)體區(qū)的主表面。包括柵極導(dǎo)體121和隔離物123的柵極120位于PFET的溝道區(qū)132上，通過(guò)柵極介質(zhì)125相互隔離。溝道區(qū)132的邊緣由柵極導(dǎo)體的第一邊緣134和與其相反的第二柵極邊緣136的縱向位置確定。包括可選延伸和/或暈圈區(qū)126的源極區(qū)122從第一柵極邊緣134附近延伸到STI區(qū)106處的有源半導(dǎo)體區(qū)的西邊緣108。包括可選延伸和/或暈圈區(qū)127的漏極區(qū)124從溝道區(qū)的第二邊緣136附近延伸到STI區(qū)106處的有源半導(dǎo)體區(qū)的東邊緣110。
還如圖1B中所示，第一掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)150位于包括一部分源極區(qū)122的一部分有源半導(dǎo)體區(qū)下面。第一掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)150具有水平延伸的上表面140(即，在PFET的縱向112和橫向上延伸的表面)。第一介質(zhì)應(yīng)力產(chǎn)生區(qū)沒(méi)有位于整個(gè)有源半導(dǎo)體區(qū)下面，但是第一介質(zhì)應(yīng)力產(chǎn)生區(qū)與有源半導(dǎo)體區(qū)共享邊緣142。此邊緣在遠(yuǎn)離通常水平的上表面140的向下的方向上延伸，此方向具有垂直分量。優(yōu)選介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣142位于有源半導(dǎo)體區(qū)的邊緣108和柵極導(dǎo)體121的最近邊緣(第一柵極邊緣134)之間的約一半距離處，如虛線所示。
圖1C為沿圖1A中所示的PFET00的線1C-1C的截面圖。如圖1C中所示，第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)位于包括一部分漏極區(qū)124的一部分有源半導(dǎo)體區(qū)下面。第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)152也具有水平延伸的上表面144。與第一介質(zhì)應(yīng)力產(chǎn)生區(qū)類(lèi)似，第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)與有源半導(dǎo)體區(qū)共享邊緣146，邊緣146在遠(yuǎn)離通常水平的上表面144的向下的方向上延伸。類(lèi)似地，在有源半導(dǎo)體區(qū)的邊緣110和離其最近的柵極邊緣(第二柵極邊緣136)之間設(shè)置第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣。
圖2為根據(jù)上面參考圖1A-1C所示和所述的實(shí)施例的一個(gè)變化的PFET240的正面平面圖。對(duì)于PFET240，晶體管和掩埋介質(zhì)區(qū)250、252的所有特征與上面(圖1A-1C)所示和所述的PFET100的相同，除了介質(zhì)應(yīng)力產(chǎn)生區(qū)250、252位于有源半導(dǎo)體區(qū)的西南和東北部分下面。與PFET100類(lèi)似，介質(zhì)應(yīng)力產(chǎn)生區(qū)250、252產(chǎn)生壓縮應(yīng)力。介質(zhì)應(yīng)力產(chǎn)生區(qū)施加給溝道區(qū)施加剪切應(yīng)力的如箭頭256、258所示的相反方向的力。
盡管在上述實(shí)施例中，產(chǎn)生壓縮應(yīng)力的介質(zhì)區(qū)用于PFET，而產(chǎn)生拉伸應(yīng)力的介質(zhì)區(qū)用于NFET，但是這并不排除在PFET中使用產(chǎn)生拉伸應(yīng)力的介質(zhì)區(qū)，也不排除在NFET中使用產(chǎn)生壓縮應(yīng)力的介質(zhì)區(qū)。施加給FET的剪切應(yīng)力的有益效果可以克服或至少減輕一些施加給NFET的壓縮應(yīng)力或一些施加給PFET的拉伸應(yīng)力。
另外，尤其在互補(bǔ)金屬氧化物半導(dǎo)體(“CMOS”)芯片中，在特定芯片中只提供一種類(lèi)型(拉伸或壓縮)的應(yīng)力產(chǎn)生區(qū)可能很有用。在此情況下，源自施加給PFET或NFET的平面內(nèi)剪切應(yīng)力的凈益處可以證明不優(yōu)選給NFET施加壓縮型應(yīng)力或不優(yōu)選給PFET施加拉伸型應(yīng)力是有道理的。
圖3A為根據(jù)本發(fā)明的另一個(gè)實(shí)施例的NFET300的正面平面圖。在此實(shí)施例中，與PFET100(圖1A-1C)類(lèi)似，掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)350、352分別位于有源半導(dǎo)體區(qū)的西北和東南部分的下面。然而，與上述情況相反，掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)350、352在NFET300的溝道區(qū)上施加拉伸應(yīng)力。這在圖3B和3C的截面圖中得以最佳顯示。圖3B為通過(guò)圖3A中線3B-3B的截面圖，而圖3C為通過(guò)圖3A中線3C-3C的截面圖。如圖3B中所示，第一掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)350為產(chǎn)生拉伸應(yīng)力的介質(zhì)區(qū)。此應(yīng)力產(chǎn)生區(qū)優(yōu)選為“收縮(collapsed)氧化物”區(qū)的形式，即，從原來(lái)被半導(dǎo)體襯底的半導(dǎo)體材料占據(jù)的體積稍微縮減的氧化物區(qū)域。類(lèi)似地，如圖3C中所示，第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)352為產(chǎn)生拉伸應(yīng)力的介質(zhì)區(qū)。此應(yīng)力產(chǎn)生區(qū)也優(yōu)選為“收縮氧化物”區(qū)的形式。除了由介質(zhì)應(yīng)力產(chǎn)生區(qū)施加的應(yīng)力為拉伸應(yīng)力而且晶體管是NFET而不是PFET，所有其它圖3B和3C中所示的特征都與上面關(guān)于圖1A-1C中所示的PFET的所示和所述的一樣。
圖4A的正面平面圖中和圖4B和圖4C的截面圖中示出了本發(fā)明的另一個(gè)實(shí)施例，圖4B和4C分別為通過(guò)線4B-4B和通過(guò)線4C-4C的視圖。在此實(shí)施例中，介質(zhì)應(yīng)力產(chǎn)生區(qū)包括位于有源半導(dǎo)體區(qū)西北和東南部分下面的區(qū)域450、452，它們產(chǎn)生壓縮應(yīng)力。另外，位于有源半導(dǎo)體區(qū)的西南和東北部分下面的其它介質(zhì)應(yīng)力產(chǎn)生區(qū)454、456產(chǎn)生拉伸應(yīng)力。產(chǎn)生壓縮應(yīng)力的區(qū)域和產(chǎn)生拉伸應(yīng)力的區(qū)域一起在襯底的有源半導(dǎo)體區(qū)中提供的FET的溝道區(qū)上施加剪切應(yīng)力。FET可以為PFET或NFET。另外，圖4A到4C中所示的FET的所有其它特征與上面關(guān)于圖1A-1C中所示PFET的所示和所述的一樣。
圖5示出了另外一種變化，其中產(chǎn)生壓縮應(yīng)力的介質(zhì)區(qū)550、552的方向與圖4A到4C中所示的不一樣。在此，產(chǎn)生壓縮應(yīng)力的介質(zhì)區(qū)550和552分別位于有源半導(dǎo)體區(qū)的西南和東北部分的下面。另一方面，產(chǎn)生拉生應(yīng)力的介質(zhì)區(qū)554、556分別位于有源半導(dǎo)體區(qū)的西北和東南部分的下面。
圖6為正面平面圖，示出了上面關(guān)于圖4A到4C所述的實(shí)施例的一個(gè)變化。如圖中所示，介質(zhì)應(yīng)力產(chǎn)生區(qū)650、652、654和656進(jìn)一步延伸到有源半導(dǎo)體區(qū)下面，以使介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣分別延伸到FET的第一柵極邊緣或第二柵極邊緣，F(xiàn)ET可以為PFET或NFET。同樣地，更接近溝道區(qū)的介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣會(huì)有助于對(duì)FET的溝道區(qū)產(chǎn)生更高級(jí)別的剪切應(yīng)力。
現(xiàn)在參考圖7到圖10，將描述用于制造FET100(圖1A、1B和1C)的方法。此方法利用與Choe等人的共同轉(zhuǎn)讓的美國(guó)專(zhuān)利No.2005/0067294中所述的工藝類(lèi)似的工藝。在Choe等人的工藝中，注入和處理硅襯底區(qū)，以形成絕緣體上硅(“SOI”)襯底的掩埋氧化物層。通過(guò)p型摻雜劑(例如，Ga、Al、B和BF2)的離子注入和后面的陽(yáng)極化處理形成多孔硅區(qū)。然后氧化多孔硅區(qū)，以形成掩埋氧化物層。
在本工藝中，在例如硅襯底的半導(dǎo)體襯底的位置上形成介質(zhì)應(yīng)力產(chǎn)生區(qū)，此區(qū)只位于部分(并非全部)有源半導(dǎo)體區(qū)下面。如圖7中所示，構(gòu)圖例如光致抗蝕劑的掩模層200，并用p型摻雜劑注入位于襯底130的主表面207下面的掩埋區(qū)202。參考圖1A的正面平面圖，后面的描述關(guān)于同時(shí)注入和處理這兩個(gè)區(qū)域。其它沿圖1A的線1C-1C的圖(未示出)將示出同時(shí)執(zhí)行的相同的工藝步驟，以將第二區(qū)域形成和處理為第二掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)152(圖1A)。在注入時(shí)，區(qū)域202中的摻雜劑濃度可以在約1×1019cm-3到約5×1020cm-3或更高的范圍內(nèi)。在任何情況下，獲得的硼濃度必須明顯高于，即，以一個(gè)或更高數(shù)量級(jí)地高于單晶硅中的正常(p-)p型摻雜劑濃度。摻雜劑優(yōu)選主要由硼(B)或氟化硼(BF2)構(gòu)成，但是鎵(Ga)和鋁(Al)可以代替使用。離子注入半導(dǎo)體襯底的深度確定了介質(zhì)應(yīng)力產(chǎn)生區(qū)的厚度。反過(guò)來(lái)，根據(jù)實(shí)施注入的能量選擇注入深度。當(dāng)通過(guò)光刻構(gòu)圖掩模層實(shí)施此注入時(shí)，注入?yún)^(qū)域202的工藝限定了注入?yún)^(qū)的邊緣203，此邊緣203在遠(yuǎn)離注入?yún)^(qū)的水平上表面201的方向上延伸。
此后，剝離例如光致抗蝕劑層的掩模層200，而且半導(dǎo)體襯底要經(jīng)過(guò)陽(yáng)極化工藝以將隱埋(pocket)p摻雜區(qū)轉(zhuǎn)化為掩埋多孔半導(dǎo)體區(qū)。隱埋區(qū)變?yōu)槎嗫装雽?dǎo)體區(qū)是陽(yáng)極化工藝的結(jié)果。
隨后進(jìn)行陽(yáng)極化工藝。優(yōu)選主要由硅構(gòu)成并且具有掩埋p型注入隱埋區(qū)的半導(dǎo)體襯底130置于或優(yōu)選浸沒(méi)于包括氟化氫(HF)溶液以及鉑電極的容器中。將半導(dǎo)體襯底130連接到電流源的正極端，而將鉑電極連接到與連接到正極端的電流源電導(dǎo)通的電流源的負(fù)極端。電流源給半導(dǎo)體襯底和控制陽(yáng)極化工藝的HF溶液提供了陽(yáng)極化電流。由于陽(yáng)極化電流的存在，HF溶液很容易通過(guò)單晶硅半導(dǎo)體(硅)擴(kuò)散進(jìn)更高濃度的p型摻雜隱埋區(qū)。
在更高濃度的隱埋區(qū)中，HF溶液與高摻雜的p型硅反應(yīng)，以形成如圖8中所示的多孔硅隱埋區(qū)205。再次，優(yōu)選同時(shí)用隱埋區(qū)205，和圖8中未示出的其它硅隱埋區(qū)形成一個(gè)或多個(gè)附加多孔硅隱埋區(qū)。將如下面所述，在形成附加掩模層208之前實(shí)施此步驟。陽(yáng)極化電流的范圍從1mA/cm2到100mA/cm2，這取決于此工藝產(chǎn)生的多孔硅區(qū)205的孔隙度或密度。硅中硼或其它p型摻雜劑的濃度和陽(yáng)極化電流的量都可用于控制孔隙度。也就是說(shuō)，這些參數(shù)控制掩埋隱埋區(qū)的密度，例如通過(guò)硅的質(zhì)量測(cè)量由其體積分離的掩埋隱埋區(qū)中的剩余量。例如，低孔隙度區(qū)，即，具有相對(duì)高密度的區(qū)域，為具有大于初始硅襯底密度的約44％的密度的區(qū)域。另一方面，高孔隙度區(qū)，即，具有相對(duì)低密度的區(qū)域，為具有小于初始硅襯底區(qū)密度的約44％的密度的區(qū)域。
陽(yáng)極化之后，接著氫烘焙襯底，由此除去大多數(shù)留在硅中的注入的硼。有必要在此階段從硅襯底中除去高濃度的硼，以避免此高濃度影響用于后面限定晶體管的不同摻雜區(qū)，即，溝道區(qū)、源極和漏極區(qū)、暈圈和/或延伸區(qū)的工藝。在范圍從約800到約1000攝氏度(“℃”)的溫度下進(jìn)行氫烘焙范圍從約30秒到30分鐘的時(shí)間段。
陽(yáng)極化和后烘焙工藝之后，多孔硅區(qū)保持在至少通常與隱埋區(qū)一起延伸的位置上，圖8的截面圖中只示出了一個(gè)這樣的多孔硅區(qū)205。多孔硅區(qū)是包括多個(gè)孔隙的區(qū)域。如用電子顯微鏡看到的，多孔硅區(qū)具有與海綿或泡沫材料類(lèi)似的形貌，具有大量的通過(guò)剩下的硅材料的連接結(jié)構(gòu)支撐在一起的孔隙。多孔硅區(qū)中的孔隙度至少部分由掩埋隱埋區(qū)中硼的初始濃度確定。如上所述，通過(guò)適當(dāng)選擇注入隱埋區(qū)的硼的劑量并通過(guò)控制陽(yáng)極化電流的量，可以從掩埋隱埋區(qū)除去少量或大量的硅材料。
接下來(lái)，如圖8中所示，在襯底主表面207上淀積并構(gòu)圖例如光致抗蝕劑的另一掩模層208。如圖9中所示，接著利用掩模層構(gòu)圖襯底，以在掩埋多孔硅區(qū)上的上硅層206中形成溝槽210，以限定有源半導(dǎo)體區(qū)104的邊緣108、110。在暴露多孔硅區(qū)的位置中蝕刻溝槽210。然后，在適當(dāng)保護(hù)有源半導(dǎo)體區(qū)的邊緣之后，例如通過(guò)在其上形成氮化硅隔離物212，使暴露的多孔硅區(qū)經(jīng)過(guò)如上參考圖1A所述的形成介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152的氧化工藝。
圖10示出了上述實(shí)施例的一個(gè)變化，其中實(shí)施用于限定掩埋多孔硅區(qū)的p型摻雜注入進(jìn)入襯底的暴露表面處的區(qū)域而不是直接進(jìn)入上面對(duì)應(yīng)圖7所述的掩埋子表面區(qū)。具體地說(shuō)，如圖10中所述，同時(shí)進(jìn)行初始注入進(jìn)入對(duì)應(yīng)于介質(zhì)應(yīng)力產(chǎn)生區(qū)150(圖1A)的區(qū)域202’和對(duì)應(yīng)于介質(zhì)應(yīng)力產(chǎn)生區(qū)152(圖1A)的另一區(qū)域，它未在圖10所示的圖中示出。這些區(qū)域從襯底130的最初暴露的主表面207’向下延伸。在此注入之后，除去光致抗蝕劑并退火襯底，以恢復(fù)單晶硅材料在注入工藝中所受的破壞。然后在包括注入?yún)^(qū)的半導(dǎo)體襯底的暴露表面上生長(zhǎng)硅外延層，以形成與圖1中所示結(jié)構(gòu)基本類(lèi)似的結(jié)構(gòu)。外延層包括有源半導(dǎo)體區(qū)206，其中將要在后面形成場(chǎng)效應(yīng)晶體管(“FET”)。作為生長(zhǎng)外延半導(dǎo)體層以形成如圖7中所示結(jié)構(gòu)的結(jié)果，注入?yún)^(qū)會(huì)變?yōu)檠诼褡⑷雲(yún)^(qū)，也稱(chēng)作“隱埋區(qū)”，這些隱埋區(qū)的每個(gè)具有在有源半導(dǎo)體區(qū)206下面在水平方向上延伸的上表面201。具體地說(shuō)，隱埋區(qū)在與有源半導(dǎo)體區(qū)206的主表面207平行的水平方向上延伸。每個(gè)隱埋區(qū)和有源半導(dǎo)體區(qū)206分享邊緣203，邊緣203在遠(yuǎn)離其中上表面201延伸的水平方向的方向上延伸。此后，繼續(xù)對(duì)注入?yún)^(qū)202進(jìn)行陽(yáng)極化工藝，以形成掩埋多孔硅區(qū)205，而后續(xù)工藝按與上面關(guān)于圖8和9描述的方式進(jìn)行。
取決于多孔區(qū)內(nèi)的孔隙度，介質(zhì)應(yīng)力產(chǎn)生區(qū)給半導(dǎo)體襯底的鄰近部分施加壓縮應(yīng)力或拉伸應(yīng)力。對(duì)此結(jié)果可進(jìn)行如下解釋。二氧化硅的體積大于硅，其比率為2.25∶1。由此，當(dāng)每個(gè)多孔硅區(qū)內(nèi)保留的硅的比例大于1/2.25(即，多孔硅區(qū)體積內(nèi)保留的硅的質(zhì)量大于最初質(zhì)量的約44％)時(shí)，所得二氧化硅膨脹，促使介質(zhì)區(qū)在氧化多孔區(qū)時(shí)變得產(chǎn)生壓縮應(yīng)力。另一種方式描述就是，所得二氧化硅膨脹，以在孔隙度小于56％時(shí)，也就是說(shuō)，當(dāng)從限定體積的多孔硅區(qū)中除去的質(zhì)量小于初始質(zhì)量的56％時(shí)變得產(chǎn)生壓縮應(yīng)力。
相反，當(dāng)孔隙度大于56％時(shí)，所得二氧化硅收縮，促使所得介質(zhì)區(qū)變得產(chǎn)生拉伸應(yīng)力。如上所述，孔隙度至少部分由用硼注入?yún)^(qū)域的條件和蝕刻工藝的條件確定。通常，孔隙度在注入的硼的濃度變高時(shí)變高，而在注入的硼的濃度變低時(shí)變低。同樣，通常在蝕刻工藝的電流密度較高時(shí)可獲得較高的孔隙度。相反，在電流密度較低時(shí)可獲得較低的孔隙度。
在上述工藝中，注入?yún)^(qū)的邊緣由光刻限定。因此，其結(jié)果是多孔硅區(qū)的范圍至少部分由此光刻工藝確定。因此，從氧化多孔硅區(qū)得到的介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣位置至少部分由用于在注入摻雜劑以形成注入?yún)^(qū)時(shí)掩蔽襯底的光刻工藝確定。
在以上述方式形成介質(zhì)應(yīng)力產(chǎn)生區(qū)之后，用例如硅的氧化物(例如，二氧化硅)的介質(zhì)材料填充溝槽210(圖10)，以形成一個(gè)或多個(gè)溝槽隔離(“IT”)區(qū)或淺溝槽隔離(“STI”)區(qū)106，如圖1A中所示。通過(guò)高密度等離子體(“HDP”)技術(shù)和/或包括低壓CVD(“LPCVD”)、等離子體增強(qiáng)CVD(“PECVD”)等的其它化學(xué)氣相淀積(“CVD”)技術(shù)淀積介質(zhì)填充物，它可以通過(guò)例如原硅酸四乙酯(“TEOS”)前體淀積。介質(zhì)材料可以包括在淀積介質(zhì)填充物之前在溝槽內(nèi)壁加襯的例如氮化硅的氮化物。
形成掩埋介質(zhì)應(yīng)力產(chǎn)生區(qū)之后，如圖1A-1B中所示，形成柵極導(dǎo)體121、介質(zhì)隔離物123、包括延伸區(qū)和/或暈圈區(qū)126、127的源極和漏極區(qū)122、124。就此完全形成了具有圖1A的截面圖中所示的介質(zhì)應(yīng)力產(chǎn)生區(qū)150、152的PFET100。
圖11示出了上面關(guān)于圖4A到4C所示和所述的實(shí)施例的另一個(gè)變化。如在上述實(shí)施例中，介質(zhì)應(yīng)力產(chǎn)生區(qū)以相反方向給晶體管的溝道區(qū)施加力，以在其上施加平面內(nèi)剪切應(yīng)力。在此實(shí)施例中，壓縮介質(zhì)應(yīng)力產(chǎn)生區(qū)750、752置于有源半導(dǎo)體區(qū)的西北和東南角，而拉伸應(yīng)力產(chǎn)生區(qū)754、756置于西南和東北角。然而，在此實(shí)施例中，與像上述實(shí)施例不一樣，未將介質(zhì)應(yīng)力產(chǎn)生區(qū)掩埋于有源半導(dǎo)體區(qū)104之下。相反，將介質(zhì)應(yīng)力產(chǎn)生區(qū)置于在有源半導(dǎo)體區(qū)的頂(主)表面處暴露的區(qū)域中。如此，在此情況下的介質(zhì)應(yīng)力產(chǎn)生區(qū)具有暴露的表面，該表面至少基本上與有源半導(dǎo)體區(qū)的主表面和隔離區(qū)的暴露表面在同一平面內(nèi)，隔離區(qū)例如置于有源半導(dǎo)體區(qū)704的東和西邊緣的淺溝槽隔離(“STI”)區(qū)706以及置于有源半導(dǎo)體區(qū)704的北和南邊緣的STI區(qū)707。
優(yōu)選根據(jù)上面參考圖7到9所述的工藝實(shí)施例制造介質(zhì)應(yīng)力產(chǎn)生區(qū)，除了實(shí)施注入進(jìn)入從主表面延伸的半導(dǎo)體區(qū)(而不是注入進(jìn)入有源半導(dǎo)體區(qū)下面的掩埋區(qū))。然而，相對(duì)于圖9實(shí)施的工藝，其中形成STI區(qū)706、707的溝槽只部分插入介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣，如圖11中所示。
在此，因?yàn)閷?shí)施用于限定介質(zhì)應(yīng)力產(chǎn)生區(qū)和STI區(qū)的隔離工藝中的覆蓋容差，介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣相對(duì)于STI區(qū)的邊緣可以有所偏離。在此情況下，示出了一個(gè)實(shí)施例，其中例如邊緣760、762的介質(zhì)應(yīng)力產(chǎn)生區(qū)的內(nèi)邊緣分別置于比STI區(qū)706的內(nèi)邊緣770、772離柵極導(dǎo)體更大的距離處。當(dāng)然，存在其它可供選擇的辦法，例如以趨于將介質(zhì)應(yīng)力產(chǎn)生區(qū)的內(nèi)邊緣定位的比STI區(qū)的邊緣更近于柵極導(dǎo)體的方式的偏移容差。在另一個(gè)變化中，可以將介質(zhì)應(yīng)力產(chǎn)生區(qū)安排的與STI具有相同或近似相等的線寬，但是因?yàn)檠诼窀采w容差，STI的一些南北或東西向的偏移或旋轉(zhuǎn)可能出現(xiàn)在相關(guān)的介質(zhì)應(yīng)力產(chǎn)生區(qū)中。
在本發(fā)明的一個(gè)變化中，使用不同的工藝形成介質(zhì)應(yīng)力產(chǎn)生區(qū)。在此變化中，代替上述注入、陽(yáng)極化和氧化工藝以形成應(yīng)力產(chǎn)生區(qū)，可以使用不同類(lèi)型的介質(zhì)填充材料形成具有拉伸或壓縮應(yīng)力的應(yīng)力產(chǎn)生區(qū)。從上述參考的美國(guó)專(zhuān)利公開(kāi)No.2004/0113174中公知，例如，使用高密度等離子體氧化物填充形成壓縮應(yīng)力產(chǎn)生區(qū)，而用原硅酸四乙酯(TEOS)氧化物填充形成拉伸應(yīng)力產(chǎn)生區(qū)。然而，此專(zhuān)利公開(kāi)沒(méi)有具體描述以相反方向施加應(yīng)力以給晶體管的溝道區(qū)施加放大的平面內(nèi)剪切應(yīng)力的應(yīng)力產(chǎn)生區(qū)。在此情況下，可以通過(guò)使用HDP氧化物填充蝕刻溝槽的工藝形成壓縮應(yīng)力產(chǎn)生區(qū)750、752。另一方面，可以通過(guò)使用拉伸氧化物，例如，用TEOS前體淀積的物質(zhì)填充蝕刻溝槽的工藝形成拉伸應(yīng)力產(chǎn)生區(qū)754、756。
盡管根據(jù)本發(fā)明的某些優(yōu)選實(shí)施例描述了本發(fā)明，但是本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，可以在不脫離本發(fā)明的真實(shí)范圍和精神的情況下對(duì)其進(jìn)行許多修改和改進(jìn)，這些修改和改進(jìn)只受下面所附權(quán)利要求的限制。
權(quán)利要求
1.一種芯片，包括有源半導(dǎo)體區(qū)，具有西邊緣、東邊緣、北邊緣和南邊緣，所述有源半導(dǎo)體區(qū)具有在所述西和東邊緣之間的方向上的縱向和在所述北和南邊緣之間的方向上的橫向；場(chǎng)效應(yīng)晶體管(“FET”)，具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)，所述溝道區(qū)的長(zhǎng)度置于所述縱向上，而所述溝道區(qū)的寬度置于所述橫向上；第一介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述北和西邊緣之間的所述有源半導(dǎo)體區(qū)的西北部分下面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸；以及第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述南和東邊緣之間的所述有源半導(dǎo)體區(qū)的東南部分下面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在第一方向上給所述溝道區(qū)施加第一應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述第一方向相反的第二方向上給所述溝道區(qū)施加第二應(yīng)力，以使所述第一和第二應(yīng)力結(jié)合在一起給所述溝道區(qū)施加放大的剪切應(yīng)力。
2.根據(jù)權(quán)利要求1的芯片，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一方向上施加壓縮應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第二方向上施加壓縮應(yīng)力。
3.根據(jù)權(quán)利要求1的芯片，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一方向上施加拉伸應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第二方向上施加拉伸應(yīng)力。
4.根據(jù)權(quán)利要求2的芯片，還包括第三介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述南和西邊緣之間的所述有源半導(dǎo)體區(qū)的西南部分下面，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸；以及第四介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述北和東邊緣之間的所述有源半導(dǎo)體區(qū)的東北部分下面，所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的一個(gè)方向上給所述溝道區(qū)施加剪切應(yīng)力，而所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述第一和第二方向中的所述一個(gè)方向相反的所述第一和第二方向中的另一個(gè)方向上給所述溝道區(qū)施加剪切應(yīng)力。
5.根據(jù)權(quán)利要求4的芯片，其中所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的所述一個(gè)方向上施加拉伸應(yīng)力，而所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的所述另一個(gè)方向上施加拉伸應(yīng)力。
6.根據(jù)權(quán)利要求3的芯片，還包括第三介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述南和西邊緣之間的所述有源半導(dǎo)體區(qū)的西南部分下面，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸；以及第四介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述北和東邊緣之間的所述有源半導(dǎo)體區(qū)的東北部分下面，所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸，所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的一個(gè)方向上給所述溝道區(qū)施加剪切應(yīng)力，而所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述一個(gè)方向相反的所述第一和第二方向中的另一個(gè)方向上給所述溝道區(qū)施加剪切應(yīng)力。
7.根據(jù)權(quán)利要求6的芯片，其中所述第三介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的所述一個(gè)方向施加壓縮應(yīng)力，而所述第四介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一和第二方向中的所述另一個(gè)方向上施加壓縮應(yīng)力。
8.根據(jù)權(quán)利要求1的芯片，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)接觸溝槽隔離區(qū)，所述溝槽隔離區(qū)與所述有源半導(dǎo)體區(qū)共享所述北邊緣、所述東邊緣、所述南邊緣和所述西邊緣中的至少一個(gè)邊緣。
9.根據(jù)權(quán)利要求1的芯片，其中所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣在遠(yuǎn)離所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述上表面的至少通常垂直方向上延伸。
10.根據(jù)權(quán)利要求1的芯片，其中所述FET還包括柵極導(dǎo)體，所述柵極導(dǎo)體具有位于所述溝道區(qū)上面的導(dǎo)電部分，所述導(dǎo)電部分具有垂直取向的第一柵極邊緣和與所述第一柵極邊緣相反的垂直取向的第二柵極邊緣，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第一柵極邊緣對(duì)準(zhǔn)，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的所述邊緣與所述第二柵極邊緣對(duì)準(zhǔn)。
11.根據(jù)權(quán)利要求8的芯片，其中所述有源半導(dǎo)體區(qū)的所述北、東、南和西邊緣的每個(gè)都與所述溝槽隔離區(qū)共享，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)接觸基本上小于所述北邊緣和所述西邊緣的整個(gè)長(zhǎng)度，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)接觸基本上小于所述南邊緣和所述東邊緣的整個(gè)長(zhǎng)度。
12.一種芯片，包括有源半導(dǎo)體區(qū)，具有西邊緣、東邊緣、北邊緣和南邊緣，所述有源半導(dǎo)體區(qū)具有在所述西和東邊緣之間的方向上的縱向和在所述北和南邊緣之間的方向上的橫向；場(chǎng)效應(yīng)晶體管(“FET”)，具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)，所述溝道區(qū)的長(zhǎng)度置于所述縱向上，而所述溝道區(qū)的寬度置于所述橫向上；第一介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述南和西邊緣之間的所述有源半導(dǎo)體區(qū)的西南部分下面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸；以及第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，只在所述北和東邊緣之間的所述有源半導(dǎo)體區(qū)的東北部分下面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)具有水平延伸的上表面，所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在第一方向上給所述溝道區(qū)施加第一應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述第一方向相反的第二方向上給所述溝道區(qū)施加第二應(yīng)力，以使所述第一和第二應(yīng)力結(jié)合在一起給所述溝道區(qū)施加放大的剪切應(yīng)力。
13.根據(jù)權(quán)利要求12的芯片，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一方向上施加壓縮應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第二方向上施加壓縮應(yīng)力。
14.根據(jù)權(quán)利要求12的芯片，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第一方向上施加拉伸應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在所述第二方向上施加拉伸應(yīng)力。
15.一種制造場(chǎng)效應(yīng)晶體管(“FET”)器件的方法，包括在半導(dǎo)體襯底內(nèi)形成第一掩埋多孔半導(dǎo)體區(qū)和第二掩埋多孔半導(dǎo)體區(qū)，所述第一和第二掩埋多孔半導(dǎo)體區(qū)置于所述襯底的上面的半導(dǎo)體部分之下，所述第一和第二掩埋多孔區(qū)具有多個(gè)孔隙，而且密度基本上低于所述上面的半導(dǎo)體部分的密度；氧化所述第一和第二掩埋多孔半導(dǎo)體區(qū)，以形成第一介質(zhì)應(yīng)力產(chǎn)生區(qū)和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)；形成具有都在所述襯底的所述上面的半導(dǎo)體部分內(nèi)延伸的溝道區(qū)、源極區(qū)和漏極區(qū)的場(chǎng)效應(yīng)晶體管(“FET”)，所述FET部分在所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)上面而部分在所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)上面，其中所述第一介質(zhì)應(yīng)力產(chǎn)生區(qū)在第一方向上給所述溝道區(qū)施加第一應(yīng)力，而所述第二介質(zhì)應(yīng)力產(chǎn)生區(qū)在與所述第一方向相反的第二方向上給所述溝道區(qū)施加第二應(yīng)力，以使所述第一和第二應(yīng)力結(jié)合在一起給所述溝道區(qū)施加放大的剪切應(yīng)力。
16.根據(jù)權(quán)利要求15的制造FET的方法，其中所述形成第一和第二掩埋多孔半導(dǎo)體區(qū)的步驟包括通過(guò)掩模中的第一和第二開(kāi)口分別在所述襯底的第一和第二區(qū)內(nèi)注入摻雜劑，并將所述襯底暴露于陽(yáng)極化工藝。
17.根據(jù)權(quán)利要求16的制造FET的方法，其中所述形成第一和第二掩埋多孔半導(dǎo)體區(qū)的步驟還包括預(yù)烘焙工藝，以降低所述第一和第二掩埋多孔半導(dǎo)體區(qū)內(nèi)的所述摻雜劑的濃度。
18.根據(jù)權(quán)利要求16的制造FET的方法，其中在所述第一和第二區(qū)在所述襯底的主表面中暴露時(shí)，實(shí)施所述注入摻雜劑的步驟以將摻雜劑注入所述第一和第二區(qū)，所述方法還包括生長(zhǎng)外延層，以在將所述襯底暴露于所述陽(yáng)極化工藝之前形成所述上面的半導(dǎo)體部分。
19.根據(jù)權(quán)利要求15的制造FET的方法，其中在實(shí)施所述注入步驟時(shí)，所述第一和第二區(qū)置于所述上面的半導(dǎo)體部分之下。
20.根據(jù)權(quán)利要求16的制造FET的方法，其中在所述注入步驟期間光刻確定所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的邊緣。
全文摘要
本發(fā)明提供了一種芯片，包括有源半導(dǎo)體區(qū)和場(chǎng)效應(yīng)晶體管(“FET”)，所述場(chǎng)效應(yīng)晶體管(“FET”)具有全部置于所述有源半導(dǎo)體區(qū)內(nèi)的溝道區(qū)、源極區(qū)和漏極區(qū)。所述FET具有在所述溝道區(qū)的長(zhǎng)度方向上的縱向和所述溝道區(qū)的寬度方向上的橫向。第一介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有水平延伸的上表面，在所述有源半導(dǎo)體區(qū)的一部分，例如，有源半導(dǎo)體區(qū)的西北部分下面延伸。第二介質(zhì)應(yīng)力產(chǎn)生區(qū)，具有水平延伸的上表面，在所述有源半導(dǎo)體區(qū)的第二部分，例如，有源半導(dǎo)體區(qū)的東南部分下面延伸。所述第一和第二介質(zhì)應(yīng)力產(chǎn)生區(qū)的每個(gè)都與所述有源半導(dǎo)體區(qū)共享一個(gè)邊緣，所述邊緣在遠(yuǎn)離所述上表面的方向上延伸。
文檔編號(hào)H01L27/092GK1956220SQ200610110679
公開(kāi)日2007年5月2日 申請(qǐng)日期2006年8月7日 優(yōu)先權(quán)日2005年10月27日
發(fā)明者D·奇丹巴爾拉奧, B·J·格林, K·里姆 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司