專利名稱：具有光柵界面的像素單元的制作方法
技術(shù)領域：
本發(fā)明一般涉及成像裝置，具體地說，涉及具有光柵界面的像素單元，以及形成具有光柵界面的像素單元的方法。
背景技術(shù)：
集成電路，包括管芯，例如成像器管芯，諸如電荷耦合器件(CCD)和互補金屬氧化物半導體(CMOS)管芯，已被普遍使用在光敏成像應用中。
成像器管芯，如CMOS成像器管芯，通常在單個芯片上的像素陣列中含有數(shù)千個像素。像素將光轉(zhuǎn)換為電信號，電信號則可由電子器件例如處理器存儲和調(diào)用。被存儲的電信號可被調(diào)用，以在例如計算機屏幕上或可打印介質(zhì)上產(chǎn)生圖像。
示范CMOS成像電路、其處理步驟以及成像電路的各種CMOS元件的功能詳細說明在以下專利中描述了例如美國專利No.6,140,630、美國專利No.6,376,868、美國專利No.6,310,366、美國專利No.6,326,652、美國專利No.6,204,524以及美國專利No.6,333,205，以上每個專利都是授予Micron Technology，Inc.的。每個上述專利的公開內(nèi)容通過引用全部結(jié)合在本文中。
圖1示出成像器管芯10的方框圖，管芯中形成有CMOS成像器件8。CMOS成像器件8具有像素陣列15，陣列15包括排列成預定行數(shù)和列數(shù)的多個像素。像素陣列15中每一行的像素單元全部被行選擇線同時接通，而每一列的像素單元被相應的列選擇線選擇性地輸出。對整個像素陣列15提供有多條行線和列線。行驅(qū)動器1對行地址解碼器2作出響應依次選擇性地激活行線，而列驅(qū)動器3對列地址解碼器4作出響應對每次行激活依次選擇性地激活列線。CMOS成像器件8由控制電路5操作，控制電路5控制地址解碼器2、4以選擇適合的行線和列線用于像素讀出，并控制行和列驅(qū)動器電路1、3以將驅(qū)動電壓加到所選的行線和列線的驅(qū)動晶體管上。
像素輸出信號通常包括在像素被復位時從電荷存儲節(jié)點取出的像素復位信號Vrst，以及像素圖像信號Vsig，該信號是在圖像所產(chǎn)生的電荷被轉(zhuǎn)移到節(jié)點之后從存儲節(jié)點取出的。Vrst和Vsig信號由采樣保持電路6讀出，并由差分放大器7相減，為每個像素單元產(chǎn)生一個差分信號(Vrst-Vsig)，它代表打到像素上的光量。該差分信號被模數(shù)轉(zhuǎn)換器(ADC)9數(shù)字化。然后數(shù)字化的像素差分信號被饋入圖像處理器11，以形成并輸出數(shù)字圖像。此外，如圖1所示，CMOS成像器件8可以被包含在單個半導體芯片上，以形成成像器管芯10。
可以被結(jié)合到圖1的像素陣列15中的常規(guī)像素單元13的部分截面視圖示于圖2。圖示的像素單元13通常包括光敏傳感器12，光敏傳感器12在p-型襯底14上有p-區(qū)12a和n-區(qū)12b。襯底14通常為p型硅襯底。光敏傳感器12的p-區(qū)12a通常耦合到p-襯底14的電位，以使光敏傳感器12能有效工作。像素單元13還包括具有關聯(lián)柵極的轉(zhuǎn)移晶體管16、在更重摻雜的P-型井20中形成的浮動擴散區(qū)18、以及具有關聯(lián)柵極的復位晶體管22。復位晶體管22具有關聯(lián)的源/漏區(qū)30，它連接到供電電壓Vaa-pix，該電壓用于在電荷轉(zhuǎn)移之前將浮動擴散區(qū)18復位到預定的電荷電平(即供電電壓Vaa-pix電平)。
工作時，來自光源38的入射光36打到光敏傳感器12的p-區(qū)12a表面，產(chǎn)生電子，電子被收集在n-區(qū)12b中。當轉(zhuǎn)移柵極16導通時，由于在光敏傳感器12和浮動擴散區(qū)18之間存在的電位差，在n-區(qū)12b中的所產(chǎn)生電子被轉(zhuǎn)移到浮動擴散區(qū)18。浮動擴散區(qū)18耦合到源跟隨器晶體管24的柵極，它接收由浮動擴散區(qū)18所存儲的電荷，并將對應于該電荷的電壓轉(zhuǎn)移到行選擇晶體管26的第一源/漏端子。當行選擇控制信號RS走高時，對應于所產(chǎn)生電荷的電壓被轉(zhuǎn)移到列線28，再由采樣/保持和處理電路如采樣保持電路6(圖1)作進一步處理。
圖示像素單元13形成在兩個隔離區(qū)或淺溝槽隔離(STI)區(qū)32之間。STI區(qū)32防止鄰近像素之間的相互干擾，因為像素單元13只是可組合到成像器管芯的像素陣列(例如成像器管芯10的像素陣列15(圖1))中的數(shù)百或數(shù)千個像素中的一個。
像素單元13通常形成為在襯底14表面上有氧化層34。各種其他的層(未示出)通常淀積在像素單元13之上。例如，原硅酸四乙酯(Si(OC2H5)4)(TEOS)層可淀積在氧化層34之上。同樣，硼磷硅玻璃(BPSG)層可淀積在TEOS層之上。金屬化層和絕緣層也可淀積在像素單元13之上。
將氧化層34淀積在襯底14之上的一個負面效應是入射光36的反射。工作時，來自光源38的入射光36在打到光敏傳感器12的p-區(qū)12a之前先遇到氧化層34。氧化層的折射指數(shù)可低達1.6，而襯底14(由硅形成)的折射指數(shù)可高達4.0。從1.6的折射指數(shù)突變到4.0導致高百分比的入射光反射40。被反射的入射光36的百分比可以用以下公式確定(1)反射＝|X-Y|2/(X+Y)2式中X代表氧化層34的折射指數(shù)，Y代表襯底14的折射指數(shù)。在上述實例中，反射百分比為|4.0-1.6|2/(4.0+1.6)2，～18％。所以，光敏傳感器12不能捕獲大約18％的它所暴露于的入射光36。這是不希望有的。
因此，希望并需要有一種像素單元，它能通過降低被反射的入射光百分比而捕獲更大百分比的入射光。

發(fā)明內(nèi)容
本發(fā)明提供一種像素單元，它與傳統(tǒng)像素相比，能捕獲更大百分比的入射光。
本發(fā)明涉及的像素單元具有在硅襯底內(nèi)的光敏傳感器以及在光敏傳感器之上提供的氧化層，其中氧化層具有與硅襯底的光柵界面。光柵界面允許有更大百分比的入射光被捕獲，這是在現(xiàn)有技術(shù)之上的重大改進。


從參閱附圖所提供的以下詳細說明就可更清楚地理解本發(fā)明的上述特性和優(yōu)點，附圖包括圖1示出CMOS成像器管芯的方框圖；圖2示出常規(guī)像素單元的部分截面視圖；圖3示出按照本發(fā)明示范實施例構(gòu)建的像素單元的部分截面圖；圖4示出圖3像素單元的光敏區(qū)的放大部分；圖5A和5B示出作為改變形成光柵界面基底的溝槽深度以及光柵界面周期的函數(shù)的反射百分比。
圖6-8示出制造圖4光敏區(qū)的各個階段；圖9示出按照本發(fā)明第二示范實施例構(gòu)建的像素單元的部分截面視圖；圖10和11示出按照本發(fā)明第三示范實施例構(gòu)建的像素單元的部分截面視圖；圖12示出按照本發(fā)明第四示范實施例構(gòu)建的像素單元的部分截面視圖；以及圖13示出按照本發(fā)明示范實施例構(gòu)建的處理器系統(tǒng)的示意圖。
具體實施例方式
在以下的詳細說明中，要參閱附圖，附圖形成本說明書的一部分并以圖示方式示出可以實踐本發(fā)明的具體實施例。對這些實施例做了足夠詳細的說明以使所屬領域的技術(shù)人員能夠?qū)嵺`本發(fā)明，而且應理解其它實施例也可被使用，且在不背離本發(fā)明的精神和范圍的前提下可以作結(jié)構(gòu)的、邏輯的以及電氣的改變。所述處理步驟的進行是對本發(fā)明實施例的示范，但這些步驟的序列不限于本文所提出的序列，如業(yè)界已知是可以改變的，但必須以某種順序發(fā)生的步驟除外。
術(shù)語“半導體襯底”、“硅襯底”以及“襯底”應理解為包括任何基于半導體的結(jié)構(gòu)。半導體襯底應理解為包括硅、硅絕緣體(SOI)、硅藍寶石(SOS)、硅鍺、摻雜和未摻雜半導體、由基半導體基底支持的硅外延層以及其它半導體結(jié)構(gòu)。在以下說明中引用襯底時，可能已使用了前道工序步驟在基半導體或基底之內(nèi)或之上形成區(qū)或結(jié)。
在本文中所使用的術(shù)語“像素”是指含有用于將光子轉(zhuǎn)換為電信號的光敏傳感器的光敏元件單位單元。為作說明，在本文的附圖和說明中示出了單個代表性像素及其形成方式，但通常多個相同像素的制造是同時進行的。因此，以下詳細說明不應以限制性意義來理解，且本發(fā)明的范圍僅由所附權(quán)利要求書定義。
在本文中所使用的術(shù)語“光柵界面”或“光柵”是指在兩個材料層之間的界面，其中兩個材料層之一具有至少一個溝槽，且兩個材料層之另一層設置在該至少一個溝槽之內(nèi)和之上。
現(xiàn)參閱附圖，圖中相同的參考編號表示相同的元件，圖3示出按照本發(fā)明實施例構(gòu)建的示范像素單元113。像素單元113類似于圖2的像素單元13，但有顯著的改進，即在氧化層134和含有光敏傳感器112的襯底114的光敏區(qū)152之間具有光柵界面135。
像素單元113的光柵界面135用于在氧化層134和襯底114之間創(chuàng)建混合的折射指數(shù)。和圖2的像素單元13形成對比的是，當入射光36打到像素單元113上時，光不會遇到在氧化層34(圖2)和襯底14(圖2)之間折射指數(shù)的突變。而是，混合折射指數(shù)高于氧化層134的折射指數(shù)，但低于硅襯底114的折射指數(shù)，從而降低了在常規(guī)像素單元13(圖2)中所發(fā)現(xiàn)的入射光反射40(圖2)的百分比。
圖4示出圖3像素單元113的光敏區(qū)152(包括光敏傳感器112)的放大部分。圖4示出氧化層134是提供在襯底114內(nèi)形成的溝槽144之內(nèi)和之上，從而形成光柵界面135。每個光柵(測量為從一個溝槽144的開始到下一溝槽144的開始的距離(以箭頭G表示))具有預定的周期，用Λ代表。光柵G的預定周期Λ可在從大約100nm到大約1000nm的范圍之內(nèi)。溝槽144也具有預定深度，用d代表。溝槽144的深度d應在從大約10nm到大約250nm的范圍之內(nèi)。
應指出，上述范圍僅是本發(fā)明的示范實施例，不具任何限制意義。例如，光柵具有的周期Λ可長于1000nm或短于100nm。同樣，溝槽144的深度d可比250nm更深，或比10nm更淺。實際的周期Λ和深度d可以對需由光敏傳感器112捕獲的入射光的特定波長而優(yōu)化。雖然圖4的溝槽144示為半矩形，但并不受此限制。而是，溝槽144的實際尺寸取決于所需的應用。
圖5A和5B的圖代表入射光36(圖3)的反射百分比作為改變本發(fā)明示范實施例的光柵周期Λ和溝槽深度d的函數(shù)。圖5A示出入射光反射的百分比作為改變本發(fā)明的像素單元113中光柵周期Λ的函數(shù)。如圖5A所示，光柵具有等于100nm的恒定深度d。沒有光柵時入射光反射的百分比大約為18％，如以上結(jié)合圖2所述的。在周期Λ為1000nm處，入射光反射的百分比繼續(xù)為高。但隨著光柵周期Λ減小，入射光反射的百分比在周期Λ為340nm時幾乎消失。隨著光柵進一步減小，入射光反射的百分比增加。
圖5B示出入射光反射的百分比作為溝槽144(圖4)的深度d的函數(shù)。如圖所示，光柵具有等于340nm的恒定周期Λ。隨著溝槽144(圖4)的深度增加，入射光反射減小，并當溝槽深度d為100nm時，入射光反射幾乎消失。但在100nm之后隨著溝槽深度增加，入射光反射的百分比也增加。所以，實際的周期Λ和深度d可以根據(jù)所需的反射量而各不相同。
圖6-8示出形成圖4光敏區(qū)152的示范方法的各個階段。圖6示出在硅襯底114內(nèi)形成的光敏傳感器112。光敏傳感器112具有在襯底114中形成的第一摻雜區(qū)112a和第二摻雜區(qū)112b。光敏傳感器112的第一摻雜區(qū)112a通常耦合到襯底114的電位以便有效工作。例如，如果襯底114是p-型襯底，則第一摻雜區(qū)112a通常是p-區(qū)。相反，第二摻雜區(qū)112b通常是p-型區(qū)或n-型區(qū)中的另一個。例如，如果襯底114是p-型襯底，則第二摻雜區(qū)112b通常是n-型區(qū)。應指出，上述實例不具任何限制性。例如，第一摻雜區(qū)112a和襯底114可以用n-型摻雜物摻雜，而第二摻雜區(qū)112b可以用p-型摻雜物摻雜。
雖然被示為光電二極管，但光敏傳感器112并不應以任何方式受限于此。例如，光敏傳感器112可以是能夠?qū)碜匀肷涔獾墓庾愚D(zhuǎn)換為可被存儲和調(diào)用的電荷的任何光敏區(qū)。
圖7示出多個溝槽144，它們形成在光敏傳感器112之上的硅襯底中。溝槽144可以通過化學蝕刻、反應離子蝕刻(RIE)、或用于在硅襯底114中創(chuàng)建凹槽的其它技術(shù)形成。應指出創(chuàng)建溝槽144以形成光柵界面基底的上述方法不具任何限制意義。例如，溝槽144也可以這樣形成在硅襯底上加上光刻膠圖案，并通過外延生長創(chuàng)建硅襯底材料柱，在每個硅襯底材料柱之間即形成溝槽144。
圖8示出在溝槽144之上和之內(nèi)提供的氧化層134，從而創(chuàng)建了光柵界面G，它具有預定周期Λ并具有預定深度d。
應指出，圖6-8僅示出形成像素單元113的一種示范方法，且該方法不應具有限制意義。例如，多個溝槽144可在形成光敏傳感器112之前(即在上述摻雜步驟之前)形成。還應指出，各種材料層(未示出)可以淀積在氧化層134之上。例如，原硅酸四乙酯(Si(OC2H5)4)(TEOS)層可淀積在氧化層134之上。同樣，硼磷硅玻璃(BPSG)層可淀積在TEOS層之上。金屬化層和絕緣層也可淀積在氧化層134之上。
圖9示出本發(fā)明的第二示范實施例。像素單元213類似于圖3的像素單元113，不同之處在于材料層150具有與氧化層134的光柵界面155。光柵界面155可進一步減少入射光136(圖3)在穿過材料層150移動到氧化層134時可遇到的突變。材料層150可具有相對氧化層134而言完全不同的高或低的折射指數(shù)，這可導致入射光反射40(圖2)的高百分比。光柵界面可以增加由光敏傳感器112所捕獲的入射光36(圖3)的量。
圖10和11示出按照本發(fā)明第三示范實施例構(gòu)建的像素單元313的部分截面圖。圖10的像素單元313類似于圖3的像素單元113，不同之處在于形成硅襯底214和氧化層234之間的光柵界面235的基底的溝槽具有閃耀(或階梯式)形狀，而不是圖3中像素單元113的光柵界面135的半矩形形狀。像素單元313的光敏區(qū)252之上的閃耀光柵進一步減少了氧化層234和硅襯底214之間折射指數(shù)的懸殊差異。圖示的氧化層234和硅襯底214之間的閃耀界面235可實現(xiàn)將反射的入射光減少達30％，或?qū)⒐饷魝鞲衅?12所捕獲的入射光36增加30％。
圖11示出圖10像素單元313的光敏區(qū)252的放大部分。硅襯底214具有多個溝槽244。溝槽244可通過以上結(jié)合圖4所述的任何方法(例如蝕刻或外延生長)形成。每個圖示的溝槽244具有至少三個側(cè)壁區(qū)244a、244b、244c。圖示溝槽244具有第一側(cè)壁區(qū)244a，它具有以d′代表的預定深度。溝槽244還具有第二側(cè)壁區(qū)244b，它具有以d″代表的預定深度。第二側(cè)壁區(qū)244b的預定深度d″可具有小于、等于、或大于第一側(cè)壁區(qū)244a的預定深度d′的值。第三側(cè)壁區(qū)244c通常具有以d代表的預定深度。第三側(cè)壁區(qū)244c的深度d通常具有等于第一和第二側(cè)壁區(qū)244a、244b組合的深度值(即d′+d″＝d)。預定深度d′、d″、d可具有從大約10nm到大約250nm范圍內(nèi)的值。
光柵(或者從一個溝槽開始到下一溝槽開始的距離(顯示為箭頭G′))具有以Λ′代表的預定周期。光柵G′的預定周期Λ′可在從大約100nm到大約1000nm的范圍之內(nèi)。
應指出，上述范圍僅是本發(fā)明的示范實施例，不具任何限制意義。例如，光柵G′可具有長于1000nm或短于100nm的周期Λ。同樣，溝槽244的深度d′、d″、d可比250nm更深，或比10nm更淺。實際的周期Λ′和深度d′、d″、d可根據(jù)所需的應用來操控。
圖12示出按照本發(fā)明第四示范實施例構(gòu)建的像素單元413。像素單元413具有釘扎光電二極管212，二極管212具有第一摻雜區(qū)212a和第二摻雜區(qū)212b，形成在襯底314表面的下方。圖示像素單元413其它都類似于圖3的像素單元113(包括光柵界面135)。
本發(fā)明的像素單元113、213、313、413可與類似圖1所示的成像器管芯上的外圍電路相組合。例如，圖1成像器管芯的像素陣列15可以包括按照本發(fā)明示范實施例構(gòu)建的一個或多個像素單元113、213、313、413。其像素陣列具有一個或多個本發(fā)明像素單元113、213、313、413的成像器管芯可包括在成像裝置中。成像裝置可進一步結(jié)合到圖13所示的處理器系統(tǒng)1100中?；谔幚砥鞯南到y(tǒng)實例包括但不限于計算機系統(tǒng)、照相機系統(tǒng)、掃描器、機器視覺系統(tǒng)、汽車導航系統(tǒng)、視頻電話、監(jiān)視系統(tǒng)、自動聚焦系統(tǒng)、星跟蹤定位器系統(tǒng)、運動檢測系統(tǒng)、圖像穩(wěn)定系統(tǒng)以及用于高清電視的數(shù)據(jù)壓縮系統(tǒng)，以上任何一種系統(tǒng)都可使用本發(fā)明。
系統(tǒng)1100包括成像裝置1108，該裝置1108包括具有圖1所示的總體配置的成像器管芯，其像素陣列15(圖1)的至少一個像素單元是按照本發(fā)明各種實施例中的任一個構(gòu)建的(例如像素單元113、213、313、413)。系統(tǒng)1100一般包括中央處理單元(CPU)1102，例如微處理器，它與輸入/輸出(I/O)裝置1106在總線1104上通信。成像裝置1108也在總線1104上與CPU 1102通信。系統(tǒng)1100還包括隨機存取存儲器(RAM)1110，并可包括可移動存儲器1115，例如閃速存儲器，它也在總線1104上與CPU 1102通信。成像裝置1108可與處理器相組合，例如CPU、數(shù)字信號處理器或微處理器，在單個集成電路上或在不是處理器的不同芯片上，有或沒有存儲器存儲均可。
應指出，雖然具體參考了在硅襯底和氧化層之間有光柵界面的CMOS像素單元對本發(fā)明作了說明，但本發(fā)明具有更廣泛的適用性并可使用在任何成像設備中。例如，本發(fā)明可與電荷耦合器件(CCD)成像器結(jié)合使用。上述說明和附圖示出能實現(xiàn)本發(fā)明的目的、特性和優(yōu)點的優(yōu)選實施例。雖然以上已對某些優(yōu)點和優(yōu)選實施例作了說明，但所屬領域的技術(shù)人員會認識到，在不背離本發(fā)明的精神或范圍的前提下，可作替代、添加、刪除、修改和/或其它改變。因此，本發(fā)明不限于上述說明，而僅由所附權(quán)利要求書的范圍限制。
權(quán)利要求
1.一種像素單元，包括在硅襯底內(nèi)的光敏傳感器；以及在所述光敏傳感器之上提供的氧化層，所述氧化層和所述襯底定義光柵界面。
2.如權(quán)利要求1所述的像素單元，其中所述光柵界面是半矩形光柵。
3.如權(quán)利要求2所述的像素單元，其中所述半矩形光柵具有從大約100nm到大約1000nm范圍內(nèi)的周期。
4.如權(quán)利要求3所述的像素單元，其中所述光柵具有340nm的周期。
5.如權(quán)利要求2所述的像素單元，其中所述半矩形光柵具有從大約10nm到大約250nm范圍內(nèi)的深度。
6.如權(quán)利要求5所述的像素單元，其中所述光柵具有100nm的深度。
7.如權(quán)利要求1所述的像素單元，其中所述光柵界面是閃耀光柵。
8.如權(quán)利要求7所述的像素單元，其中所述閃耀光柵具有從大約100nm到大約1000nm范圍內(nèi)的周期。
9.如權(quán)利要求7所述的像素單元，其中所述閃耀光柵具有溝槽，所述溝槽具有第一深度和第二深度。
10.如權(quán)利要求9所述的像素單元，其中所述第一和第二深度具有從大約10nm到大約250nm范圍內(nèi)的深度。
11.如權(quán)利要求1所述的像素單元，其中所述光敏傳感器是光電二極管。
12.如權(quán)利要求11所述的像素單元，其中所述光敏傳感器是具有第一和第二摻雜區(qū)的光電二極管。
13.如權(quán)利要求12所述的像素單元，其中所述第一摻雜區(qū)是p-型區(qū)。
14.如權(quán)利要求13所述的像素單元，其中所述第二摻雜區(qū)是n-型區(qū)。
15.如權(quán)利要求11所述的像素單元，其中所述光敏傳感器是釘扎光電二極管。
16.如權(quán)利要求1所述的像素單元，還包括所述氧化層之上的材料層。
17.如權(quán)利要求16所述的像素單元，其中所述材料層和所述氧化層定義第二光柵界面。
18.如權(quán)利要求16所述的像素單元，其中所述材料層是原硅酸四乙酯(TEOS)層。
19.如權(quán)利要求18所述的像素單元，還包括所述TEOS層之上的硼磷硅玻璃(BPSG)層。
20.一種集成電路，包括像素單元陣列，所述陣列的至少一個像素單元包括硅襯底，具有在其中形成的光敏傳感器，以及位于所述光敏傳感器之上的多個溝槽；以及氧化層，設置在所述多個溝槽之內(nèi)和之上，以在所述氧化層和所述溝槽之間形成光柵界面。
21.如權(quán)利要求20所述的集成電路，其中所述多個溝槽具有基本上半矩形的形狀。
22.如權(quán)利要求21所述的集成電路，其中所述半矩形光柵具有從大約100nm到大約1000nm范圍內(nèi)的周期。
23.如權(quán)利要求22所述的集成電路，其中所述半矩形光柵具有340nm的周期。
24.如權(quán)利要求21所述的集成電路，其中所述多個溝槽中的至少一個具有從大約10nm到大約250nm范圍內(nèi)的預定深度。
25.如權(quán)利要求24所述的集成電路，其中所述溝槽具有100nm的深度。
26.如權(quán)利要求20所述的集成電路，其中所述光柵界面是閃耀光柵。
27.如權(quán)利要求26所述的集成電路，其中第一側(cè)壁區(qū)具有第一深度，第二側(cè)壁區(qū)具有第二深度，且第三側(cè)壁區(qū)具有第三深度。
28.如權(quán)利要求27所述的集成電路，其中所述第一、第二和第三深度都在從大約10nm到大約250nm范圍之內(nèi)。
29.如權(quán)利要求20所述的集成電路，其中所述光敏傳感器是光電二極管。
30.如權(quán)利要求29所述的集成電路，其中所述光電二極管是釘扎光電二極管。
31.一種圖像處理系統(tǒng)，包括處理器；成像裝置，耦合到所述處理器，所述成像裝置包括含有多個像素單元的成像陣列，至少一個像素單元包括在硅襯底內(nèi)的光敏傳感器；以及在所述光敏傳感器之上提供的氧化層，所述氧化層和所述襯底定義光柵界面；以及在所述半導體襯底之內(nèi)的讀出電路，所述讀出電路提供來自所述光敏傳感器的信號。
32.如權(quán)利要求31所述的圖像處理系統(tǒng)，其中所述光柵界面是半矩形光柵。
33.如權(quán)利要求31所述的圖像處理系統(tǒng)，其中所述光柵界面是閃耀光柵。
34.如權(quán)利要求31所述的圖像處理系統(tǒng)，其中所述像素單元還包括所述氧化層之上的材料層。
35.如權(quán)利要求34所述的圖像處理系統(tǒng)，其中所述材料層和所述氧化層定義第二光柵界面。
36.如權(quán)利要求31所述的圖像處理系統(tǒng)，其中所述光敏傳感器是光電二極管。
37.如權(quán)利要求31所述的圖像處理系統(tǒng)，其中所述光敏傳感器是釘扎光電二極管。
38.一種形成像素單元的方法，所述方法包括以下動作在專用于光敏傳感器的區(qū)域之上在硅襯底內(nèi)形成多個溝槽；以及在所述多個溝槽之內(nèi)和之上提供氧化層，以在所述氧化層和所述多個溝槽之間形成光柵界面。
39.如權(quán)利要求38所述的方法，還包括在所述專用區(qū)域之內(nèi)在所述硅襯底內(nèi)形成光敏傳感器的動作。
40.如權(quán)利要求39所述的方法，其中所述形成光敏傳感器的動作包括用p-型和n-型摻雜物摻雜所述硅襯底的動作。
41.如權(quán)利要求40所述的方法，其中所述摻雜動作產(chǎn)生釘扎光電二極管。
42.如權(quán)利要求38所述的方法，其中所述多個溝槽是通過蝕刻所述硅襯底形成的。
43.如權(quán)利要求42所述的方法，其中所述蝕刻所述硅襯底是通過反應離子蝕刻執(zhí)行的。
44.如權(quán)利要求42所述的方法，其中所述蝕刻所述硅襯底是通過化學蝕刻執(zhí)行的。
45.如權(quán)利要求38所述的方法，其中所述多個溝槽是通過在所述硅襯底之上提供光刻膠圖案并形成多個硅柱形成的。
46.如權(quán)利要求45所述的方法，其中所述多個硅柱是通過外延生長形成的。
47.如權(quán)利要求38所述的方法，其中所述多個溝槽形成為具有基本上半矩形的形狀。
48.如權(quán)利要求38所述的方法，其中所述多個溝槽中的至少一個形成為具有從大約10nm到大約250nm范圍內(nèi)的預定深度。
49.如權(quán)利要求38所述的方法，其中所述光柵界面具有從大約100nm到大約1000nm范圍內(nèi)的預定周期。
50.如權(quán)利要求38所述的方法，其中所述多個溝槽中的至少一個形成為具有至少三個側(cè)壁區(qū)，以在所述氧化層和所述襯底之間定義閃耀光柵界面。
全文摘要
一種像素單元，具有在硅襯底內(nèi)的光敏傳感器、以及在光敏傳感器上提供的氧化層，該氧化層具有與所述硅襯底的光柵界面，以及制造具有光柵界面的像素單元的方法。
文檔編號H01L27/146GK101019233SQ200580030840
公開日2007年8月15日 申請日期2005年7月15日 優(yōu)先權(quán)日2004年7月19日
發(fā)明者W·J·巴根斯托斯 申請人:微米技術(shù)有限公司