專利名稱：具有硅化區(qū)的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有硅化柵電極層區(qū)和硅化源/漏區(qū)的半導(dǎo)體器件的制造方法，以及涉及包含所述半導(dǎo)體器件的集成電路的制造方法。
背景技術(shù)：
常規(guī)的金屬氧化物半導(dǎo)體(MOS)晶體管經(jīng)常使用金屬硅化物層來降低電阻。自對準硅化(silicidation)工藝(自對準硅化物(salicide))經(jīng)常被用于在MOS晶體管的柵電極和源/漏區(qū)上形成硅化鈦、硅化鈷和硅化鎢區(qū)。在該工藝中，覆蓋金屬膜被沉積在含有MOS晶體管結(jié)構(gòu)的硅襯底上。然后，金屬與下面的硅區(qū)反應(yīng)，形成低電阻的金屬硅化物。隨后，采用對于殘留的金屬硅化物具有選擇性的金屬蝕刻工藝來除去殘留在襯底上的任何未反應(yīng)的金屬。
在該工藝期間，關(guān)鍵的是將金屬硅化物限制在源/漏區(qū)和柵區(qū)。在源/漏區(qū)的情況下，如果金屬硅化物形成在晶體管側(cè)壁結(jié)構(gòu)之下，晶體管就可能變得不能工作。而且金屬硅化物層應(yīng)該與下面的源/漏區(qū)形成相對平整或光滑的界面。在金屬硅化物源/漏界面中的任何不平將導(dǎo)致漏電流增大和擊穿電壓降低。
為了降低與金屬硅化物區(qū)關(guān)聯(lián)的電阻，在形成MOS晶體管中的金屬硅化物區(qū)時越來越多地使用鎳，尤其是對于物理柵長(gatelength)小于40nm的晶體管和/或具有超淺結(jié)(ultra-shallow junction)的MOS晶體管。鎳在硅中具有非常高的擴散性，導(dǎo)致形成在晶體管側(cè)壁結(jié)構(gòu)之下延伸的硅化鎳區(qū)。此外，使用已有的方法形成的硅化鎳區(qū)與下面的P-型源/漏區(qū)具有非常粗糙的界面。如上所述，這導(dǎo)致晶體管具有較高的漏電流和降低的擊穿電壓。
因此，需要這樣一種方法，該方法在MOS晶體管的柵電極和源/漏區(qū)上形成金屬硅化物區(qū)，其與下面的源/漏區(qū)具有光滑界面，而且不在晶體管側(cè)壁結(jié)構(gòu)之下延伸。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的上述缺陷，本發(fā)明提供了制造半導(dǎo)體器件的方法和制造包括所述半導(dǎo)體器件的集成電路的方法。除了其它步驟以外，所述制造半導(dǎo)體器件的方法包括在襯底之上形成柵結(jié)構(gòu)，以及在襯底中鄰近柵結(jié)構(gòu)處形成源/漏區(qū)。該方法進一步包括使柵結(jié)構(gòu)和襯底經(jīng)歷干蝕刻工藝，以及在柵結(jié)構(gòu)和襯底經(jīng)歷干蝕刻工藝之后在源/漏區(qū)中放置氟，以形成氟化源/漏極。之后，所述方法包括在柵結(jié)構(gòu)和氟化源/漏極中形成金屬硅化物區(qū)。
除了上面討論的步驟以外，制造所述集成電路的方法包括以下步驟在位于襯底之上的介電層或絕緣層內(nèi)形成互連，用于電接觸半導(dǎo)體器件的步驟。此外，該方法包括在柵結(jié)構(gòu)之上形成高性能電容器，其中在柵結(jié)構(gòu)中形成的金屬硅化物區(qū)被用作高性能電容器的底電極。
前述內(nèi)容已概述了本發(fā)明優(yōu)選的和可替換的特征，所以本領(lǐng)域的技術(shù)人員可以更好地理解以下的本發(fā)明的詳細描述。本發(fā)明的附加特征將在下文中被描述，其形成本發(fā)明權(quán)利要求的主題。本領(lǐng)域的技術(shù)人員應(yīng)該理解，他們可以容易地將所公開的概念和具體的實施例用作基礎(chǔ)，用于設(shè)計和修改實現(xiàn)本發(fā)明相同目的的其它結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)認識到這樣的等同構(gòu)造不脫離本發(fā)明的范圍。


參考附圖，對本發(fā)明的實施例進行描述，其中圖1說明了根據(jù)本發(fā)明的原理制造的部分完成的半導(dǎo)體器件的橫截面視圖；圖2說明了在使柵結(jié)構(gòu)和襯底經(jīng)歷干蝕刻工藝之后的圖1所示部分完成的半導(dǎo)體器件的橫截面視圖；圖3說明了在源/漏區(qū)中放置氟以形成氟化源/漏極之后的圖2所示部分完成的半導(dǎo)體器件的橫截面視圖；圖4說明了在柵電極層和源/漏區(qū)之上形成金屬層之后的圖3所示部分完成的半導(dǎo)體器件的橫截面視圖；圖5說明了在使金屬層經(jīng)歷退火并因此導(dǎo)致金屬層與下面的硅層反應(yīng)而形成金屬硅化物區(qū)之后的圖4所示部分完成的半導(dǎo)體器件的橫截面視圖；圖6說明了并入根據(jù)本發(fā)明的原理構(gòu)造的半導(dǎo)體器件的常規(guī)集成電路(IC)的截面圖；和圖7說明了圖6所示的IC的橫截面視圖，其包括位于至少一個半導(dǎo)體器件上的電容器。
具體實施例方式由于物理柵長在金屬氧化物半導(dǎo)體(MOS)器件，尤其是那些40nm級以下的器件中連續(xù)縮短，因此必須克服某些障礙以連續(xù)使用鎳作為與常規(guī)源/漏區(qū)接觸的金屬硅化物。這些障礙中的一個是在半導(dǎo)體器件的側(cè)壁間隔物之下延伸的管道缺陷，其被認為是鎳在硅中的相對容易擴散的函數(shù)。這些障礙的另一個是在p型摻雜的源/漏區(qū)上形成二硅化鎳(NiSi2)刺突(spike)，其被認為是部分由于p型摻雜硅上NiSi2的部位造成的。
對于這些障礙，本發(fā)明已經(jīng)認識到對形成硅化鎳的硅區(qū)域應(yīng)用氟處理將最終大大減少管道缺陷并且有效消除二硅化鎳(NiSi2)刺突的形成。遺憾的是，緊接在硅化鎳區(qū)形成之前的常規(guī)干蝕刻預(yù)處理不能被執(zhí)行，因為其將降低氟處理的效果。然而，如果不進行常規(guī)干蝕刻預(yù)處理，對于窄的多晶硅柵電極線會造成實質(zhì)較高的薄層電阻。
因此，本發(fā)明獨特地認識到在氟處理之前，可以在襯底的表面上以及柵結(jié)構(gòu)上進行干蝕刻預(yù)處理。采用該工藝流程，根據(jù)本發(fā)明的原理制造的半導(dǎo)體器件就會獲得與干蝕刻預(yù)處理和氟處理兩者關(guān)聯(lián)的益處。因此，使用發(fā)明的方法既能夠既減少管道缺陷又有效消除二硅化鎳刺突，同時對窄多晶硅柵電極線保持良好的薄層電阻。
現(xiàn)在轉(zhuǎn)到圖1-5，其說明了詳細的制造步驟的橫截面視圖，所述制造步驟教導(dǎo)了在有利的實施例中如何根據(jù)本發(fā)明的原理制造半導(dǎo)體器件。圖1中的部分完成的半導(dǎo)體器件100包括襯底110。在一個示例性的實施例中，襯底110可以是位于部分完成的半導(dǎo)體器件100中的任何層，包括晶片本身或位于晶片上面的層(例如，外延層)。
如圖1所示，柵結(jié)構(gòu)120形成在襯底110之上。在所示的實施例中，柵結(jié)構(gòu)120包括柵介電層123以及柵電極層128。柵介電層123可以包括例如氧化物、熱生長SiO2、氮化物、氧氮化物或其任意組合，并且優(yōu)選具有約1nm到約20nm的厚度范圍。使用介電常數(shù)大于約3.9的高K介電材料，也可以形成柵介電層123。高K介電材料的一些例子包括含鉿電介質(zhì)，例如氧化鉿、氧氮化鉿等。
如前所示，柵結(jié)構(gòu)120還包括柵電極層128。一個有利的實施例中的柵電極層128包括形成于柵介電層123上的含硅材料層。優(yōu)選地，這種含硅材料包括多晶硅(polycrystalline silicon)，但其可以包括非晶硅、外延硅或任何其它合適的半導(dǎo)體材料。
位于襯底110內(nèi)以及隔離區(qū)130之間的是阱區(qū)140。圖1-5所示的襯底110中的阱區(qū)140可以是n型或p型的。在形成CMOS集成電路時，n型和p型阱區(qū)140形成在襯底110中。在p型阱區(qū)的情況下，將形成NMOS晶體管。對于n阱區(qū)，將以相似的方式形成PMOS晶體管。
有了采用標準的光刻法工藝和多晶硅蝕刻確定的柵結(jié)構(gòu)120，例如，首先通過熱生長約1nm到約5nm的氧化物，隨后通過沉積約15nm的TEOS氧化物來形成間隔物150。在其它的實施例中，間隔物150可以包括氮化硅和/或氧化硅(生長或沉積的)層的組合。
對于阱區(qū)140包括p型阱一部分的NMOS晶體管，執(zhí)行覆蓋n型輕摻雜注入(blanket n-type lightly doped implant)，導(dǎo)致產(chǎn)生輕摻雜n型延伸或擴展注入物(extension implant)160。n型輕摻雜擴展注入物160通常是指輕摻雜漏(LDD)或中摻雜漏(MDD)擴展區(qū)。n型輕摻雜擴展注入物160是常規(guī)地形成的，并且通常具有從約1E19原子/cm3到2E20原子/cm3的范圍內(nèi)的峰值摻雜濃度。
除了n型輕摻雜擴展注入物160以外，有時執(zhí)行袋型注入(pocket implant)(未示出)。對于圖1所示的半導(dǎo)體器件100是NMOS晶體管的情況，袋型注入物將包括p型摻雜物種類。在目前的集成電路技術(shù)中，袋型注入是指用于降低短的晶體管柵長對晶體管性質(zhì)(例如閥電壓)的影響的注入。然而，袋型注入的影響不限于閥電壓。用于特定晶體管類型的袋型注入通常導(dǎo)致延伸超過晶體管的漏擴展區(qū)的摻雜分布(doping profile)。p型袋型注入物的種類可以由B、BF2、Ga、In或任何其它合適的p型摻雜物組成。輕摻雜擴展注入物160的種類可以由As、P、Sb或任何其它合適的n型摻雜物組成。注入的次序是有點任意的，并且輕摻雜擴展注入物160可以在袋型注入之前完成。
類似地，對于阱區(qū)140包括n型阱一部分的PMOS晶體管，執(zhí)行覆蓋p型輕摻雜注入，導(dǎo)致產(chǎn)生p型輕摻雜擴展注入物160。p型輕摻雜擴展注入物160也是以常規(guī)方式形成的，也通常具有范圍從約1E19原子/cm3到2E20原子/cm3的峰值摻雜濃度。類似于NMOS晶體管，對于PMOS晶體管，除了p型輕摻雜擴展注入物160以外，有時也進行袋型注入。然而，在這種情況下，袋型注入物包括n型摻雜物種類。n型袋型注入物的種類可以由As、p或任何其它合適的n型摻雜物組成。p型輕摻雜擴展注入物160的種類可以由硼或任意其它合適的p型摻雜物組成。正如已陳述的，注入的次序是有點任意的，并且可以在p型輕摻雜擴展注入物160之前或之后進行袋型注入。
在完成輕摻雜擴展注入物160(以及袋型注入，如果執(zhí)行的話)，以及任何后續(xù)的處理之后，就形成側(cè)壁結(jié)構(gòu)170，如圖1所示。在本發(fā)明的實施例中，側(cè)壁結(jié)構(gòu)170包括多個氧化硅和氮化硅介電層。側(cè)壁結(jié)170通過首先沉積合適介電材料的覆蓋層而形成。然后，利用各向異性蝕刻來形成側(cè)壁結(jié)構(gòu)170。采用單種合適的介電材料例如氮化硅或氧化硅，也可以形成側(cè)壁結(jié)構(gòu)170。
在側(cè)壁結(jié)構(gòu)170形成之后，形成重摻雜或高摻雜源/漏注入物180。對于NMOS晶體管，諸如砷和/或磷這樣的n型摻雜物被注入到與側(cè)壁結(jié)構(gòu)170鄰近的襯底110中，以形成重摻雜源/漏注入物180。對于PMOS晶體管，諸如硼這樣的p型摻雜物被注入到與側(cè)壁結(jié)構(gòu)170鄰近的襯底110中，以形成重摻雜源/漏注入物180。重摻雜源/漏注入物180是以常規(guī)方式形成的，并且通常具有范圍從約1E18原子/cm3到1E21原子/cm3的峰值摻雜濃度。
在重摻雜源/漏注入物180形成之后，可以進行高溫源/漏退火，以活化所注入的摻雜物并去除在離子注入工藝期間對襯底110產(chǎn)生的損傷。所得到的是源/漏區(qū)190。源/漏退火可以包括快速熱退火(RTA)工藝，其中源/漏區(qū)190在800℃以上的溫度被退火1秒到數(shù)分鐘的時間。
現(xiàn)在轉(zhuǎn)到圖2，其說明了圖1所示部分完成的半導(dǎo)體器件在柵結(jié)構(gòu)120和襯底110經(jīng)歷干蝕刻工藝210之后的橫截面視圖。在一個示例性的實施例中，干蝕刻工藝210包括氬等離子濺射蝕刻或濺鍍蝕刻。在該實施例中，氬氣流會理想地處于從約15sccm到約100sccm的范圍。此外，等離子體室壓力將有利地在約0.1毫托到約50毫托的范圍，并且功率水平將在約50瓦特到約100瓦特的范圍。此外，約150瓦特到約450瓦特的RF功率可以被施加于晶片，用于偏壓。但其它氣體、流速、壓力和功率水平也可以被使用。
在一個替代性實施例中，干蝕刻工藝210包括氧化物干蝕刻(oxide dry etch)工藝。氧化物干蝕刻工藝可以是任何類型的氧化物干蝕刻，然而，在本發(fā)明的一個示例性實施例中，氧化物干蝕刻與用于制造半導(dǎo)體器件的常規(guī)蓋氧化物蝕刻(cap oxide etch)相類似。這個蓋氧化物蝕刻通常使用含C和F的氣體等離子體。在一個示例性的實施例中，使用了CF4/CHF3/Ar等離子體。這樣的工藝可以包括在等離子體室中在約35毫托到約100毫托的范圍的壓力下、在約100瓦特到約300瓦特范圍的功率水平下，以約2sccm到約10sccm流動的CF4、以約5sccm到約25sccm流動的CHF3和以約50sccm到約100sccm流動的Ar。
如果使用蓋氧化物蝕刻，則可以進行可選的氧灰化和濕清洗(oxygen ash and wet clean)。在一個實施例中，濕清洗可以是大范圍熱SC1清洗(例如，過氧化氫、氫氧化銨和DI水)。大范圍熱SC1清洗可以在約50℃到約90℃的溫度范圍內(nèi)進行一段時間，該段時間范圍為從約2分鐘到約15分鐘。其它的灰化和清洗仍然在本發(fā)明的范圍之內(nèi)。
現(xiàn)在轉(zhuǎn)到圖3，其說明了圖2所示的部分完成的半導(dǎo)體器件在源/漏區(qū)190中放置氟310以形成氟化源/漏極320之后的橫截面視圖。應(yīng)該注意的是，氟化源/漏極320在所有源/漏退火工藝已經(jīng)完成之后形成。氟化源/漏極320位于襯底110表面附近，具有大約0.5nm到約30nm的示例性深度，并且氟濃度范圍為約1E17原子/cm3到約5E21原子/cm3。
在一個實施例中，通過將源/漏區(qū)190暴露于含氟的等離子體而形成氟化源/漏極320。這樣的工藝可以包括在等離子體室中在范圍為約50毫托到約100毫托的壓力下以及范圍為約75瓦特到約200瓦特的功率水平下，使NF3在約0.2sccm到約20sccm流動、使N2在約0sccm到約100sccm流動、使H2在約0sccm到約100sccm流動和/或使Ar在約0sccm到約100sccm流動。能夠在等離子區(qū)中使用以形成含氟區(qū)的其它氣體包括但不限于NF3/H2、NF3/NNH3、NF3/N2、NF3/Ar、NF3/N2/H2、CF4/H2/Ar、C2F6/Ar和C2F6/H2。
應(yīng)該將本發(fā)明的含氟等離子體工藝與用于蝕刻氧化物和/或進行其它類型的表面處理的其它含氟等離子體區(qū)分開來。這些工藝被優(yōu)化，不會將氟加入到下面的硅區(qū)，并且事實上，這些工藝被優(yōu)化成不留下任何含氟的殘留物。在本發(fā)明之前，氟限制金屬硅化物區(qū)形成的能力是未知的，并且使用等離子體形成氟的近表面區(qū)和在半導(dǎo)體領(lǐng)域中目前使用含氟等離子體是直觀相反的。
在本發(fā)明的另一個實施例中，通過以約0.2KeV到約5KeV范圍的能量和以約1E10原子/cm2到約1E16原子/cm2范圍的劑量，將氟和/或含氟物質(zhì)離子注入到源/漏區(qū)190中，能夠形成氟化源/漏極320。本領(lǐng)域技術(shù)人員將理解，在氟等離子體工藝和氟注入工藝之間選擇要求對被制造的具體器件進行分析。
在源/漏區(qū)190中形成氟化源/漏極320的過程期間，也可以在柵電極層128中形成氟化柵電極區(qū)330。柵電極層128中的氟化柵電極區(qū)330將理想地有助于隨后形成硅化鎳層，所述硅化鎳層形成在柵電極層128中。在那些在柵電極層128中不需要氟化柵電極區(qū)330的實例中，能夠使用阻擋層或屏蔽物，以在氟摻入工藝期間屏蔽柵電極層128。
現(xiàn)在轉(zhuǎn)向圖4，其說明了圖3所示的部分完成的半導(dǎo)體器件在金屬層410形成在柵電極層128和源/漏區(qū)190之上后的橫截面視圖。在本發(fā)明的一個實施例中，金屬層包括鎳。除了鎳以外，其它金屬包括鈷、鉬、鉑等。對于鎳被用于形成金屬層410的情況，金屬層410的厚度最好在約3nm和約40nm之間。可選的蓋層(未示出)例如TiN可以被用于阻止周圍氣體的潛在負面影響。
現(xiàn)在轉(zhuǎn)向圖5，其說明了圖4所示的部分完成的半導(dǎo)體器件在金屬層410經(jīng)過退火，并因此導(dǎo)致金屬層410與下面的硅層反應(yīng)而形成金屬硅化物區(qū)510、520之后的橫截面視圖。應(yīng)該注意的是，在金屬層410和側(cè)壁結(jié)構(gòu)170之間未發(fā)生反應(yīng)。在金屬硅化物區(qū)510、520形成之后，未反應(yīng)的金屬被用化學(xué)方法去除，得到類似于圖5所示的器件。
在鎳被用于形成金屬層410的情況下，通過在約250℃到約550℃范圍的溫度下退火鎳金屬層410，形成了單硅化鎳(NiSi)510、520。在該實施例中，在硅化物形成過程期間，氟化源/漏極320如果不是全部被消耗，將至少部分被消耗。此外，在金屬硅化物區(qū)510和源/漏區(qū)190的界面上通常將有氟堆積。在本發(fā)明的工藝之后，在金屬硅化物區(qū)510和下面的源/漏區(qū)190之間的界面上測量的氟濃度將有利地在約1E17原子/cm3到5E21原子/cm3的范圍之內(nèi)。在源/漏區(qū)190中的金屬硅化物區(qū)510形成期間，金屬硅化物區(qū)520也可以在柵電極層128中同時形成。
在一些實例中，可以在具有單群集工具(single clustertool)的多個室中或者在單室中現(xiàn)場進行柵結(jié)構(gòu)120和襯底110的干蝕刻工藝、氟化源/漏極320的形成以及隨后的金屬層410的形成。這樣的群集工具可以通過Applied Materials公司購買，該公司地址為3050Avenue，Santa Clara，California 95054，商品名為Endura Mainframe。應(yīng)該注意的是，等離子濺射蝕刻是對于該實施例最適合的干蝕刻。還應(yīng)該注意的是，在該實施例中，不需要進行本文公開的可選清洗步驟。
在那些非現(xiàn)場(ex-situ)完成多種工藝步驟的實例中，在氟處理之后和在襯底110上形成金屬層410和柵結(jié)構(gòu)120之前，需要第二個可選的清洗步驟。此第二個可選的清洗步驟，除了其它操作，可以包括用SC1和氫氟酸清洗表面。該第二個清洗步驟被認為還鈍化了襯底110，防止空氣氧化。
上述的金屬硅化物形成工藝可以被用于NMOS和PMOS晶體管。在NMOS晶體管的情況下，上述工藝使側(cè)壁結(jié)構(gòu)下延伸至溝道區(qū)的金屬硅化物區(qū)的形成最少，并且得到金屬硅化物區(qū)510到源/漏區(qū)190的光滑界面。在PMOS晶體管的情況下，上述工藝使金屬硅化物區(qū)510到源/漏區(qū)190界面的不平最少，并且導(dǎo)致降低的漏電流和升高的擊穿電壓。
現(xiàn)在轉(zhuǎn)向圖6，其說明了裝有根據(jù)本發(fā)明的原理構(gòu)造的半導(dǎo)體器件610的常規(guī)集成電路(IC)600的截面圖。IC 600可以包括器件，例如用于形成CMOS器件的晶體管、BiCMOS器件、雙極器件或其它類型的器件。IC 600可進一步包括無源器件，例如電感器或電阻器，或者還可以包括光學(xué)器件或光電器件。本領(lǐng)域的技術(shù)人員熟知這些各種類型的器件及其制造。在圖6所示的具體實施例中，IC 600包括其上設(shè)置有介電層620的半導(dǎo)體器件610。此外，互連結(jié)構(gòu)630位于介電體層620中，以使各種器件互連，因此形成可工作的集成電路600。
最后參考圖7，其說明了圖6所示的IC 600的橫截面視圖；然而，圖7的IC包括位于半導(dǎo)體器件610中的至少一個上的電容器710。在圖7所示的具體實施例中，NiSi形成于多晶硅柵電極上，并且被用作高性能電容器710的底電極。然后，介電層(例如SiO2)被沉積在NiSi底電極之上，隨后第二電極諸如TiN被沉積。然后，電容器疊(capacitor stack)被圖案化，以形成所需的電容器710。
盡管已經(jīng)具體描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該明白，他們可以進行多種變化、替代和改變而不脫離本發(fā)明最廣形式的精神。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括在襯底之上形成柵結(jié)構(gòu)；在所述襯底中鄰近所述柵結(jié)構(gòu)處形成源/漏區(qū)；使所述柵結(jié)構(gòu)和襯底經(jīng)歷干蝕刻工藝；在所述柵結(jié)構(gòu)和襯底經(jīng)歷所述干蝕刻工藝之后，在所述源/漏區(qū)中放置氟，以形成氟化源/漏極；和在所述柵結(jié)構(gòu)中和所述氟化源/漏極中形成金屬硅化物區(qū)。
2.如權(quán)利要求1所述的方法，其中形成金屬硅化物區(qū)包括在所述柵結(jié)構(gòu)和所述氟化源/漏極之上形成金屬層，以及使所述金屬層與所述柵結(jié)構(gòu)和所述氟化源/漏極反應(yīng)，以在所述柵結(jié)構(gòu)和所述氟化源/漏極中形成所述金屬硅化物區(qū)。
3.如權(quán)利要求1或2所述的方法，其中使所述柵結(jié)構(gòu)和襯底經(jīng)歷干蝕刻工藝包括使所述柵結(jié)構(gòu)和襯底經(jīng)歷a)氬等離子濺射蝕刻，或b)氧化物干蝕刻工藝，隨后經(jīng)歷氧灰化和濕清洗。
4.如權(quán)利要求1-3任一所述的方法，其中通過將所述源/漏區(qū)暴露于含氟等離子體而形成所述氟化源/漏極，所述含氟等離子體包括在等離子體室中在約50毫托到約100毫托的壓力下、以及在約75瓦特到約200瓦特的功率水平下，以約0.2sccm到約20sccm流動的NF3、以約0sccm到約100sccm流動的N2和以約0sccm到約100sccm流動的H2。
5.如權(quán)利要求1-3任一所述的方法，其中通過以約0.2KeV到約5KeV的能量和約1E10原子/cm2到約1E16原子/cm2的劑量將氟或含氟的物質(zhì)離子注入到所述源/漏區(qū)，形成所述氟化源/漏極。
6.如權(quán)利要求1-5任一所述的方法，其中所述金屬硅化物區(qū)是硅化鎳區(qū)。
7.如權(quán)利要求1-6任一所述的方法，其中所述柵結(jié)構(gòu)包括多晶硅柵電極層，并且其中在所述柵結(jié)構(gòu)中形成金屬硅化物區(qū)包括在所述多晶硅柵電極層中形成金屬硅化物區(qū)。
8.一種制造集成電路的方法，包括按權(quán)利要求1-7任一所述的方法在襯底之上制造半導(dǎo)體器件，并且進一步包括在位于所述襯底之上的介電層中形成互連，用于電接觸所述半導(dǎo)體器件。
9.如權(quán)利要求8所述的方法，進一步包括在所述柵結(jié)構(gòu)中形成高性能電容器，其中在所述柵結(jié)構(gòu)之上形成的所述金屬硅化物區(qū)被用作所述高性能電容器的底電極。
全文摘要
本發(fā)明提供了制造半導(dǎo)體器件的方法，以及制造包括半導(dǎo)體器件的集成電路的方法。所述制造半導(dǎo)體器件(100)的方法，除了其它步驟外，包括在襯底(110)之上形成柵結(jié)構(gòu)(120)和在所述襯底(110)中緊鄰著所述柵結(jié)構(gòu)(120)形成源/漏區(qū)(190)。該方法進一步包括對所述柵結(jié)構(gòu)(120)和襯底(110)進行干蝕刻工藝處理，以及在對所述柵結(jié)構(gòu)(120)和襯底(110)進行干蝕刻工藝之后，在所述源/漏區(qū)中放置氟，以形成氟化源/漏極。此后，所述方法包括在所述柵結(jié)構(gòu)(120)和所述氟化源/漏極中形成金屬硅化物區(qū)(510、520)。
文檔編號H01L21/44GK1993808SQ200580025511
公開日2007年7月4日 申請日期2005年7月21日 優(yōu)先權(quán)日2004年7月29日
發(fā)明者J-P·陸, C·蒙哥馬利, L·霍爾, D·邁爾斯, D·樂, T·D·波尼費爾德 申請人:德克薩斯儀器股份有限公司