專利名稱：振蕩器的制作方法
技術領域：
本發(fā)明涉及包括場效應晶體管(MOSFET)的振蕩器。
背景技術：
近年來，移動電話及近距離無線通信正在普及，在這種通信網(wǎng)的發(fā)信機及接收機中，振蕩器是不可缺少的元件。特別是為了實現(xiàn)價格便宜且高功能的振蕩器，在半導體基板上使用集成有晶體管、感應器、電容、電阻的半導體集成電路。在包括這種振蕩電路的半導體集成電路中，利用能夠集成雙極晶體管和CMOS電路的Bi-CMOS工藝，模擬電路部分使用雙極晶體管構(gòu)成，存儲器等數(shù)字電路部分使用CMOS而構(gòu)成集成電路。但是，隨著半導體加工技術的發(fā)展，精細化程度要求也越來越高，在場效應晶體管中也要求能夠?qū)崿F(xiàn)與雙極晶體管相同程度的高頻特性。因此，現(xiàn)階段，在模擬電路部分中也使用場效應晶體管的模擬CMOS已經(jīng)引起人們的關注(例如，參照非專利文獻1)。模擬CMOS與Bi-CMOS相比工藝簡單，因此其具有價格便宜的優(yōu)點。
作為在振蕩器中所使用的場效應晶體管的例子，有在圖21(a)表示現(xiàn)有的交叉耦合型nMOSFET差動振蕩器的例子。在該例子中，通過感應器30、31以及電容33、34構(gòu)成共振器(LC共振器)，一對以差動方式連接的表面溝道型的nMOSFET10、11構(gòu)成放大器。感應器30、31一般使用螺旋感應器。電容33、34使用MOS電容和MIM(metalinsulator metal金屬絕緣層金屬)電容。Vdd是電源電壓，Vout是振蕩輸出信號。圖21(d)是交叉耦合型nMOSFET差動振蕩器更普通的示意圖。由于共振電路部分的結(jié)構(gòu)多種多樣，因此，在此處使用LC共振電路37來表現(xiàn)其結(jié)構(gòu)。在本振蕩器中，振蕩頻率由LC共振電路37的共振頻率決定，為了彌補LC共振電路37中的損耗，以差動方式連接的nMOSFET10、11用作放大器。電路的工作電流由電流源36所決定。同樣，在圖21(b)中表示放大晶體管中使用表面溝道型的pMOSFET的交叉耦合型pMOSFET差動振蕩器的現(xiàn)有例子。此外，在圖21(e)中表示更普通的交叉耦合型pMOSFET差動振蕩器。
此外，如圖21(c)所示，使用表面溝道型nMOSFET和表面溝道型pMOSFET的交叉耦合型CMOS差動振蕩器也被利用。在該例子中，感應器32以及電容35構(gòu)成共振器(LC共振器)，表面溝道型的nMOSFET10、11以及pMOSFET20、21構(gòu)成放大器。更普通的是采用圖21(f)所示的結(jié)構(gòu)，通過這樣，就能夠?qū)崿F(xiàn)交叉耦合型CMOS差動振蕩器。
如圖21(a)、(d)以及圖21(b)、(e)所示，在使用單極性(僅nMOSFET或者僅pMOSFET)的晶體管而構(gòu)成的交叉耦合型差動振蕩器中，當電源電壓為Vdd時，其最大電壓振幅變成2×Vdd。此外，如圖21(c)、(f)所示，與僅使用nMOSFET或pMOSFET那樣的單極性的MOSFET而構(gòu)成的情況相比，交叉耦合型CMOS差動振蕩器具有電流的利用效率高的優(yōu)點，但是，它也有最大電壓振幅最終會變成Vdd的缺點。這樣，使用場效應晶體管的振蕩器作為現(xiàn)有技術而被利用。
此外，在圖22～圖24中表示使用場效應晶體管的振蕩器的其它例子。圖22是表示現(xiàn)有的三段單端型環(huán)形振蕩器的電路結(jié)構(gòu)的電路圖，圖22(a)表示使用nMOSFET時的結(jié)構(gòu)，圖22(b)表示使用pMOSFET時的結(jié)構(gòu)，圖22(c)表示使用nMOSFET和pMOSFET時的結(jié)構(gòu)。在圖22中，MN1～MN3是nMOSFET，MP1～MP3是pMOSFET，C1～C3是電容，R1～R3是電阻，在圖22的例子中，晶體管的段數(shù)是三段的三段單端型，但晶體管的段數(shù)只要是奇數(shù)即可，一般多使用三段或者五段。
圖23是表示現(xiàn)有的差動型環(huán)形振蕩器的電路結(jié)構(gòu)的電路圖，圖23(a)表示使用nMOSFET時的結(jié)構(gòu)，圖23(b)表示使用pMOSFET時的結(jié)構(gòu)，圖23(c)表示使用nMOSFET和pMOSFET時的結(jié)構(gòu)。在圖23中，MN1～MN6是nMOSFET，MP1～MP6是pMOSFET，R1～R6是電阻，I1～I3是電流源。在圖23的例子中，晶體管對的段數(shù)是三段的三段單端型，但只要晶體管的段數(shù)在環(huán)內(nèi)的總反轉(zhuǎn)數(shù)是奇數(shù)即可振蕩。因此，在差動型中環(huán)形振蕩器的段數(shù)，可以是奇數(shù)也可以是偶數(shù)，其段數(shù)由速度和耗電等各種要求條件所決定，但是一般多使用三段～五段。
圖24(a)、(b)是表示現(xiàn)有的科耳皮茲振蕩器的電路結(jié)構(gòu)的電路圖，圖24(a)表示使用nMOSFET時的結(jié)構(gòu)，圖24(b)表示使用pMOSFET時的結(jié)構(gòu)，MN1是nMOSFET，MP1是pMOSFET，L1是感應器，C1、C2是電容，I1是電流源。此外，24(c)、(d)是表示現(xiàn)有的哈脫菜振蕩器的電路結(jié)構(gòu)的電路圖，圖24(c)表示使用nMOSFET時的結(jié)構(gòu)，圖24(d)表示使用pMOSFET時的結(jié)構(gòu)，MN1是nMOSFET，MP1是pMOSFET，L1、L2是感應器，C1是電容，I1是電流源。
在高頻模擬電路中，低頻噪聲(1/f噪聲)特性是重要的設計元素。圖25(a)表示雙極晶體管以及表面溝道型的nMOSFET、pMOSFET的低頻噪聲特性，圖25(b)表示振蕩器的噪聲特性(相位噪聲特性)。例如，當在振蕩器中使用圖25(a)所示的具有低頻噪聲特性的晶體管時，在振蕩器內(nèi)部低頻噪聲成分被上變頻(upconvert)，并在所需帶通的側(cè)帶部分表現(xiàn)為相位噪聲，因此，整個振蕩器的噪聲特性就變成如圖25(b)所示的那樣。如圖中所示，晶體管的低頻成分(1/f)被上變頻，并表現(xiàn)為1/f3特性(圖25(a)中的S1部分與圖25(b)中的S2部分對應)。這樣，因晶體管的低頻噪聲而產(chǎn)生的1f3相位噪聲，表現(xiàn)為接近所需波成分的非常大的相位噪聲，因此，在帶寬窄的通信方式中，由于對相鄰溝道產(chǎn)生干擾，因此，特別需要降低該噪聲。因此，要求振蕩器中所使用的晶體管有良好的低頻噪聲特性。但是，通常廣泛使用的表面溝道型的nMOSFET的低頻噪聲比雙極晶體管差100倍左右之多，即使是表面溝道型的pMOSFET也比雙極晶體管差10倍左右(參照圖25(a))。因此，已經(jīng)提出有一種使用低頻噪聲特性較好的埋溝型MOSFET的模擬集成電路(例如參照專利文獻1、專利文獻2)。
專利文獻1日本專利第3282375號公報專利文獻2日本特開2002-151599號公報非專利文獻1Jri Lee and Behzad Razavi，“A 40-GHz FrequencyDivider in 0.18-μm CMOS Technology”Symp.VLSI Circuits 2003，pp.259-262.
但是，即便使用埋溝型MOSFET，由于與表面溝道型MOSFET相比，低頻噪聲只能改善1/3～1/5左右，因此，使用它的振蕩器也存在不能獲得好的噪聲特性的問題。圖21～圖24所示的使用MOSFET的交叉耦合型差動振蕩器、環(huán)形振蕩器和科耳皮茲振蕩器以及哈脫菜振蕩器也同樣存在這樣的問題。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述現(xiàn)有的問題而提出的，其目的在于提供一種能夠在埋溝型場效應晶體管中實現(xiàn)與雙極晶體管的低頻噪聲特性相匹敵的低頻噪聲特性，適合半導體集成電路的價格便宜并且噪聲小的振蕩器。
為了實現(xiàn)上述目的，本發(fā)明所涉及的振蕩器包括第一電源配線和在與該第一電源配之間被施加電源電壓的第二電源配線、共振電路、各自的源極區(qū)域之間被電連接并且各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二場效應晶體管、和在所述第一以及第二場效應晶體管的各個源極區(qū)域被電連接的部分與所述第二電源配線之間而連接的電流源，所述第一以及第二場效應晶體管是分別具有在半導體基板上形成的第一導電型的基極區(qū)域(bodyregion)、在所述基極區(qū)域上形成的第二導電型的所述源極區(qū)域(sourceregion)以及漏極區(qū)域(drain region)、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層(embedded channel)、以及在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子，為了使所述第二電源配線的電位和被供給所述基極端子的基極電位之間的電壓和由所述電流源引起的電壓降之差的電壓正向施加在所述第一以及第二場效應晶體管各自的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且變成所述半導體結(jié)的擴散電位差以下，在所述基極端子上設置供給所述基極電位的基極電位供給電路。
如果采用這種結(jié)構(gòu)，作為第一以及第二場效應晶體管而使用埋溝型的場效應晶體管，為了向其源極區(qū)域和基極區(qū)域間的半導體結(jié)(pn結(jié))施加正向電壓，通過從基極電位供給電路經(jīng)由基極端子而向基極區(qū)域供給基極電位，這樣就使大量的作為電荷載體的載流子(例如nMOSFET的情況下是電子，pMOSFET的情況下是空穴)在埋溝層部分局域化，從而能夠減少作為低頻噪聲主要發(fā)生源的寄生溝道區(qū)域的載流子，因此，晶體管的低頻噪聲降低，從而能夠?qū)崿F(xiàn)噪聲特性得以改善的振蕩器。此外，通過使被施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓是擴散電位差以下的電壓，這樣，就可以防止電流流經(jīng)源極區(qū)域和基極區(qū)域間，確保晶體管操作的穩(wěn)定性，同時控制浪費電力。
在本發(fā)明中，第一導電型是n型，第二導電型是p型，所述第一以及第二場效應晶體管是p溝道型場效應晶體管，所述第一電源配線是低電位電源配線，所述第二電源配線是高電位電源配線，所述基極電位供給電路可以是將所述基極端子與所述低電位電源配線連接的配線。于是，通過將基極端子與已有的電源配線連接，而無需利用外部電源向基極端子供給電位，從而能夠縮小電路規(guī)模。
此外，第一導電型是p型，第二導電型是n型，所述第一以及第二場效應晶體管是n溝道型場效應晶體管，所述第一電源配線是高電位電源配線，所述第二電源配線是低電位電源配線，所述基極電位供給電路可以是將所述基極端子與所述高電位電源配線連接的配線。于是，通過將基極端子與已有的電源配線連接，而無需利用外部電源向基極端子供給電位，從而能夠縮小電路規(guī)模。
在這種情況下，還設置各自的源極區(qū)域與所述高電位電源配線電連接而各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二p溝道型場效應晶體管，所述第一以及第二p溝道型場效應晶體管是分別具有在所述半導體基板上形成的第n型的基極區(qū)域、在所述基極區(qū)域上形成的p型的所述源極區(qū)域及漏極區(qū)域、在所述源極區(qū)域及漏極區(qū)域之間形成的埋溝層、在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子，所述基極端子與所述低電位電源配線連接，所述電源電壓被正向施加在所述第一以及第二p溝道型場效應晶體管各自的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且是所述半導體結(jié)的擴散電位差以下的電壓。
如上所述，作為另設的第一以及第二p溝道型場效應晶體管也使用埋溝型的場效應晶體管，通過向其源極區(qū)域和基極區(qū)域的半導體結(jié)(pn結(jié))施加正向電壓，這樣就使大量的作為電荷載體的載流子(空穴)在埋溝層部分局域化，從而能夠減少作為低頻噪聲主要發(fā)生源的寄生溝道區(qū)域的載流子，因此，晶體管的低頻噪聲降低，從而能夠?qū)崿F(xiàn)噪聲特性得以改善的振蕩器。此外，通過使被施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓是擴散電位差以下的電壓，這樣，就可以防止電流在源極區(qū)域和基極區(qū)域間流動，確保晶體管操作的穩(wěn)定性，同時控制無用的電力消耗。此外，p溝道型場效應晶體管的基極端子也與已有的電源配線連接，這樣就無需利用外部電源向基極端子供給電位，從而能夠縮小電路規(guī)模。
此外，第一導電型是n型，第二導電型是p型，所述第一以及第二場效應晶體管是p溝道型場效應晶體管，所述第一電源配線是低電位電源配線，所述第二電源配線是高電位電源配線，所述基極電位供給電路可以是被連接在所述高電位電源配線和所述低電位配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位作為所述基極電位而供給各自的所述基極端子的電路。這樣，通過使用分配電源電壓的分壓電路來作為基極電位供給電路，使得不僅能夠任意設定供給基極端子的電位，而且，很容易將施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓設定為擴散電位差以下的電壓。
此外，第一導電型是p型，第二導電型是n型，所述第一以及第二場效應晶體管是n溝道型場效應晶體管，所述第一電源配線是高電位電源配線，所述第二電源配線是低電位電源配線，所述基極電位供給電路可以是被連接在所述高電位電源配線和所述低電位配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位作為所述基極電位而供給各自的所述基極端子的電路。這樣，通過使用分配電源電壓的分壓電路而作為基極電位供給電路，使得不僅能夠任意設定供給基極端子的電位，而且，很容易將施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓設定為擴散電位差以下的電壓。
在這種情況下，還設置各自的源極區(qū)域與所述高電位電源配線電連接而各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二p溝道型場效應晶體管，所述第一以及第二p溝道型場效應晶體管是分別具有在所述半導體基板上形成的第n型的基極區(qū)域、在所述基極區(qū)域上形成的p型的所述源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層、在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子，還設置被連接在所述高電位電源配線和所述低電位配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位供給至所述第一以及第二p溝道型場效應晶體管的各自的所述基極端子的分壓電路，所述高電位電源配線的電位和從所述分壓電路而被供給至所述第一以及第二p溝道型場效應晶體管的各自的所述基極端子的電位之差的電壓，被施加在所述第一以及第二p溝道型場效應晶體管的各自的所述所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且是所述半導體結(jié)的擴散電位差以下。
如上所述，作為另設的第一以及第二p溝道型場效應晶體管也使用埋溝型的場效應晶體管，通過向其源極區(qū)域和基極區(qū)域間的半導體結(jié)(pn結(jié))施加正向電壓，而能夠使大量的作為電荷載體的載流子(空穴)在埋溝道層部分局域化，從而能夠減少作為低頻噪聲主要發(fā)生源的寄生溝道區(qū)域的載流子，因此，晶體管的低頻噪聲降低，從而能夠?qū)崿F(xiàn)噪聲特性得以改善的振蕩器。此外，通過使被施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓是擴散電位差以下的電壓，這樣，可以防止電流在源極區(qū)域和基極區(qū)域間流動，確保晶體管操作的穩(wěn)定性，同時控制無用的電力消耗。此外，通過使用分配電源電壓的分壓電路，使得不僅能夠任意設定供給至p溝道型場效應晶體管的基極端子的電位，而且，很容易將施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓設定為擴散電位差以下的電壓。此外，在采用這種結(jié)構(gòu)的情況下，并不單獨構(gòu)成由向n溝道型場效應晶體管的基極端子供給電位的分壓電路所構(gòu)成的基極電位供給電路以及向p溝道型場效應晶體管的基極端子供給電位的分壓電路，而是構(gòu)成一個能夠同時供給向n溝道型場效應晶體管的基極端子所供給的電位和向p溝道型場效應晶體管的基極端子所供給的電位的同一分壓電路，這在縮小電路規(guī)模方面是優(yōu)選的。
此外，所述半導體基板是以硅為主的基板，所述p溝道型場效應晶體管可以采用通過SiGe層或者SiGeC層而形成所述埋溝層的結(jié)構(gòu)。
此外，所述半導體基板是以硅為主的基板，所述n溝道型場效應晶體管可以采用通過SiC層或者SiGeC層而形成所述埋溝層的結(jié)構(gòu)。
此外，所述半導體基板是以硅為主的基板，所述p溝道型場效應晶體管可以采用通過SiGe層或者SiGeC層而形成所述埋溝層的結(jié)構(gòu)，所述n溝道型場效應晶體管可以采用通過SiC層或者SiGeC層而形成所述埋溝層的結(jié)構(gòu)。
此外，使所述柵極絕緣膜至所述埋溝層的距離比0nm長且比5nm短，這有助于提高場效應晶體管的電氣特性。
此外，使所述柵極絕緣膜至所述埋溝層的距離比0.5nm長且比3nm短，這有助于提高場效應晶體管的電氣特性。
此外，本發(fā)明所涉及的其它的振蕩器是包括作為放大元件的場效應晶體管的振蕩器，所述場效應晶體管具有在半導體基板上形成的基極區(qū)域、在所述基極區(qū)域上形成的與所述基極區(qū)域不同的導電型的源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層、在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子。
如果采用這種結(jié)構(gòu)，使用埋溝型的場效應晶體管，為了向其源極區(qū)域和基極區(qū)域間的半導體結(jié)(pn結(jié))施加正向電壓，通過從基極端子向基極區(qū)域供給基極電位，這樣就使大量的作為電荷載體的載流子(例如nMOSFET的情況下是電子，pMOSFET的情況下是空穴)在埋溝道層部分局域化，從而能夠減少作為低頻噪聲主要發(fā)生源的寄生溝道區(qū)域的載流子，因此，晶體管的低頻噪聲降低，能夠?qū)崿F(xiàn)噪聲特性得以改善的振蕩器。
此外，在上述其它的振蕩器中，也可以通過從外部向所述場效應晶體管的所述基極端子供給規(guī)定的電位，并且向其源極區(qū)域和基極區(qū)域間的半導體結(jié)施加是半導體結(jié)的擴散電位以下的正向電壓。這樣，通過使被施加在源極區(qū)域和基極區(qū)域間的半導體結(jié)上的正向電壓是擴散電位差以下的電壓，這樣不僅可以防止電流在源極區(qū)域和基極區(qū)域間流動，確保晶體管操作的穩(wěn)定性，同時還可以控制費電。
此外，在上述其它的振蕩器中也可以這樣構(gòu)成，其包括高電位電源配線和在與該高電位電源配線之間施加電源電壓的低電位電源配線，所述場效應晶體管是n溝道型場效應晶體管，所述基極端子與所述高電位電源配線連接。如果采用這種結(jié)構(gòu)，則無需利用外部電源向基極端子供給電位，將其與已有的電源配線連接，這樣，就能夠縮小電路規(guī)模。
此外，在上述其它的振蕩器中也可以這樣構(gòu)成，其包括高電位電源配線和在與該高電位電源配線之間施加電源電壓的低電位電源配線，所述場效應晶體管是p溝道型場效應晶體管，所述基極端子與所述低電位電源配線連接。如果采用這種結(jié)構(gòu)，則無需利用外部電源向基極端子供給電位，將其與已有的電源配線連接，這樣，就能夠縮小電路規(guī)模。
此外，在上述其它的振蕩器中也可以這樣構(gòu)成，其包括高電位電源配線和在與該高電位電源配線之間施加電源電壓的低電位電源配線，所述場效應晶體管包括多個n溝道型場效應晶體管和p溝道型場效應晶體管，所述n溝道型場效應晶體管的所述基極端子與所述高電位電源配線連接，所述p溝道型場效應晶體管的所述基極端子與所述低電位電源配線連接。如果采用這種結(jié)構(gòu)，則無需利用外部電源向基極端子供給電位，將其與已有的電源配線連接，這樣，就能夠縮小電路規(guī)模。
此外，在上述的其它振蕩器中，當使基極端子與電源配線連接時，優(yōu)選向所述場效應晶體管的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)施加是所述半導體結(jié)的擴散電位以下的正向電壓。這樣，可以防止電流在源極區(qū)域和基極區(qū)域間流動，確保晶體管操作的穩(wěn)定性，同時控制無用的電力消耗。
此外，在上述其它的振蕩器中也可以采用以下這種結(jié)構(gòu)，其包括高電位電源配線和在與該高電位電源配線之間施加電源電壓的低電位電源配線，同時還設置一個被連接在所述高電位電源配線和低電位電源配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位供給所述基極端子的分壓電路。這樣，通過分壓電路就可以任意設定供給基極端子的電位。
在上述其它的振蕩器中也可以采用以下這種結(jié)構(gòu)，其包括高電位電源配線和在與該高電位電源配線之間施加電源電壓的低電位電源配線，所述場效應晶體管包括多個n溝道型場效應晶體管和p溝道型場效應晶體管，同時還設置一個被連接在所述高電位電源配線和低電位電源配線之間，并且將相當于對所述電源電壓進行分壓后的第一電壓的電位供給至所述p溝道型場效應晶體管的基極端子，同時將相當于對所述電源電壓進行分壓后的第二電壓的電位供給至所述n溝道型場效應晶體管的基極端子的分壓電路。這樣，通過分壓電路而可以任意設定供給基極端子的電位。
此外，在上述其它的振蕩器中，在設置分壓電路的情況下，所述場效應晶體管優(yōu)選通過從所述分壓電路向所述基極端子供給所述電位，從而向所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)施加是所述半導體結(jié)的擴散電位以下的正向電壓。這樣，可以防止電流在源極區(qū)域和基極區(qū)域間流動，確保晶體管操作的穩(wěn)定性，同時控制無用的電力消耗。
此外，在上述的其它振蕩器中，所述半導體基板是以硅為主的基板，所述場效應晶體管可以是通過SiC層或者SiGeC層而形成所述埋溝層的n溝道型場效應晶體管。或者，所述半導體基板是以硅為主的基板，所述場效應晶體管可以是通過SiGe層或者SiGeC層而形成所述埋溝層的p溝道型場效應晶體管?；蛘撸斒褂胮溝道型場效應晶體管以及n溝道型場效應晶體管時，所述半導體基板是以硅為主的基板，所述p溝道型場效應晶體管可以采用通過SiGe層或者SiGeC層而形成所述埋溝道層的結(jié)構(gòu)，所述n溝道型場效應晶體管可以采用通過SiC層或者SiGeC層而形成所述埋溝層的結(jié)構(gòu)。
本發(fā)明的上述目的、特征以及優(yōu)點，參照附圖，并通過最佳實施方式的詳細說明即可明白。
本發(fā)明具有以上所說明的結(jié)構(gòu)，其效果在于能夠提供一種在埋溝型場效應晶體管中實現(xiàn)與雙極晶體管的低頻噪聲特性相匹敵的低頻噪聲特性，適合半導體集成電路的價格便宜并且噪聲小的振蕩器。


圖1(a)、(b)是用于說明本發(fā)明實施方式中使用的晶體管而在實驗中所使用的晶體管(表面溝道型Si-pMOSFET以及SiGe-pMOSFET)的截面結(jié)構(gòu)圖，圖1(c)、(d)是這些晶體管的能帶示意圖。
圖2是圖1所示的表面溝道型Si-pMOSFET以及SiGe-pMOSFET的低頻噪聲特性圖。
圖3(a)是使表面溝道型Si-pMOSFET的基極-源極間電壓各異而進行測定的低頻噪聲特性圖，圖3(b)是使SiGe-pMOSFET的基極-源極間電壓各異而進行測定的低頻噪聲特性圖。
圖4(a)是SiGe-pMOSFET的基極-源極間電壓和漏極電流噪聲的關系圖，圖4(b)是SiGe-pMOSFET的基極-源極間電壓和輸入換算噪聲的關系圖。
圖5(a)是表面溝道型Si-pMOSFET的漏極電流噪聲(測定值)以及載流子密度(模擬值)和基極-源極間電壓的關系圖，圖5(b)是SiGe-pMOSFET的漏極電流噪聲(測定值)以及載流子密度(模擬值)和基極-源極間電壓的關系圖。
圖6(a)～(c)是本發(fā)明的實施方式中所使用的埋溝型晶體管的其它例子的截面結(jié)構(gòu)圖，圖6(d)～(f)是這些晶體管的能帶示意圖。
圖7(a)、(b)是本發(fā)明的實施方式中所使用的埋溝型晶體管的其它例子的截面結(jié)構(gòu)圖，圖7(c)、(d)是這些晶體管的能帶示意圖。
圖8(a)～(c)是本發(fā)明的實施方式1中一例振蕩器的電路圖，圖8(d)～(f)是這些電路的一般電路圖。
圖9(a)是本發(fā)明的實施方式1中一例振蕩器在模擬中所使用的LC振蕩器的電路圖，圖9(b)是表示模擬結(jié)果的振蕩頻率和基極-源極間的正向電壓的關系圖，圖9(c)是表示模擬結(jié)果的CN(信號與噪聲比)和基極-源極間的正向電壓的關系圖。
圖10(a)～(c)是本發(fā)明的實施方式2中一例振蕩器的電路圖，圖10(d)～(f)是這些電路的一般電路圖。
圖11(a)～(c)是本發(fā)明的實施方式3中一例振蕩器的電路圖，圖11(d)～(f)是這些電路的一般電路圖。
圖12(a)～(c)是本發(fā)明的實施方式1中振蕩器的其它例子的電路圖。
圖13(a)～(c)是本發(fā)明的實施方式2中振蕩器的其它例子的電路圖。
圖14(a)～(c)是本發(fā)明的實施方式3中振蕩器的其它例子的電路圖。
圖15(a)～(c)是本發(fā)明的實施方式1中振蕩器的其它例子的電路圖。
圖16(a)～(c)是本發(fā)明的實施方式2中振蕩器的其它例子的電路圖。
圖17(a)～(c)是本發(fā)明的實施方式3中振蕩器的其它例子的電路圖。
圖18(a)～(d)是本發(fā)明的實施方式1中振蕩器的其它例子的電路圖。
圖19(a)～(d)是本發(fā)明的實施方式2中振蕩器的其它例子的電路圖。
圖20(a)～(d)是本發(fā)明的實施方式3中振蕩器的其它例子的電路圖。
圖21(a)～(c)是現(xiàn)有的一例振蕩器的電路圖，圖21(d)～(f)是這些電路的一般電路圖。
圖22(a)～(c)是現(xiàn)有的振蕩器的其它例子的電路圖。
圖23(a)～(c)是現(xiàn)有的振蕩器的其它例子的電路圖。
圖24(a)～(d)是現(xiàn)有的振蕩器的其它例子的電路圖。
圖25(a)是晶體管的低頻噪聲特性圖，圖25(b)是振蕩器的噪聲特性圖。
圖26(a)是表示SiGe-pMOSFET的硅蓋層的膜厚為1nm時互導的測定結(jié)果的示意圖，圖26(b)是表示SiGe-pMOSFET的硅蓋層的膜厚為6nm時互導的測定結(jié)果示意圖。
圖27(a)是表示SiGe-pMOSFET的硅蓋層的膜厚為1nm時柵極絕緣膜的正下方載流子密度的模擬結(jié)果的示意圖，圖27(b)是表示SiGe-pMOSFET的硅蓋層的膜厚為6nm時柵極絕緣膜的正下方載流子密度的模擬結(jié)果的示意圖。
圖28(a)是對于不同的SiGe-pMOSFET的柵極-源極間電壓，漏極電流的模擬結(jié)果的示意圖，圖28(b)是對于不同的SiGe-pMOSFET的柵極-源極間電壓，互導的模擬結(jié)果的示意圖。
圖29(a)是在振蕩器的電流源中使用理想電流源，并進行關于相位噪聲的模擬中所使用的LC振蕩器的電路圖，圖29(b)是表示模擬結(jié)果的相位噪聲的特性圖。
圖30(a)是振蕩器的電流源中使用各種晶體管，并進行關于相位噪聲的模擬中所使用的LC振蕩器的電路圖，圖30(b)是表示模擬結(jié)果的相位噪聲的特性圖。
圖31是在振蕩器的電流源中使用各種晶體管，并進行關于相位噪聲的模擬結(jié)果的總結(jié)表。
符號說明10、11 表面溝道型nMOSFET12、13 埋溝型nMOSFET20、21 表面溝道型pMOSFET22、23 埋溝型pMOSFET30、31、32 感應器33、34、35 電容36 電流源37 LC共振電路38、39、40、41、42、43 電阻51 硅基板52 n型阱53 p型阱54 源極55 漏極56 元件分離絕緣體區(qū)57 柵極絕緣膜58 柵極電極59 傳導帶60 價電子帶61 空穴62 電子63 寄生溝道65 SiGe溝道層
66 硅蓋層67 SiC溝道層68 SiGeC溝道層69 n型反向摻雜層70 p型反向摻雜層具體實施方式
下面，參照

本發(fā)明的優(yōu)選實施方式。
(發(fā)明的概念)在本發(fā)明的實施方式的振蕩器中，在放大電路中使用埋溝型MOSFET，為了向其基極-源極間(基極區(qū)域和源極區(qū)域間)的半導體結(jié)施加正向偏壓而向基極區(qū)域供給電位。通過向基極-源極間施加正向電壓，而能夠大幅改善埋溝型MOSFET的低頻噪聲特性。本發(fā)明就是根據(jù)這一理論而發(fā)明出來的，其作用已經(jīng)通過下述的實驗及模擬得到確認。
圖1(a)是實驗以及模擬中所使用的現(xiàn)有的表面溝道型pMOSFET(以下記作表面溝道型Si-pMOSFET)的截面結(jié)構(gòu)圖，圖1(c)是表面溝道型Si-pMOSFET的能帶示意圖。該表面溝道型Si-pMOSFET包括在硅基板51所形成的n型阱52、在n型阱52上所形成的p型源極54以及漏極55、和在源極54以及漏極55間的上方通過柵極絕緣膜57而形成的柵極電極58，其具有空穴61在絕緣膜57和硅層的界面移動的表面溝道結(jié)構(gòu)。56是器件分離絕緣體區(qū)。
圖1(b)是以實驗以及模擬中所使用的SiGe層作為溝道層的埋溝型pMOSFET(以下記作SiGe-pMOSFET)的截面結(jié)構(gòu)圖，圖1(d)是SiGe-pMOSFET的能帶示意圖。該SiGe-pMOSFET包括在硅基板51所形成的n型阱52、在n型阱52上所形成的p型源極54以及漏極55、在源極54以及漏極55間所形成的SiGe(Si1-xGex)溝道層65、在SiGe溝道層65上所形成的硅蓋層66、和在硅蓋層66的上方通過柵極絕緣膜57而形成的柵極電極58。此外，在此處的實驗以及模擬中，使用Si0.7Ge0.3層來作為SiGe溝道層65。
如果是1(b)的SiGe-pMOSFET，由于在Si層和SiGe層的半導體結(jié)中，在價電子帶60中發(fā)生帶偏(band offset)，因此，這樣就可以實現(xiàn)空穴61在硅蓋層66和SiGe溝道層65的界面移動的埋溝結(jié)構(gòu)。關于各層的厚度，SiGe溝道層65是15nm，硅蓋層66是5nm。
如果簡要地說明該SiGe-pMOSFET的制造方法，在硅基板51上離子注入砷(As)，形成雜質(zhì)濃度為2×1018厘米-3左右的n型阱52。然后，利用UHV-CVD裝置進行SiGe溝道層65及硅蓋層66的結(jié)晶生長。生長溫度為530℃，原料氣體使用乙硅烷和鍺烷。也可以在SiGe溝道層65的結(jié)晶生長之前，結(jié)晶生長厚度為5nm左右的硅緩沖層。結(jié)晶生長之后，通過熱氧化硅蓋層66從而形成厚度為6nm的二氧化硅柵極絕緣膜57。接著，堆積厚度約為200nm的多晶硅，通過使用微影的抗蝕圖和干蝕而形成柵極電極58。然后，離子注入硼(B)而形成源極54以及漏極55。最后形成AL配線(圖中未示)，從而完成器件。
圖2是表示表面溝道型Si-pMOSFET和SiGe-pMOSFET的漏極電流噪聲(SId)的特性的示意圖。關于元件尺寸，柵極長為1μm，柵極寬為10μm，關于測定時的電壓條件，如果假設柵極-源極間電壓為Vg，閾值為Vt，漏極-源極間電壓為Vd，那么，Vg-Vt為-0.3V，Vd為-0.5V。由圖2可知，SiGe-pMOSFET的漏極電流噪聲可以降低到表面溝道型Si-pMOSFET的1/4左右。這種現(xiàn)象與載流子移動的界面狀態(tài)有關。因柵極氧化膜的形成工藝不同，二氧化硅柵極氧化膜和硅層的界面狀態(tài)的值也各異，但在很多報告中，表示1012cm-2左右的較大數(shù)值，其是比異質(zhì)界面的界面狀態(tài)高的值。因此，在SiGe-pMOSFET這樣的埋溝型晶體管中，由于不易受到柵極氧化膜和硅層界面的影響，因此，低頻噪聲特性得以改善。但是，該低頻噪聲特性不是與雙極晶體管匹配的值。因此，通過進行以下詳細的測定及評估后我們發(fā)現(xiàn)，在圖1(d)的能帶示意圖中所示的柵極氧化膜/硅界面寄生產(chǎn)生的電荷層(寄生溝道63)對噪聲特性有影響。
在圖3(a)中表示使表面溝道型Si-pMOSFET的基極區(qū)域(n型阱52)和源極區(qū)域間的施加電壓(基極-源極間電壓)Vb各異而進行測定的漏極電流噪聲(SId)的頻率特性，在圖3(b)中表示使SiGe-pMOSFET的基極區(qū)域(n型阱52)和源極區(qū)域間的施加電壓(基極-源極間電壓)Vb各異而進行測定漏極電流噪聲(SId)的頻率特性。圖3(a)、圖3(b)中的元件尺寸也都和圖2中的相同，Vg-Vt為-0.3V，Vd為-0.5V。此外，圖3(a)以及圖3(b)都表示通過改變向基極區(qū)域所提供的電位，使基極-源極間電壓Vb在+0.2V至-0.4V之間按照0.1V的刻度逐級變化，施加各個電壓Vb(+0.2V、+0.1V、+0.0V、-0.1V、-0.2V、-0.3V、-0.4V)時的測定結(jié)果。一般情況下，如果漏極電流值增加，那么，漏極電流噪聲的值也增大，因此，通過控制柵極電壓，即便使基極-源極間電壓Vb發(fā)生變化，漏極電流值也大體一定。由圖3(a)可知，在表面溝道型Si-pMOSFET中，其低頻噪聲特性幾乎不受基極-源極間電壓Vb的影響而大體一定。另一方面，在圖3(b)的埋溝型SiGe-pMOSFET中，隨著施加在基極-源極間的正向電壓增大，低頻噪聲變小，噪聲特性將得到改善。
圖4是針對基極-源極間電壓Vb所繪制的SiGe-pMOSFET的50赫茲中噪聲特性值的圖表，圖4(a)表示漏極電流噪聲(SId)，圖4(b)表示輸入換算噪聲(SVg)。輸入換算噪聲是將漏極電流噪聲值換算成柵極輸入，漏極電流噪聲的值除以互導(gm)的平方所得到的值。由圖4(a)以及圖4(b)可知，隨著施加在基極-源極間的正向電壓增大，SiGe-pMOSFET的噪聲特性將得到改善。當基極-源極間電壓Vb是-0.4V的正向電壓的情況下，與未施加電壓的情況相比，低頻噪聲特性被改善1位之多。因此，在埋溝型SiGe-pMOSFET中，除了具有埋溝的效果之外，通過在基極-源極間施加正向電壓，與表面溝道型Si-pMOSFET相比，低頻噪聲特性能降至1/40以下。
為了使向基極-源極間施加正向電壓的效果更加明確，使用Medici器件模擬器進行器件模擬。圖5(a)是對于不同的基極-源極間電壓Vb所繪制的表面溝道型Si-pMOSFET的50赫茲中漏極電流噪聲SId的測定值(A1)和從模擬中所得的二氧化硅柵極絕緣膜/硅界面的載流子密度(A2)的示意圖。圖5(b)是關于基極-源極間電壓Vb，繪制SiGe-pMOSFET的50赫茲中漏極電流噪聲SId的測定值(B1)、從模擬中所得的二氧化硅柵極絕緣膜/硅(硅蓋層)界面的載流子密度(B2)以及與硅蓋層的界面附近的SiGe溝道層的載流子密度(B3)的示意圖。由圖5可知，漏極電流噪聲的值與在二氧化硅柵極絕緣膜/硅界面(寄生溝道)產(chǎn)生的載流子數(shù)之間存在很大的相關性。在SiGe-pMOSFET中，被施加在基極-源極間的正向電壓越大，寄生溝道中產(chǎn)生的載流子數(shù)越少，SiGe溝道層的載流子數(shù)增加。結(jié)果是不會降低漏極電流值，而僅能大幅地改善低頻噪聲特性。
根據(jù)以上的實驗以及模擬可知在埋溝型場效應晶體管中(1)柵極絕緣膜界面是低頻噪聲的主要原因，柵極絕緣膜/硅界面中所產(chǎn)生的寄生溝道主要產(chǎn)生低頻噪聲。
(2)通過向基極-源極間施加電壓，而能夠控制在寄生溝道和埋溝中所產(chǎn)生的載流子的比例。
(3)通過向基極-源極間施加正向電壓，不僅能減少在寄生溝道中產(chǎn)生的載流子數(shù)，增加在埋溝中產(chǎn)生的載流子數(shù)，而且還能改善低頻噪聲的特性。
此處，雖然表示出以SiGe層作為溝道層的埋溝型晶體管的實驗結(jié)果，但在具有類似的溝道結(jié)構(gòu)的埋溝型場效應晶體管中，通過在基極-源極間施加正向電壓也能夠獲得同樣的效果。圖6以及圖7表示能夠獲得同樣效果的埋溝型場效應晶體管的例子。
圖6(a)是以SiC層作為溝道層的埋溝型nMOSFET的截面結(jié)構(gòu)圖，圖6(d)是它的能帶示意圖。該埋溝型nMOSFET取代圖1(b)中的SiGe-pMOSFET的n型阱52而形成p型阱53，不在p型區(qū)而在n型區(qū)形成源極54以及漏極55，取代SiGe溝道層65而形成SiC(Si1-xCx)溝道層67。眾所周知，在立方晶的SiC和Si的半導體結(jié)中，在傳導帶59中會發(fā)生能帶偏離，如圖中所示，在硅蓋層66和SiC溝道層67的界面能夠?qū)崿F(xiàn)電子62的埋溝。這種制造方法與SiGe-pMOSFET的制造方法類似，兩者較大的區(qū)別在于，通過離子注入來形成p型阱53和SiC溝道層67的結(jié)晶生長氣體使用乙硅烷以及甲基硅烷這兩點。
圖6(b)是以SiGeC層作為溝道層的埋溝型nMOSFET的截面結(jié)構(gòu)圖，圖6(e)是其能帶示意圖。該埋溝型nMOSFET取代圖6(a)中的nMOSFET的SiC溝道層67而形成SiGeC(Si1-x-yGexCy)溝道層68。圖6(c)是以SiGeC(Si1-x-yGexCy)作為溝道層的埋溝型pMOSFET的截面結(jié)構(gòu)圖，圖6(f)是它的能帶示意圖。在該埋溝型pMOSFET中，取代圖6(b)中的nMOSFET的p型阱53而形成n型阱52，不在n型區(qū)而在p型區(qū)形成源極54及漏極55。眾所周知，在SiGeC和Si的半導體結(jié)中，在傳導帶和價電子帶中會發(fā)生帶偏，在電子、空穴中都能實現(xiàn)埋溝。這些制造方法與SiGe-pMOSFET的制造方法類似，兩者較大的區(qū)別在于，在SiGeC溝道層68的結(jié)晶生長氣體中使用乙硅烷、鍺烷、甲基硅烷這一點，而且，在圖6(b)的情況下，通過離子注入而形成p型阱53這一點也不同。
此外，在圖6(a)以及圖6(b)的情況下，由于它是nMOSFET，因此，通過離子注入而形成n型區(qū)的源極54及漏極55。
圖7(a)是使用n型反向摻雜層(n型硅層)69的埋溝型nMOSFET的截面結(jié)構(gòu)圖，圖7(c)是其能帶示意圖。該埋溝型nMOSFET取代圖1(b)中的SiGe-pMOSFET的n型阱52而形成p型阱53，取代p型區(qū)而在n型區(qū)形成源極54以及漏極55，取代SiGe溝道層65而形成n型反向摻雜層69，而且，沒有硅蓋層66，n型反向摻雜層69與柵極絕緣膜57的下面接觸而形成。因n型反向摻雜層69能帶發(fā)生彎曲，從而形成電子的埋溝。圖7(b)是使用p型反向摻雜層(p型硅層)70的埋溝型pMOSFET的截面結(jié)構(gòu)圖，圖7(d)是其能帶示意圖。該埋溝型pMOSFET取代圖1(b)中的SiGe-pMOSFET的SiGe溝道層65而形成p型反向摻雜層70，此外，沒有硅蓋層66，p型反向摻雜層70與柵極絕緣膜57的下面接觸而形成。因p型反向摻雜層70能帶發(fā)生彎曲，從而形成空穴的埋溝。使用離子注入法來形成反向摻雜層69、70即可。
在這些埋溝型場效應晶體管中，由于在柵極絕緣膜/硅界面中產(chǎn)生寄生溝道，因此，與SiGe-pMOSFET相同，主要是寄生溝道對噪聲特性產(chǎn)生影響。因此，為了向基極-源極間的半導體結(jié)施加正向偏壓，通過向基極區(qū)域(n型阱52或p型阱53)供給電位，這樣不僅能夠抑制在寄生溝道所產(chǎn)生的載流子數(shù)，而且還能夠改善低頻噪聲特性。
下面，比較圖1(b)的SiGe-pMOSFET和圖7(b)的使用p型反向摻雜層(p型硅層)70的埋溝型pMOSFET(以下記作埋溝型Si-pMOSFET)。在埋溝型Si-pMOSFET的情況下，如果p型反向摻雜層70的層厚較薄，那么，從柵極絕緣膜57至溝道的距離變短，閾值電壓變大，短溝道效應變小。而且，如果p型反向摻雜層70的層厚較厚，那么，從柵極絕緣膜57至溝道的距離變長，閾值電壓變小，短溝道效應變大。因此，難以同時降低閾值電壓和控制短溝道效應。此外，由于p型反向摻雜層70是通過離子注入法而形成的，因此，10nm以下的極淺的注入在技術上是很困難的，而且，還存在因熱處理而使雜質(zhì)擴散的問題。另一方面，在SiGe-pMOSFET的情況下，可以通過改變SiGe溝道層65的Ge組成比來控制閾值電壓，通過使硅蓋層66的膜厚變薄，從而能夠控制短溝道效應。由于硅蓋層66是通過使其在SiGe溝道層65中結(jié)晶生長而形成的，因此，通過控制結(jié)晶生長的膜厚，而能夠控制硅蓋層66的膜厚并使其變薄。如果采用本實施例中利用UHV-CVD裝置所進行的結(jié)晶生長法，則能夠使硅蓋層變薄到0.5nm的程度。而且，如果使用原子層生長法，那么，也能夠控制原子層級中的膜厚。因此，與埋溝型Si-pMOSFET相比，在SiGe-pMOSFET中，具有很容易同時降低閾值電壓和控制短溝道效應的優(yōu)點。
對于圖1(b)的SiGe-pMOSFET的特性進行實驗以及模擬。在以下的實驗以及模擬中，作為SiGe溝道層65而使用Si0.75Ge0.25層。
圖26(a)是SiGe-pMOSFET的硅蓋層66的膜厚為1nm時互導(gm)的測定結(jié)果的示意圖，圖26(b)是SiGe-pMOSFET的硅蓋層66的膜厚為6nm時互導(gm)的測定結(jié)果的示意圖。在圖26(a)、圖26(b)中的任一圖中，作為元件尺寸，柵極長為50μm，柵極寬為50μm，作為測定時的電壓條件，漏極-源極間電壓Vd為-300mV，柵極-源極間電壓為Vg，閾值電壓為Vt，橫坐標為Vg-Vt。此外，兩個圖中也都表示使基極-源極間電壓Vb按照1.0V、0.5V、0.3V、0V、-0.3V、-0.5V逐級變化并施加電壓時的測定結(jié)果。比較硅蓋層66的膜厚為1nm時的圖26(a)、硅蓋層66的膜厚為6nm時的圖26(b)可知，如果硅蓋層66的膜厚較厚，那么互導(gm)就會下降。比較圖26(a)的S3部分和圖26(b)的S4部分可知，如果硅蓋層66的膜厚較厚，那么就會出現(xiàn)因基極-源極間電壓Vb的變動，互導(gm)的偏差就會增大，元件特性不穩(wěn)定這樣的問題。
圖27(a)是表示SiGe-pMOSFET的硅蓋層66的膜厚為1nm時柵極絕緣膜57的正下方的載流子密度的模擬結(jié)果的示意圖，圖27(b)是表示SiGe-pMOSFET的硅蓋層66的膜厚為6nm時柵極絕緣膜57的正下方的載流子密度的模擬結(jié)果的示意圖。圖27(a)、圖27(b)都表示使基極-源極間電壓Vb按照0.5V、0V、-0.5V這樣逐級而變化時的模擬結(jié)果。此外，兩者中的橫坐標都表示距離柵極絕緣膜57的下面的深度。比較圖27(a)和圖27(b)可知，硅蓋層66的膜厚薄到1nm的情況下，硅蓋層66中所發(fā)生的載流子變少，在與硅蓋層66的界面附近的SiGe溝道層65中會誘發(fā)很多載流子。
圖28(a)表示在不同的SiGe-pMOSFET的柵極-源極間電壓Vg下漏極電流Id的模擬結(jié)果，圖28(b)表示在不同的SiGe-pMOSFET的柵極-源極間電壓Vg下互導gm的模擬結(jié)果。圖28(a)、圖28(b)都表示，作為元件尺寸，柵極長為50μm，漏極-源極間電壓Vd為-300mV。此外，兩者也都表示硅蓋層66的膜厚(t)為1nm、2nm、3nm、5nm、7nm時的模擬結(jié)果，同時，為了便于參考，還同時表示在同一條件下的表面溝道型Si-pMOSFET的模擬結(jié)果(Si-pMOS)。
從圖28(a)、圖28(b)可知，硅蓋層66的膜厚越薄，漏極電流Id以及互導gm的值越大，電的特性將會提高。此外，當硅蓋層66的膜厚為7nm時，對于表面溝道型Si-pMOSFET的模擬結(jié)果(Si-pMOS)，電的特性幾乎沒有提高。此外，如圖26(b)所示，當硅蓋層66的膜厚為6nm時，對于基極-源極間電壓Vb的變動，互導gm的偏差增大。此外，如圖28(a)、圖28(b)所示，當硅蓋層66的膜厚為5nm時，對于表面溝道型Si-pMOSFET的模擬結(jié)果(Si-pMOS)，電的特性所提高的程度低。因此，硅蓋層66的膜厚優(yōu)選是不足5nm。此外，為了實現(xiàn)埋溝型結(jié)構(gòu)，硅蓋層66是必需的。此外，如果硅蓋層66的膜厚太薄，那么，在形成柵極絕緣膜57時，就會存在形成鍺氧化物的危險。如果出現(xiàn)鍺氧化物，那么就會引起諸如界面狀態(tài)明顯增加，低頻噪聲特性劣化，閾值電壓漂移等問題。而且，還會發(fā)生Ge的偏析等，柵漏電流增加。從以上可知，硅蓋層66的膜厚t優(yōu)選是0nm＜t＜5nm。此外，由圖28(a)以及圖28(b)可知，如果硅蓋層66的膜厚為3nm以下，那么，漏極電流以及互導會顯著增大，因此，為了進一步提高電的特性，硅蓋層66的膜厚優(yōu)選是不足3nm。當硅暴露在空氣中時，就會形成1nm左右的自然氧化膜。此時，因形成自然氧化膜，硅層被消耗0.5nm左右。因此，預先設定硅蓋層66的膜厚比0.5nm厚，這樣，即使對于在工藝上形成難以控制的自然氧化膜這樣的問題，仍可以確保避免形成鍺氧化物。由以上可知，硅蓋層66的膜厚t為0.5nm＜t＜3nm則更佳。
在上述說明中，表示對于圖1(b)的SiGe-pMOSFET的特性所進行的實驗以及模擬的結(jié)果，也可推測對于具備硅蓋層66的圖6(a)、圖6(b)、圖6(c)所示的埋溝型場效應晶體管也具有同樣的傾向。
下面，對使用上述所說明的埋溝型MOSFET的振蕩器進行說明。
(實施方式1)圖8是表示本發(fā)明的實施方式1中振蕩器的電路結(jié)構(gòu)的電路圖，圖8(a)是使用埋溝型nMOSFET的交叉耦合型差動振蕩器的例子，在圖8(d)中表示其一般電路結(jié)構(gòu)的例子。該振蕩器包括含有感應器以及電容的LC共振電路37、漏極與LC共振電路37連接同時相互以差動對連接的nMOSFET所構(gòu)成的晶體管12、13、在晶體管12、13的源極被通用連接的部分與接地部分(具體地講就是接地配線，即、施加接地電位GND的低電位一側(cè)的電源配線)之間所連接的電流源36、以及與一個晶體管13的漏極連接的輸出端子(Vout是振蕩輸出信號)。
該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。其第二特征在于晶體管12以及13分別具備用來向基極區(qū)域供給電位的基極端子b12以及b13。通過以差動對連接的晶體管12以及13信號被放大，振蕩頻率由通過感應器30以及31、電容33以及34所構(gòu)成的LC共振電路37所決定。向基極端子b12以及b13供給電位從而使正向電壓施加在基極-源極間。如果假設由電流源36導致的電壓降為Voff，那么，這樣來設定供給至基極端子b12的電位Vb12以及供給至基極端子b13的電位Vb13，以滿足Vb12、Vb13＞Voff。優(yōu)選這樣設定Vb12、Vb13的值，以滿足0.7伏特≥Vb12-Voff，Vb13-Voff＞0。
這樣設定是為了避免比相當于硅的擴散電位(擴散電位差)的0.7伏特大的正向電壓被施加在埋溝型nMOSFET的基極-源極間的半導體結(jié)上，從而導致電流從基極區(qū)域涌向源極區(qū)域。Vb12及Vb13可以使用外部電源來設定它的值(電位)。也可以將Vb12和Vb13設定為相同的值(電位)。如果設定為相同的值(電位)，那么，就可以減少外部電源的個數(shù)。
圖8(b)是使用埋溝型pMOSFET的交叉耦合型差動振蕩器的例子，在圖8(e)中表示其一般電路結(jié)構(gòu)的例子。該振蕩器包括含有感應器以及電容的LC共振電路37、漏極與LC共振電路37連接同時相互以差動對連接的pMOSFET所構(gòu)成的晶體管22、23、在晶體管22、23的源極被通用連接的部分與供給電源電位Vdd的高電位一側(cè)的電源配線之間所連接的電流源36、以及與一個晶體管23的漏極連接的輸出端子(Vout是振蕩輸出信號)。
該電路的第一特征在于晶體管22以及23是埋溝型pMOSFET，使用圖1(a)、圖6(c)、圖7(b)中所示的埋溝型pMOSFET即可。其第二特征在于晶體管22以及23分別具備用來向基極區(qū)域供給電位的基極端子b22以及b23。通過以差動對方式連接的晶體管22以及23信號被放大，振蕩頻率由通過感應器30以及31、電容33以及34所構(gòu)成的LC共振電路37所決定。向基極端子b22以及b23供給電位從而使正向電壓施加在基極-源極間。如果假設電源電壓為Vdd，電流源36引起的電壓降為Voff，那么，這樣來設定供給至基極端子b22的電位Vb22以及供給基極端子b23的電位Vb23，使它們滿足Vb22、Vb23＜Vdd-Voff。優(yōu)選這樣設定Vb22以及Vb23的值，以使它們滿足0.7伏特≥Vdd-Voff-Vb22，Vdd-Voff-Vb23＞0。
這樣設定是為了避免比相當于硅的擴散電位的0.7伏特大的正向電壓被施加在埋溝型pMOSFET的基極-源極間的半導體結(jié)上，從而導致電流從源極區(qū)域涌向基極區(qū)域。Vb22及Vb23可以使用外部電源來設定它的值(電位)。也可以將Vb22和Vb23設定為相同的值(電位)。如果設定為相同的值(電位)，那么，就可以減少外部電源的個數(shù)。
圖8(c)是使用埋溝型nMOSFET和埋溝型pMOSFET的交叉耦合型差動振蕩器的例子，在圖8(f)中表示其一般電路結(jié)構(gòu)的例子。該振蕩器包括含有感應器以及電容的LC共振電路37、源極與供給電源電位Vdd的高電位一側(cè)的電源配線連接，漏極與LC共振電路37連接同時相互以差動對連接的pMOSFET所構(gòu)成的晶體管22、23、漏極與LC共振電路37連接同時相互以差動對連接的nMOSFET所構(gòu)成的晶體管12、13、在晶體管12、13的源極被通用連接的部分與供給接地電位GND的低電位一側(cè)的電源配線之間而連接的電流源36、以及與一個晶體管23的漏極連接的輸出端子(Vout是振蕩輸出信號)。
該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。其第二特征在于晶體管22以及23是埋溝型pMOSFET，使用圖1(b)、圖6(c)、圖7(b)中所示的埋溝型pMOSFET即可。其第三特征在于晶體管12、13、22以及23分別具備用來向基極區(qū)域供給電位的基極端子b12、b13、b22以及b23。通過以差動對連接的晶體管12以及13和同樣以差動對連接的晶體管22以及23信號被放大，振蕩頻率由通過配置在兩組差動電路對之間的感應器32以及電容35構(gòu)成的LC共振電路37所決定。向基極端子b12、b13、b22以及b23供給電位從而使正向電壓施加在基極-源極間。如果假設電源電壓為Vdd，由電流源36引起的電壓降為Voff，那么，這樣來設定供給基極端子b12、b13、b22以及b23的電位Vb12、Vb13、Vb22以及Vb23，以使它們滿足Vb22、Vb23＜VddVb12、Vb13＞Voff。優(yōu)選這樣設定電位Vb12、Vb13、Vb22及Vb23的值，以使它們滿足0.7伏特≥Vb12-Voff，Vb13-Voff＞00.7伏特≥Vdd-Vb22，Vdd-Vb23＞0。這樣設定是為了避免比相當于硅的擴散電位的0.7伏特大的正向電壓被施加在埋溝型MOSFET的基極-源極間的半導體結(jié)上，從而導致電流在基極區(qū)域和源極區(qū)域涌動。Vb12、Vb13、Vb22以及Vb23可以使用外部電源來設定它的值(電位)。也可以將Vb12、Vb13、Vb22以及Vb23分別設定為相同的值(電位)。如果設定為相同的值(電位)，那么，就可以減少外部電源的個數(shù)。
下面，對使用電路模擬器所進行的模擬結(jié)果進行說明。該模擬是有關埋溝型SiGe-pMOSFET的晶體管而進行的，該晶體管的設計參數(shù)中使用了從實際制造的SiGe-pMOSFET的單體晶體管中挑選出的值。圖9(a)是模擬中所使用的LC振蕩器的電路圖。晶體管22以及23的柵極長均為0.18μm，柵極寬均為500μm。向晶體管的基極端子b22以及b23供給相同的電位Vbb。將電源電壓Vdd設定為1.2V，電流源36的電流值設定為16mA。在共振電路所使用的線圈30、31的電感為2nH，電容33、34的電容值為5.6pF，振蕩頻率設定為1.27GHz。共振電路的Q值為5。圖9(b)表示在橫坐標上取不同的基極-源極間的正向電壓(Vdd-Vbb)，振蕩頻率與基極-源極間的正向電壓的依存性。隨著基極-源極間的正向電壓值的增加，振蕩頻率有所下降，但是作為振蕩器，其操作沒有出現(xiàn)特別的問題。圖9(c)表示在橫坐標上測量基極-源極間的正向電壓(Vdd-Vbb)，CN(信號與噪聲比)與基極-源極間的正向電壓的依存性。通過在基極-源極間施加正向電壓可知，電路的CN被改善如上所述，根據(jù)本實施方式1，構(gòu)成振蕩器的放大電路的各個埋溝道型場效應晶體管具備用來向其基極區(qū)域供給電位的端子，根據(jù)外部電源來設定供給該端子的電位，這樣就可以任意設定基極-源極間的電壓值。而且，通過向基極區(qū)域供給電位，從而使正向電壓施加在基極-源極間的半導體結(jié)上，這樣，不僅能夠降低放大用場效應晶體管的低頻噪聲特性，而且還能夠改善整個振蕩器的噪聲特性。
其中，在上述的實施方式1中所使用的圖8中，表示出在圖21所示的交叉耦合型差動振蕩器中應用本發(fā)明的例子，但通過對于圖22～圖24所示的其它的振蕩器也同樣應用本發(fā)明，這樣不僅能夠降低場效應晶體管的低頻噪聲特性，而且還能夠改善整個振蕩器的噪聲特性。下面對這些結(jié)構(gòu)進行簡單地說明。
首先，圖12(a)、(b)、(c)分別表示本發(fā)明應用在圖22(a)、(b)、(c)所示的現(xiàn)有的三段單端型環(huán)形振蕩器中時的電路結(jié)構(gòu)的電路圖，bn1～bn3是nMOSFET的基極端子，bp1～bp3是pMOSFET的基極端子。圖12(a)以及圖22(a)的三段單端型環(huán)形振蕩器的第一段部分由一端與高電位一側(cè)的電源配線連接的電阻R1、在電阻R1的另一端與低電位一側(cè)的電源配線之間并聯(lián)的nMOSFET·MN1以及電容器C1構(gòu)成。按照同樣的方式構(gòu)成第二段、第三段部分，各個電容器和電阻的連接部分作為輸出端，并且與下一段的nMOSFET的柵極連接。最末段的輸出端與第一段的nMOSFET·MN1連接，同時還與輸出端子(Vout)連接。而且，圖12(a)與圖8(a)相同，作為nMOSFET·MN1～MN3而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型nMOSFET，向其基極端子bn1～bn3供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖12(b)以及圖22(b)的三段單端型環(huán)形振蕩器的第一段部分由一端與低電位一側(cè)的電源配線連接的電阻R1、在電阻R1的另一端與高電位一側(cè)的電源配線之間并聯(lián)的pMOSFET·MP1以及電容器C1構(gòu)成。按照同樣的方式構(gòu)成第二段、第三段部分，各個電容器和電阻的連接部分作為輸出端，并且與下一段的pMOSFET的柵極連接。最末段的輸出端與第一段的pMOSFET·MP1的柵極連接，同時還與輸出端子(Vout)連接。而且，圖12(b)與圖8(b)相同，作為pMOSFET·MP1～MP3而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型pMOSFET，向其基極端子bp1～bp3供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖12(c)以及圖22(c)的三段單端型環(huán)形振蕩器的第一段部分，是通過源極與高電位一側(cè)的電源配線連接的pMOSFET·MP1的漏極、和源極與低電位一側(cè)的電源配線連接的nMOSFET·MN1的漏極相連，在pMOSFET·MP1的漏極和低電位一側(cè)的電源配線之間連接電容器C1而構(gòu)成的。按照同樣的方式構(gòu)成第二段、第三段部分，各個電容器和pMOSFET的漏極的連接部分作為輸出端，并且與下一段的pMOSFET的柵極及nMOSFET的柵極連接。最末段的輸出端與第一段的pMOSFET·MP1的柵極及nMOSFET·MN1的柵極連接，同時還與輸出端子(Vout)連接。而且，圖12(c)與圖8(c)相同，作為nMOSFET·MN1～MN3而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型nMOSFET，向它的基極端子bn1～bn3供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP3而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型pMOSFET，向其基極端子bp1～bp3供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在各自的基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。在上述這些情況下，也如在圖22中所述的那樣，晶體管的段數(shù)(環(huán)形振蕩器的段數(shù))并非局限于三段，只要是三段以上的奇數(shù)即可。
接著，圖15(a)、(b)、(c)分別表示本發(fā)明應用在圖23(a)、(b)、(c)所示的現(xiàn)有的差動型三段環(huán)形振蕩器中時的電路結(jié)構(gòu)的電路圖，bn1～bn6是nMOSFET的基極端子，bp1～bp6是pMOSFET的基極端子。圖15(a)以及圖23(a)的差動型三段環(huán)形振蕩器的第一段部分由一端與低電位一側(cè)的電源配線連接的電流源I1、在電流源I1的另一端與高電位一側(cè)的電源配線之間分別串聯(lián)的電阻R1及nMOSFET·MN1和電阻R2以及nMOSFET·MN2構(gòu)成。按照同樣的方式構(gòu)成第二段、第三段部分，各個nMOSFET的漏極作為輸出端，并且與下一段的各個nMOSFET的柵極連接。作為最末段的輸出端的nMOSFET·MN5、MN6的漏極與第一段的nMOSFET·MN1、MN2的柵極連接。而且，圖15(a)與圖8(a)相同，作為nMOSFET·MN1～MN6而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型nMOSFET，向它的基極端子bn1～bn6供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖15(b)以及圖23(b)中的差動型三段環(huán)形振蕩器的第一段部分，由一端與高電位一側(cè)的電源配線連接的電流源I1、在電流源I1的另一端與低電位一側(cè)的電源配線之間分別串聯(lián)的電阻R1以及pMOSFET·MP1和電阻R2以及pMOSFET·MP2構(gòu)成。按照同樣的方式構(gòu)成第二段、第三段部分，各個pMOSFET的漏極作為輸出端，并且與下一段的各個pMOSFET的柵極連接。作為最末段的輸出端的pMOSFET·MP5、MP6的漏極與第一段的pMOSFET·MP1、MP2的柵極連接。而且，圖15(b)與圖8(b)相同，作為pMOSFET·MP1～MP6而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型pMOSFET，向其基極端子bp1～bp6供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖15(c)以及圖23(c)中的差動型三段環(huán)形振蕩器的第一段部分，由一端與低電位一側(cè)的電源配線連接的電流源I1、在電流源I1的另一端與高電位一側(cè)的電源配線之間分別串聯(lián)的pMOSFET·MP1以及nMOSFET·MN1和pMOSFET·MP2以及nMOSFET·MN2構(gòu)成。按照同樣的方式構(gòu)成第二段、第三段部分，各個nMOSFET的漏極(或者pMOSFET的漏極)作為輸出端，并且分別與下一段所串聯(lián)的pMOSFET以及nMOSFET的柵極連接。作為最末段的輸出端的nMOSFET·MN5的漏極(或者pMOSFET·MP5的漏極)與第一段的nMOSFET·MN1和pMOSFET·MP1的柵極連接，nMOSFET·MN6的漏極(pMOSFET·MP6的漏極)與第一段的nMOSFET·MN2和pMOSFET·MP2的柵極連接。此外，圖15(c)與圖8(c)相同，作為nMOSFET·MN1～MN6而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型nMOSFET，向其基極端子bn1～bn6供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP6而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型pMOSFET，向其基極端子bp1～bp6供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在各個基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。在上述這些情況下，也如圖23中所述的那樣，晶體管的段數(shù)在環(huán)內(nèi)的總反轉(zhuǎn)數(shù)是奇數(shù)即可，環(huán)形振蕩器的段數(shù)并非局限于三段，既可以是奇數(shù)也可以是偶數(shù)，也可以是三段以上。
接著，圖18(a)、(b)分別表示在圖24(a)、(b)中所示的現(xiàn)有的科耳皮茲振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，圖18(c)、(d)分別表示在圖24(c)、(d)中所示的現(xiàn)有的哈脫菜振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1是nMOSFET的基極端子，bp1是pMOSFET的基極端子。圖18(a)以及圖24(a)的科耳皮茲振蕩器，一端與低電位一側(cè)的電源配線連接的電流源I1的另一端被柵極與低電位一側(cè)的電源配線連接的nMOSFET·MN1的源極所連接，在nMOSFET·MN1的漏極與高電位一側(cè)的電源配線之間，串聯(lián)的兩個電容器C1以及C2和感應器L1被并聯(lián)，兩個電容器C1以及C2的連接部與nMOSFET·MN1的源極以及輸出端子(Vout)連接。圖18(c)以及圖24(c)的哈脫菜振蕩器，一端與低電位一側(cè)的電源配線連接的電流源I1的另一端被柵極與低電位一側(cè)的電源配線連接的nMOSFET·MN1的源極所連接，在nMOSFET·MN1的漏極與高電位一側(cè)的電源配線之間，串聯(lián)的兩個感應器L1以及L2和電容器C1被并聯(lián)，兩個感應器L1以及L2的連接部與nMOSFET·MN1的源極以及輸出端子(Vout)連接。圖18(a)、圖18(c)與圖8(a)同樣，作為nMOSFET·MN1而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型nMOSFET，向它的基極端子bn1供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖18(b)以及圖24(b)的科耳皮茲振蕩器，一端與高電位一側(cè)的電源配線連接的電流源I1的另一端被柵極與高電位一側(cè)的電源配線連接的pMOSFET·MP1的源極所連接，在pMOSFET·MP1的漏極與低電位一側(cè)的電源配線之間，串聯(lián)的兩個電容器C1以及C2和感應器L1被并聯(lián)，兩個電容器C1以及C2的連接部與pMOSFET·MP1的源極以及輸出端子(Vout)連接。圖18(d)以及圖24(d)的哈脫菜振蕩器，一端與高電位一側(cè)的電源配線連接的電流源I1的另一端被柵極與高電位一側(cè)的電源配線連接的pMOSFET·MP1的源極所連接，在pMOSFET·MP1的漏極與低電位一側(cè)的電源配線之間，串聯(lián)的兩個感應器L1以及L2和電容器C1被并聯(lián)，兩個感應器L1以及L2的連接部與pMOSFET·MP1的源極以及輸出端子(Vout)連接。圖18(b)、圖18(d)與圖8(b)同樣，作為pMOSFET·MP1而使用具備用來從外部向基極區(qū)域供給所需電位的基極端子的埋溝型pMOSFET，向其基極端子bp1供給電位以使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖中并未特別表示，當使用p型硅基板時，實施方式1中所使用的埋溝型nMOSFET優(yōu)選具備三阱結(jié)構(gòu)。通過使用三阱結(jié)構(gòu)，即使在埋溝型nMOSFET的基極端子上施加正向電壓，仍然可以消除對配置在同一基板上的其它nMOSFET施加電壓的影響。
(實施方式2)圖10是表示本發(fā)明的實施方式2中振蕩器的電路結(jié)構(gòu)的電路圖，圖10(a)是使用埋溝型nMOSFET的交叉耦合型nMOSFET差動振蕩器的例子，在圖10(d)中表示其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。其第二特征在于向晶體管12以及13的基極端子b12以及b13供給電源電位Vdd。具體地說，基極端子b12以及b13通過配線與用來供給電源電位Vdd的高電位一側(cè)的電源配線連接。
此處，如果假設電流源36中的電壓降為Voff，那么，通過使基極端子b12以及b13與高電位一側(cè)的電源配線連接，在埋溝型nMOSFET的基極-源極間施加Vdd-Voff的正向電壓。通過以差動對連接的晶體管12以及13信號被放大，振蕩頻率由通過感應器30以及31、電容33以及34所構(gòu)成的LC共振電路37所決定。通過采用上述這種電路結(jié)構(gòu)，除了電源電壓Vdd的電源之外無需外部電源，因此，與實施方式1相比，其具有能夠縮小電路規(guī)模的優(yōu)點。
此外，如在實施方式1的圖8(a)的結(jié)構(gòu)中所說明的那樣，優(yōu)選滿足0.7伏特≥Vb12-Voff，Vb13-Voff＞0，此處，由于Vb12以及Vb13的值是電源電位Vdd，因此，最好滿足0.7伏特≥Vdd-Voff＞0。該條件能夠滿足例如電源電壓Vdd為1.0V，電流源36中的電壓降Voff為0.3V的情況。此處，將電源電壓Vdd設為1.0V能夠在例如晶體管柵極長為65～90nm的工藝要求中實施。
此外，一般情況下，nMOSFET的基極區(qū)域被接地連接，如圖10(a)所示，與高電位一側(cè)的電源配線連接并非一般方式，而是一種獨特的結(jié)構(gòu)。
圖10(b)是使用埋溝型pMOSFET的交叉耦合型pMOSFET差動振蕩器的例子，在圖10(e)中表示其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管22及23是埋溝型pMOSFET，使用圖1(b)、圖6(c)、圖7(b)中所示的埋溝型pMOSFET即可。其第二特征在于晶體管22以及23的基極端子b22以及b23被接地。具體地說，基極端子b22以及b23通過配線與用來供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接。
此處，如果假設電流源36中的電壓降為Voff，那么，通過使基極端子b22以及b23接地，在埋溝型pMOSFET的基極-源極間施加Vdd-Voff的正向電壓。通過以差動對連接的晶體管22以及23信號被放大，振蕩頻率由通過感應器30以及31、電容33以及34構(gòu)成的LC共振電路37所決定。通過采用上述這種電路結(jié)構(gòu)，除了電源電壓Vdd的電源之外無需外部電源，因此，與實施方式1相比，它具有能夠縮小電路規(guī)模的優(yōu)點。
此外，如在實施方式1的圖8(b)的結(jié)構(gòu)中所說明的那樣，優(yōu)選滿足0.7伏特≥Vdd-Voff-Vb22，Vdd-Voff-Vb23＞0，此處，由于Vb22以及Vb23的值是接地電位的0伏特，因此，優(yōu)選滿足0.7伏特≥Vdd-Voff＞0。這個條件能夠滿足例如電源電壓Vdd為1.0V，電流源36中的電壓降Voff為0.3V的情況。此處，將電源電壓Vdd設為1.0V能夠在例如晶體管柵極長為65～90nm的工藝要求中實施。
此外，一般情況下，pMOSFET的基極區(qū)域與高電位一側(cè)的電源配線連接，如圖10(b)所示，被接地連接并非一般方式，而是一種獨特的結(jié)構(gòu)。
圖10(c)是使用埋溝型nMOSFET和埋溝型pMOSFET的交叉耦合型CMOS差動振蕩器的例子，在圖10(f)中，是其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。該電路的第二特征在于晶體管22以及23是埋溝型pMOSFET，使用圖1(b)、圖6(c)、圖7(b)中所示的埋溝型pMOSFET即可。
該電路的第三特征在于向晶體管12以及13的基極端子b12以及b13供給電源電位Vdd。具體地說，基極端子b12以及b13通過配線與用來供給電源電位Vdd的高電位一側(cè)的電源配線連接。假設電流源36中的電壓降為Voff，通過使基極區(qū)域與高電位一側(cè)的電源配線連接，在埋溝型nMOSFET的基極-源極間施加Vdd-Voff的正向電壓。此外，該電路的第4特征在于晶體管22以及23的基極端子b22以及b23被接地。具體地說，基極端子b22以及b23與用來供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接。通過使基極端子b22及b23接地，在埋溝型pMOSFET的基極-源極間施加Vdd的正向電壓。通過以差動對連接的晶體管12以及13、以及同樣以差動對連接的晶體管22以及23信號被放大，振蕩頻率由配置在兩組差動電路對之間的感應器32以及電容35構(gòu)成的LC共振電路37所決定。通過采用上述這種電路結(jié)構(gòu)，除了電源電壓Vdd的電源之外無需外部電源，因此，與實施方式1相比，其具有能夠縮小電路規(guī)模的優(yōu)點。
此外，如在實施方式1的圖8(c)的結(jié)構(gòu)中所說明的那樣，優(yōu)選滿足0.7伏特≥Vb12-Voff，Vb13-Voff＞00.7伏特≥Vdd-Vb22，Vdd-Vb23＞0此處，由于Vb12以及Vb13的值是電源電位Vdd，Vb22以及Vb23的值是接地電位的0伏特，因此，優(yōu)選滿足0.7伏特≥Vdd-Voff＞0，0.7伏特≥Vdd＞0。例如當電源電壓Vdd為0.7V以下時，能夠?qū)崿F(xiàn)這個條件。
如上所述，根據(jù)本實施方式2，不僅能夠降低振蕩器中所使用的放大用場效應晶體管的低頻噪聲特性，并且能夠改善整個振蕩器的噪聲特性，而且與實施方式1相比還能夠縮小電路規(guī)模。
此外，在上述的實施方式2中所使用的圖10中，表示在圖21所示的交叉耦合型差動振蕩器中應用本發(fā)明的例子，同樣通過在圖22～圖24所示的其它振蕩器中也應用本發(fā)明，則能夠獲得同樣的效果。下面，對這些結(jié)構(gòu)進行簡單的說明。
首先，圖13(a)、(b)、(c)分別是在圖22(a)、(b)、(c)所示的現(xiàn)有的三段單端型環(huán)形振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1～bn3是nMOSFET的基極端子，bp1～bp3是pMOSFET的基極端子。圖13(a)與圖10(a)相同，作為nMOSFET·MN1～MN3而使用埋溝型nMOSFET，將它的基極端子bn1～bn3與供給電源電位Vdd的高電位一側(cè)的電源配線連接，并且正向電壓被施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。圖13(b)與圖10(b)相同，作為pMOSFET·MP1～MP3而使用埋溝型pMOSFET，將它的基極端子bp1～bp3與供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接，并且正向電壓被施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。圖13(c)與圖10(c)相同，作為nMOSFET·MN1～MN3而使用埋溝型nMOSFET，將它的基極端子bn1～bn3與供給電源電位Vdd的高電位一側(cè)的電源配線連接，并且使正向電壓施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP3而使用埋溝型pMOSFET，將它的基極端子bp1～bp3與供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接，并且使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在各自的基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。在上述這些情況下，也如在圖22中所述的那樣，晶體管的段數(shù)(環(huán)形振蕩器的段數(shù))并非局限于三段，只要是三段以上的奇數(shù)即可。
其次，圖16(a)、(b)、(c)分別表示本發(fā)明應用在圖23(a)、(b)、(c)所示的現(xiàn)有的差動型三段環(huán)形振蕩器中時的電路結(jié)構(gòu)的電路圖，bn1～bn6是nMOSFET的基極端子，bp1～bp6是pMOSFET的基極端子。圖16(a)與圖10(a)相同，作為nMOSFET·MN1～MN6而使用埋溝型nMOSFET，使其基極端子bn1～bn6與供給電源電位Vdd的高電位一側(cè)的電源配線連接，并且使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。圖16(b)與圖10(b)相同，作為pMOSFET·MP1～MP6而使用埋溝型pMOSFET，使它的基極端子bp1～bp6與供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接，并使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。圖16(c)與圖10(c)相同，作為nMOSFET·MN1～MN6而使用埋溝型nMOSFET，使它的基極端子bn1～bn6與供給電源電位Vdd的高電位一側(cè)的電源配線連接，并且使正向電壓施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP6而使用埋溝型pMOSFET，使它的基極端子bp1～bp6與供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接，并且使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在各個基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。在上述這些情況下，也如在圖23中所說明的那樣，晶體管的段數(shù)在環(huán)內(nèi)的總反轉(zhuǎn)數(shù)是奇數(shù)即可，環(huán)形振蕩器的段數(shù)并非局限于三段，既可以是奇數(shù)也可以是偶數(shù)，只要是三段以上即可。
接著，圖19(a)、(b)分別表示在圖24(a)、(b)中所示的現(xiàn)有的科耳皮茲振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，圖19(c)、(d)分別表示在圖24(c)、(d)中所示的現(xiàn)有的哈脫菜振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1是nMOSFET的基極端子，bp1是pMOSFET的基極端子。圖19(a)、圖19(c)與圖10(a)同樣，作為nMOSFET·MN1而使用埋溝型nMOSFET，使其基極端子bn1與供給電源電位Vdd的高電位一側(cè)的電源配線連接，使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。圖19(b)、圖19(d)與圖10(b)同樣，作為pMOSFET·MP1而使用埋溝型pMOSFET，使它的基極端子bp1與供給接地電位GND的低電位一側(cè)的電源配線(接地配線)連接，使正向電壓施加在基極-源極間的半導體結(jié)上，被施加在基極-源極間的半導體結(jié)上的正向電壓是硅的擴散電位以下則更佳。
圖中并未特別表示，當使用p型硅基板時，實施方式2中所使用的埋溝型nMOSFET優(yōu)選具備三阱結(jié)構(gòu)。通過使用三阱結(jié)構(gòu)，即使在埋溝型nMOSFET的基極端子上施加正向電壓，仍然可以消除對配置在同一基板上的其它nMOSFET施加電壓的影響。
(實施方式3)圖11是表示本發(fā)明的實施方式3中振蕩器的電路結(jié)構(gòu)的電路圖，圖11(a)是使用埋溝型nMOSFET的交叉耦合型nMOSFET差動振蕩器的例子，在圖11(d)中表示其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。
該電路的第二特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管12的基極端子b12與電阻38以及39連接。電阻38以及39被串聯(lián)在供給電源電位Vdd的高電位一側(cè)的電源配線和供給接地電位GND的低電位一側(cè)的電源配線(接地配線)之間。當晶體管12的基極-源極間電阻成分與電阻38的電阻值r1以及電阻39的電阻值r2相比很大時，通過電阻38以及39向基極端子b12供給Vdd×r2/(r1+r2)的電位。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管12的基極-源極間則會被施加Vdd×r2/(r1+r2)-Voff的正向電壓。
該電路的第三特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管13的基極端子b13與電阻41以及42連接。電阻41以及42被串聯(lián)在高電位一側(cè)的電源配線和低電位一側(cè)的電源配線(接地配線)之間。當晶體管13的基極-源極間電阻成分與電阻41的電阻值r3及電阻42的電阻值r4相比很大時，通過電阻41及42向基極端子b13供給Vdd×r4/(r3+r4)的電位。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管13的基極-源極間則會被施加Vdd×r4/(r3+r4)-Voff的正向電壓。當被施加在基極-源極間的正向電壓比相當于硅的擴散電位的約0.7V大時，基極-源極間電阻成分就會變小(二極管開ON)，因此，電流經(jīng)過基極-源極之間。因此，為了使被施加在基極-源極間的正向電壓變?yōu)榧s0.7V以下，優(yōu)選設定r1、r2、r3以及r4的值。例如，在目前所使用的柵極長為0.13μm的工藝規(guī)則中，電源電壓Vdd多被設定為1.2V。設定為r1＝r2＝r3＝r4＝12k歐姆，如果認為Voff很小，那么，向晶體管12以及13的基極區(qū)域供給0.6V的電位，基極-源極間的正向電壓變?yōu)?.6V，從而能夠滿足0.7V以下這個條件。此外，流經(jīng)整個電阻的電流值是100μA，與在電流源中流過的電流相比能夠變得很小。此外，通過使四個電阻值相同，這樣也可以降低被分壓的電壓值的誤差。
圖11(b)是使用埋溝型pMOSFET的交叉耦合型pMOSFET差動振蕩器的例子，在圖11(e)中表示其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管22以及23是埋溝型pMOSFET，使用圖1(b)、圖6(c)、圖7(b)中所示的埋溝型pMOSFET即可。該電路的第二特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管22的基極端子b22與電阻38以及39連接。電阻38以及39被串聯(lián)在高電位一側(cè)的電源配線和低電位一側(cè)的電源配線(接地配線)之間。當晶體管22的基極-源極間電阻成分與電阻38的電阻值r1以及電阻39的電阻值r2相比很大時，通過電阻38以及39向基極端子b22供給Vdd×r2/(r1+r2)的電位。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管22的基極-源極間就會被施加Vdd×r2/(r1+r2)-Voff的正向電壓。該電路的第三特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管23的基極端子b23與電阻41及42連接。電阻41以及42被串聯(lián)在高電位一側(cè)的電源配線和低電位一側(cè)的電源配線(接地配線)之間。當晶體管23的基極-源極間電阻成分與電阻41的電阻值r3及電阻42的電阻值r4相比很大時，通過電阻41及42向基極端子b23供給Vdd×r4/(r3+r4)的電位。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管23的基極-源極間就會被施加Vdd×r3/(r3+r4)-Voff的正向電壓。當被施加在基極-源極間的正向電壓比相當于硅的擴散電位的約0.7V大時，基極-源極間電阻成分就會變小(二極管開ON)，因此，電流就會流經(jīng)基極-源極之間。因此，為了使被施加在基極-源極間的正向電壓變?yōu)榧s0.7V以下，最好設定r1、r2、r3及r4的值。
圖11(c)是使用埋溝型nMOSFET和埋溝型pMOSFET的交叉耦合型CMOS差動振蕩器的例子，在圖11(f)中表示其一般電路結(jié)構(gòu)的例子。該電路的第一特征在于晶體管12以及13是埋溝型nMOSFET，使用圖6(a)、圖6(b)、圖7(a)中所示的埋溝型nMOSFET即可。該電路的第二特征在于晶體管22以及23是埋溝型pMOSFET，使用圖1(b)、圖6(c)、圖7(b)所示的埋溝型pMOSFET即可。
該電路的第三特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管12以及22的基極端子b12以及b22與電阻38、39以及40連接。電阻38、39以及40被串聯(lián)在高電位一側(cè)的電源配線和低電位一側(cè)的電源配線(接地配線)之間。當晶體管12以及22的基極-源極間電阻成分與電阻38的電阻值r1、電阻39的電阻值r2以及電阻40的電阻值r3相比很大時，向基極端子b12供給Vdd×r3/(r1+r2+r3)的電位，向基極端子b22供給Vdd×(r2+r3)/(r1+r2+r3)。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管12的基極-源極間就會被施加Vdd×r3/(r1+r2+r3)-Voff的正向電壓，在晶體22的基極-源極間被施加Vdd×r1/(r1+r2+r3)的正向電壓。該電路的第4特征在于，為了供給相當于電阻分配電源電壓Vdd的電壓值的電位，晶體管13以及23的基極端子b13以及b23與電阻41、42以及43連接。電阻41、42以及43被串聯(lián)在高電位一側(cè)的電源配線和低電位一側(cè)的電源配線(接地配線)之間。當晶體管13以及23的基極-源極間電阻成分與電阻41的電阻值r4、電阻42的電阻值r5以及電阻43的電阻值r6相比很大時，向基極端子b13供給Vdd×r6/(r4+r5+r6)的電位，向基極端子b23供給Vdd×(r5+r6)/(r4+r5+r6)的電位。此時，如果假設電流源36中的電壓降為Voff，那么，在晶體管13的基極-源極間就會被施加Vdd×r6/(r4+r5+r6)-Voff的正向電壓，在晶體管23的基極-源極間被施加Vdd×r4/(r4+r5+r6)的正向電壓。當被施加在基極-源極間的正向電壓比相當于硅的擴散電位的約0.7V大時，基極-源極間電阻成分就會變小(二極管開ON)，因此，電流就會流經(jīng)基極-源極之間。因此，為了使被施加在基極-源極間的正向電壓變?yōu)榧s0.7V以下，最好設定r1、r2、r3、r4、r5以及r6的值。
如上所述，根據(jù)本實施方式3，不僅能夠降低振蕩器中所使用的放大用場效應晶體管的低頻噪聲特性，并且能夠改善整個振蕩器的噪聲特性。此外，作為向基極端子供給電位的手段而使用電阻分壓電路，根據(jù)各個電阻的電阻值的關系來任意設定供給基極端子的電位，這樣，就可以將被施加在基極-源極間的正向電壓設定為任意的數(shù)值。
其中，在上述的實施方式3中所使用的圖11中，表示對于圖21所示的交叉耦合型差動振蕩器而應用本發(fā)明的例子，通過在圖22～圖24所示的其它振蕩器中也同樣應用本發(fā)明，這樣能夠獲得同樣的效果。下面，對這些結(jié)構(gòu)進行簡單的說明。
首先，圖14(a)、(b)、(c)分別是在圖22(a)、(b)、(c)所示的現(xiàn)有的三段單端型環(huán)形振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1～bn3是nMOSFET的基極端子，bp1～bp3是pMOSFET的基極端子，R4～R12是構(gòu)成電阻分壓電路的電阻。在圖14(a)中，電阻R4和R5、R6和R7、R8和R9分別構(gòu)成電阻分壓電路，與圖11(a)相同，作為nMOSFET·MN1～MN3而使用埋溝型nMOSFET，通過向它的基極端子bn1～bn3供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加給基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。在圖14(b)中，電阻R4和R5、R6和R7、R8和R9分別構(gòu)成電阻分壓電路，與圖11(b)相同，作為pMOSFET·MP1～MP3而使用埋溝型pMOSFET，通過向它的基極端子bp1～bp3供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加給基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。在圖14(c)中，電阻R4和R5和R6、R7和R8和R9、R10和R11和R12分別構(gòu)成電阻分壓電路，與圖11(c)相同，作為nMOSFET·MN1～MN3而使用埋溝型nMOSFET，通過向它的基極端子bn1～bn3供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP3而使用埋溝型pMOSFET，通過向它的基極端子bp1～bp3供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加在各自的基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。在上述這些情況下，也如在圖22中所述的那樣，晶體管的段數(shù)(環(huán)形振蕩器的段數(shù))并非局限于三段，只要是三段以上的奇數(shù)即可。
其次，圖17(a)、(b)、(c)分別是在圖23(a)、(b)、(c)所示的現(xiàn)有的差動型三段環(huán)形振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1～bn6是nMOSFET的基極端子，bp1～bp6是pMOSFET的基極端子。在圖17(a)中，電阻R7和R8、R9和R10、R11和R12、R13和R14、R15和R16、R17和R18分別構(gòu)成電阻分壓電路，與圖11(a)相同，作為nMOSFET·MN1～MN6而使用埋溝型nMOSFET，通過向它的基極端子bn1～bn6供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，設定各個電阻值從而使被施加在基極-源極間的半導體結(jié)上正向電壓變成硅的擴散電位以下則更佳。在圖17(b)中，電阻R7和R8、R9和R10、R11和R12、R13和R14、R15和R16、R17和R18分別構(gòu)成電阻分壓電路，與圖11(b)相同，作為pMOSFET·MP1～MP6而使用埋溝型pMOSFET，通過向它的基極端子bp1～bp6供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加在基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。在圖17(c)中，電阻R1和R2和R3、R4和R5和R6、R7和R8和R9、R10和R11和R12、R13和R14和R15、R16和R17和R18分別構(gòu)成電阻分壓電路，與圖11(c)相同，作為nMOSFET·MN1～MN6而使用埋溝型nMOSFET，通過向它的基極端子bn1～bn6供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，同時，作為pMOSFET·MP1～MP6而使用埋溝型pMOSFET，通過向它的基極端子bp1～bp6供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加在各自的基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。在上述這些情況下，也如在圖23中所述的那樣，只要晶體管的段數(shù)在環(huán)內(nèi)的總反轉(zhuǎn)數(shù)是奇數(shù)即可，環(huán)形振蕩器的段數(shù)并非局限于三段，既可以是奇數(shù)也可以是偶數(shù)，只要是三段以上即可。
接著，圖20(a)、(b)分別表示在圖24(a)、(b)中所示的現(xiàn)有的科耳皮茲振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，圖20(c)、(d)分別表示在圖24(c)、(d)中所示的現(xiàn)有的哈脫菜振蕩器中應用本發(fā)明時的電路結(jié)構(gòu)的電路圖，bn1是nMOSFET的基極端子，bp1是pMOSFET的基極端子，R1和R2是構(gòu)成電阻分壓電路的電阻。圖20(a)、圖20(c)與圖11(a)同樣，作為nMOSFET·MN1而使用埋溝型nMOSFET，通過向其基極端子bn1供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣，正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值，從而使被施加在基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。圖20(b)、圖20(d)與圖11(b)同樣，作為pMOSFET·MP1而使用埋溝型pMOSFET，通過向它的基極端子bp1供給相當于從各自的電阻分壓電路電阻分配電源電壓Vdd的電壓值的電位，這樣正向電壓就被施加在基極-源極間的半導體結(jié)上，通過設定各個電阻值從而使被施加在基極-源極間的半導體結(jié)上的正向電壓變成硅的擴散電位以下則更佳。
其中，在上述實施方式3的各個例子中，作為電阻分配電源電壓Vdd并向基極端子供給電位的手段，表示了它最簡單的結(jié)構(gòu)的例子，也可以組合若干電阻及MOSFET來控制供給基極區(qū)域的電位。例如，通過在高電位一側(cè)電源配線和電阻間及電阻和接地配線間配備MOS開關，這樣就可以僅在需要時才向基極端子及基極區(qū)域供給電位。
而且，雖然在圖中并未特別表示，當使用p型硅基板時，實施方式3中所使用的埋溝型nMOSFET優(yōu)選具備三阱結(jié)構(gòu)。通過使用三阱結(jié)構(gòu)，即使在埋溝型nMOSFET的基極端子上施加正向電壓，仍然可以消除對配置在同一基板上的其它nMOSFET施加電壓的影響。
此外，在實施方式3中的情況下，由于構(gòu)成基極端子的電位供給手段的電阻的電阻值產(chǎn)生偏差，供給基極端子的電位也會產(chǎn)生偏差，因此，從電阻的電阻值不會產(chǎn)生偏差(沒有使用電阻)這一點來看，實施方式2則更好。
其次，為了調(diào)查電流源晶體管和振蕩晶體管的低頻噪聲對振蕩器的相位噪聲特性的影響，進行了更為詳細的模擬。在下面的模擬中，作為圖1(b)的SiGe-pMOSFET的SiGe溝道層65而使用了Si0.70Ge0.30層。
首先，對振蕩器的電流源使用理想電流源，對有關相位噪聲的模擬進行說明。圖29(a)是模擬中所使用的LC共振器的電路圖。關于放大用的晶體管M1以及M2的尺寸，柵極長均為0.5μm，柵極寬均為100μm。電源電壓Vdd為3V，理想電流源Is的電流值設定為6mA。共振電路中使用兩組電阻R、線圈L及電容C，電阻R的電阻值是182歐姆，線圈L的電感為4nH，電容C的電容值為3pF，振蕩頻率設定為1.2G赫茲。該模擬是針對在晶體管M1、M2中使用現(xiàn)有的表面溝道型Si-pMOSFET的情況和使用圖1(b)中的埋溝型SiGe-pMOSFET的情況而進行的。此處，當使用埋溝型SiGe-pMOSFET時，對基極-源極間電壓Vb為0V和-0.6V的情況進行了模擬。
在圖29(b)中表示該模擬的結(jié)果。在圖29(b)中，D1表示基極-源極間電壓Vb為0V的現(xiàn)有的表面溝道型Si-pMOSFET的相位噪聲PN，D2表示基極-源極間電壓Vb為0V的SiGe-pMOSFET的相位噪聲PN，D3表示基極-源極間電壓Vb為-0.6V的SiGe-pMOSFET的相位噪聲PN。由于相位噪聲PN在離所需的信號頻率(此處振蕩頻率為1.2G赫茲)有偏移頻率Δf的頻率中被規(guī)定，因此，圖29(b)的橫軸是偏移頻率Δf。晶體管的1/f噪聲的影響變成1/f3的成分而顯現(xiàn)，熱噪聲(白噪聲noise)的影響變成1/f2的成分而顯現(xiàn)。對于1/f3的成分，與現(xiàn)有的表面溝道型Si-pMOSFET的相位噪聲(D1)相比，SiGe-pMOSFET(Vb＝0V)的相位噪聲(D2)低8dBc左右，而且，在基極-源極間施加了正向電壓的SiGe-pMOSFET(Vb＝0.6V)的相位噪聲(D3)低15dBc左右。因此，在振蕩器的放大電路中使用了SiGe-pMOSFET，與現(xiàn)有的表面溝道型Si-pMOSFET相比，它不僅可以降低相位噪聲，而且，通過在該SiGe-pMOSFET的基極-源極間施加正向電壓還能夠進一步降低相位噪聲。此外，1/f2的成分幾乎不依賴晶體管的種類。
下面，更改各種各樣的振蕩器的電流源，對關于相位噪聲所進行的模擬進行說明。圖30(a)是模擬中所使用的LC振蕩器的電路圖。使用晶體管Mc1、Mc2以及理想電流源Is構(gòu)成電流密勒電路(millercircuit)，構(gòu)成電流密勒電路的一個晶體管Mc2成為電流源。共振電路中使用兩組電阻R、線圈L及電容C。此處，在振蕩器的放大用的晶體管M1、M2和電流源的晶體管Mc2中，分別對使用現(xiàn)有的表面溝道型Si-pMOSFET的情況和使用圖1(b)的埋溝型SiGe-pMOSFET的情況進行了模擬。此外，當使用埋溝型SiGe-pMOSFET時，對基極-源極間電壓Vb為0V和-0.6V的情況進行了模擬。圖31表示在該模擬的各種情況下所設定的設計參數(shù)、通過模擬結(jié)果所獲得的振蕩特性的總結(jié)表。在圖31的設計參數(shù)中，放大用的晶體管M1、M2的類型及電流源的晶體管Mc2的類型中，被記作Si的表示使用現(xiàn)有的表面溝道型Si-pMOSFET，被記作SiGe的表示使用埋溝型SiGe-pMOSFET。此外，不管使用任何一種晶體管，作為放大用的晶體管M1以及M2的尺寸，柵極長均為0.5μm，柵極寬為100μm，作為電流源的晶體管Mc2的尺寸，柵極長均為1μm，柵極寬為200μm。設定電源電壓Vdd為3V，電流源的晶體管Mc2的電流值Idc為6mA。共振電路中所使用的線圈L的電感Lp為4nH，電阻R的電阻值Rp為182歐姆，電容C的電容值Cp如圖31所示。此外，圖31中的振蕩特性中表示振蕩頻率f1、值時振蕩輸出電壓Vpp，作為與振蕩頻率的差分的偏移頻率Δf在100赫茲、1000赫茲、10000赫茲中的相位噪聲PN、相位噪聲PC的1/f3的成分與1/f2的成分交界的偏移頻率f2(參照圖31(b))。此外，在圖31(b)中表示SI-VCO1、SG-VCO3、SG-VCO6在各種情況下的相位噪聲特性。
在圖31中，如果比較SI-VCO1和SI-VCO2的情況可知，當放大用的晶體管M1、M2中使用現(xiàn)有的表面溝道型Si-pMOSFET時，在電流源的晶體管Mc2中無論使用現(xiàn)有的表面溝道型Si-pMOSFET還是使用埋溝型SiGe-pMOSFET，相位噪聲PN幾乎都不會變化。
此外，如果比較SG-VCO1和SG-VCO3的情況可知，當放大用的晶體管M1、M2中使用埋溝型SiGe-pMOSFET時，與在電流源的晶體管Mc2中使用現(xiàn)有的表面溝道型Si-pMOSFET相比，使用埋溝型SiGe-pMOSFET的情況下，相位噪聲PN將會降低。
此外，在使放大用的晶體管M1、M2的基極-源極間電壓Vb為-0.6V，并在基極-源極間施加正向電壓的情況下，也通過比較SG-VCO2和SG-VCO4的情況可知，當放大用的晶體管M1、M2中使用埋溝型SiGe-pMOSFET時，與在電流源的晶體管Mc2中使用現(xiàn)有的表面溝道型Si-pMOSFET相比，使用埋溝型SiGe-pMOSFET的情況下，相位噪聲PN將會降低。
此外，比較SG-VCO4和SG-VCO6的情況可知，在放大用的晶體管M1、M2及電流源的晶體管Mc2中使用埋溝型SiGe-pMOSFET，使放大用的晶體管M1、M2的基極-源極間電壓Vb為-0.6V，并在基極-源極間施加正向電壓的情況下，在電流源的晶體管Mc2中也使基極-源極間電壓Vb為-0.6V，并在基極-源極間施加正向電壓，這樣相位噪聲PN就會降低。
綜述以上的模擬結(jié)果，在放大用的晶體管M1、M2中使用埋溝型SiGe-pMOSFET，在其基極-源極間施加正向電壓的情況下，電流源的晶體管Mc2中也使用埋溝型SiGe-pMOSFET，這在降低相位噪聲方面是良好的，而且，在電流源的晶體管Mc2中所使用的埋溝型SiGe-pMOSFET的基極-源極間也施加正向電壓則更好。
對于專業(yè)人員而言，通過上述說明就能明白本發(fā)明的很多改良或其它實施方式。因此，上述說明僅作為例子而進行解釋的，它的目的在于向?qū)I(yè)人員示范實施本發(fā)明的最佳方式。只要不脫離本發(fā)明的宗旨，在實際使用時可以更改它的結(jié)構(gòu)以及/或者詳細的功能。
工業(yè)上的可利用性盡管本發(fā)明所涉及的振蕩器是使用場效應晶體管而構(gòu)成的，但它具有與雙極晶體管匹敵的低噪聲特性，價格便宜也適合集成化，因此，對于需要低噪聲特性的模擬高頻電路等很有用。
權利要求
1.一種振蕩器，其特征在于，包括第一電源配線和在與該第一電源配之間被施加電源電壓的第二電源配線、共振電路、各自的源極區(qū)域之間被電連接并且各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二場效應晶體管、和在所述第一以及第二場效應晶體管的各個源極區(qū)域之間被電連接的部分與所述第二電源配線之間連接的電流源，其中，所述第一以及第二場效應晶體管是分別包括在半導體基板上形成的第一導電型的基極區(qū)域、在所述基極區(qū)域上形成的第二導電型的所述源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層、和在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置有與所述基極區(qū)域電連接的基極端子，為了使所述第二電源配線的電位和被供給至所述基極端子的基極電位之間的電壓與由所述電流源引起的電壓降之差的電壓正向施加在所述第一以及第二場效應晶體管各自的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且變成所述半導體結(jié)的擴散電位差以下，而在所述基極端子上設置供給所述基極電位的基極電位供給電路。
2.如權利要求1所述的振蕩器，其特征在于第一導電型是n型，第二導電型是p型，所述第一以及第二場效應晶體管是p溝道型場效應晶體管，所述第一電源配線是低電位側(cè)電源配線，所述第二電源配線是高電位側(cè)電源配線，所述基極電位供給電路可以是將所述基極端子與所述低電位側(cè)電源配線連接的配線。
3.如權利要求1所述的振蕩器，其特征在于第一導電型是p型，第二導電型是n型，所述第一以及第二場效應晶體管是n溝道型場效應晶體管，所述第一電源配線是高電位電源配線，所述第二電源配線是低電位側(cè)電源配線，所述基極電位供給電路可以是將所述基極端子與所述高電位側(cè)電源配線連接的配線。
4.如權利要求3所述的振蕩器，其特征在于設置各自的源極區(qū)域與所述高電位電源配線電連接而各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二p溝道型場效應晶體管，所述第一以及第二p溝道型場效應晶體管是分別具有在所述半導體基板上形成的n型的基極區(qū)域、在所述基極區(qū)域上形成的p型的所述源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層、和在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子，所述基極端子與所述低電位側(cè)電源配線連接，所述電源電壓被正向施加在所述第一以及第二p溝道型場效應晶體管各自的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且是所述半導體結(jié)的擴散電位差以下的電壓。
5.如權利要求1所述的振蕩器，其特征在于第一導電型是n型，第二導電型是p型，所述第一以及第二場效應晶體管是p溝道型場效應晶體管，所述第一電源配線是低電位側(cè)電源配線，所述第二電源配線是高電位側(cè)電源配線，所述基極電位供給電路是被連接在所述高電位電源配線和所述低電位側(cè)電源配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位作為所述基極電位而供給至各自的所述基極端子的電路。
6.如權利要求1所述的振蕩器，其特征在于第一導電型是p型，第二導電型是n型，所述第一以及第二場效應晶體管是n溝道型場效應晶體管，所述第一電源配線是高電位側(cè)電源配線，所述第二電源配線是低電位側(cè)電源配線，所述基極電位供給電路是被連接在所述高電位側(cè)電源配線和所述低電位側(cè)電源配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位作為所述基極電位而供給至各自的所述基極端子的電路。
7.如權利要求6所述的振蕩器，其特征在于設置各自的源極區(qū)域與所述高電位側(cè)電源配線電連接而各自的漏極區(qū)域與所述共振電路電連接同時相互以差動對連接的一對第一以及第二p溝道型場效應晶體管，所述第一以及第二p溝道型場效應晶體管是分別具有在所述半導體基板上形成的n型的基極區(qū)域、在所述基極區(qū)域上形成的p型的所述源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間形成的埋溝層、和在所述埋溝層的上方通過柵極絕緣膜而形成的柵極電極的埋溝型晶體管，并且設置與所述基極區(qū)域電連接的基極端子，設置被連接在所述高電位側(cè)電源配線和所述低電位側(cè)配線之間，并且將相當于對所述電源電壓進行分壓后的電壓的電位供給至所述第一以及第二p溝道型場效應晶體管的各自的所述基極端子的分壓電路，所述高電位側(cè)電源配線的電位和從所述分壓電路而被供給至所述第一以及第二p溝道型場效應晶體管的各自的所述基極端子的電位之差的電壓，被正向施加在所述第一以及第二p溝道型場效應晶體管的各自的所述源極區(qū)域和所述基極區(qū)域間的半導體結(jié)上，并且是所述半導體結(jié)的擴散電位差以下的電壓。
8.如權利要求2或5所述的振蕩器，其特征在于所述半導體基板是以硅為主的基板，所述p溝道型場效應晶體管通過SiGe層或者SiGeC層而形成所述埋溝層。
9.如權利要求3或6所述的振蕩器，其特征在于所述半導體基板是以硅為主的基板，所述n溝道型場效應晶體管通過SiC層或者SiGeC層而形成所述埋溝層。
10.如權利要求4或7所述的振蕩器，其特征在于所述半導體基板是以硅為主的基板，所述p溝道型場效應晶體管通過SiGe層或者SiGeC層而形成所述埋溝層，所述n溝道型場效應晶體管通過SiC層或者SiGeC層而形成所述埋溝層。
11.如權利要求8～10中任一項所述的振蕩器，其特征在于使所述柵極絕緣膜至所述埋溝層的距離比0nm長且比5nm短。
12.如權利要求項8～10中任一項所述的振蕩器，其特征在于使所述柵極絕緣膜至所述埋溝層的距離比0.5nm長且比3nm短。
全文摘要
在本發(fā)明的振蕩器中，作為放大器件而含有的場效應晶體管(12)、(13)是具有在半導體基板上所形成的基極區(qū)域、在所述基極區(qū)域上所形成的與所述基極區(qū)域不同的導電型源極區(qū)域以及漏極區(qū)域、在所述源極區(qū)域以及漏極區(qū)域之間所形成的埋溝層、和在所述埋溝層的上方通過刪極絕緣膜而形成的刪極電極的埋溝型晶體管，并且與所述基極區(qū)域電連接的基極端子(b12)、(b13)與用來供給電源電位(Vdd)的電源配線連接。
文檔編號H01L27/085GK1989610SQ20058002537
公開日2007年6月27日 申請日期2005年7月13日 優(yōu)先權日2004年7月28日
發(fā)明者井上彰, 片山幸治, 高木剛 申請人:松下電器產(chǎn)業(yè)株式會社