專利名稱：制作應(yīng)變硅晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件工藝，尤其涉及一種制作應(yīng)變硅晶體管的方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的線寬的不斷縮小，MOS晶體管的尺寸也不斷地朝向微型化發(fā)展，然而目前半導(dǎo)體工藝的線寬已發(fā)展至瓶頸的情況下，如何提升載流子遷移率以增加MOS晶體管的速度已成為目前半導(dǎo)體技術(shù)領(lǐng)域中的一大課題。在目前已知的技術(shù)中，已有使用應(yīng)變硅(strained silicon)作為襯底的MOS晶體管，其利用硅鍺(SiGe)的晶格常數(shù)與單晶硅(single crystal Si)不同的特性，使硅鍺外延層產(chǎn)生結(jié)構(gòu)上應(yīng)變而形成應(yīng)變硅。由于硅鍺層的晶格常數(shù)(lattice constant)比硅大，這使得硅的能帶結(jié)構(gòu)(band structure)發(fā)生改變，而造成載流子移動(dòng)性增加，因此可增加MOS晶體管的速度。
然而，上述現(xiàn)有技術(shù)仍存在有待克服的缺點(diǎn)。首先，硅鍺層是以整面晶片沉積，使得NMOS晶體管與PMOS晶體管的個(gè)別調(diào)整或最佳化較為困難。其次，硅鍺層一般具有較差的熱傳導(dǎo)性，且部分的摻雜劑在硅鍺層擴(kuò)散較快，也會(huì)導(dǎo)致源極或漏極區(qū)域內(nèi)的摻雜輪廓不盡理想。除此之外，在進(jìn)行選擇性外延成長工藝來于源極或漏極預(yù)定區(qū)域內(nèi)填入硅鍺層雖能增進(jìn)應(yīng)變硅PMOS晶體管的空穴遷移率，但也會(huì)同時(shí)折損NMOS晶體管的電子遷移率，進(jìn)而影響晶體管的效能。
有鑒于此，目前業(yè)界普遍應(yīng)用在增加NMOS晶體管的電子遷移率的方法，其是于NMOS晶體管形成后沉積一由氮化硅或氧化硅所構(gòu)成的高張力薄膜(high tensile stress film)于NMOS晶體管表面，然后利用此高張力薄膜的應(yīng)力(stress)來拉大NMOS晶體管下方的半導(dǎo)體襯底內(nèi)的晶格排列，進(jìn)而有效增加NMOS晶體管的電子遷移率。
請(qǐng)參照?qǐng)D1至圖3，圖1至圖3為現(xiàn)有制作一應(yīng)變硅NMOS晶體管的方法示意圖。如圖1所示，首先提供一半導(dǎo)體襯底10，例如一硅襯底，且半導(dǎo)體襯底10上包括一柵極結(jié)構(gòu)12。其中，柵極結(jié)構(gòu)12包括一柵極氧化層(gate oxide)14、一位于柵極氧化層14上的柵極16、一位于柵極16頂表面的覆蓋層(cap layer)18以及一氧化物-氮化物-氧化物偏位間隙壁(ONOoffset spacer)20。一般而言，柵極氧化層14是由二氧化硅(silicon dioxide，SiO2)所構(gòu)成，柵極16是由摻雜多晶硅(doped polysilicon)所構(gòu)成，而覆蓋層18則是由一氮化硅層所組成，用以保護(hù)柵極16。此外，柵極結(jié)構(gòu)12所在的有源區(qū)域(active area)外圍的半導(dǎo)體襯底10內(nèi)另環(huán)繞有一淺溝隔離(STI)22。
如圖2所示，隨后進(jìn)行一離子注入(ion implantation)工藝，以于間隙壁20周圍的半導(dǎo)體襯底10內(nèi)形成一源極/漏極區(qū)域26。然后進(jìn)行一快速升溫退火(rapid thermal annealing，RTA)工藝，以活化源極/漏極區(qū)域26內(nèi)的摻雜劑，并同時(shí)修補(bǔ)在離子注入工藝中受損的半導(dǎo)體襯底10表面的晶格結(jié)構(gòu)。
如圖3所示，接著形成一高張力薄膜(high tensile stress film)28，例如由氮化硅或氧化硅所組成的薄膜覆蓋于柵極結(jié)構(gòu)12與源極/漏極區(qū)域26表面。緊接著進(jìn)行另一快速升溫退火(RTA)工藝，藉此拉大柵極16下方的半導(dǎo)體襯底10、亦即溝道(channel)處的晶格排列，進(jìn)而提升應(yīng)變硅NMOS晶體管的電子遷移率。
然而，由于現(xiàn)有制作高張力薄膜28的方法是于NMOS晶體管形成后直接覆蓋一高張力薄膜28于此NMOS晶體管的柵極結(jié)構(gòu)12與源極/漏極區(qū)域26表面，因此會(huì)因柵極結(jié)構(gòu)12的間隙壁20的阻隔，而無法有效利用高張力薄膜28的應(yīng)力來提升NMOS晶體管的電子遷移率，尤其在65納米以下的半導(dǎo)體工藝，這種情況會(huì)更為明顯。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種制作應(yīng)變硅晶體管的方法，以改善現(xiàn)有無法有效提升NMOS晶體管的電子遷移率的問題。
根據(jù)本發(fā)明，揭露一種制作應(yīng)變硅晶體管的方法。首先提供一半導(dǎo)體襯底，該半導(dǎo)體襯底上包括一柵極、至少一間隙壁以及一源極/漏極區(qū)域。然后進(jìn)行一第一快速升溫退火工藝，接著移除該間隙壁，并形成一高張力薄膜(high tensile stress film)于該柵極與該源極/漏極區(qū)域表面，隨后進(jìn)行一第二快速升溫退火工藝。
根據(jù)本發(fā)明，還揭露一種制作應(yīng)變硅晶體管的方法。首先提供一半導(dǎo)體襯底，該半導(dǎo)體襯底上包括一柵極、至少一間隙壁以及一源極/漏極區(qū)域。然后移除該間隙壁，并形成一高張力薄膜于該柵極與該源極/漏極區(qū)域表面。接著進(jìn)行一快速升溫退火工藝，以同時(shí)活化該源極/漏極區(qū)域內(nèi)的摻雜劑以及拉大該柵極下的該半導(dǎo)體襯底的晶格排列。
由于本發(fā)明是于柵極、間隙壁以及源極/漏極區(qū)域形成后先移除環(huán)繞于柵極周圍的間隙壁，然后再沉積一高張力薄膜于柵極與源極/漏極區(qū)域表面，并同時(shí)進(jìn)行一快速升溫退火工藝，因此可藉由拉大半導(dǎo)體襯底的溝道區(qū)域的晶格排列來減少電子流動(dòng)的阻礙，進(jìn)而提升應(yīng)變硅晶體管的應(yīng)力與電子遷移率。


圖1至圖3為現(xiàn)有制作一應(yīng)變硅NMOS晶體管的方法示意圖；圖4至圖6為本發(fā)明制作一應(yīng)變硅NMOS晶體管的方法示意圖；圖7為本發(fā)明的高張力薄膜與現(xiàn)有高張力薄膜的應(yīng)力比較圖。
主要元件符號(hào)說明10 半導(dǎo)體襯底12 柵極結(jié)構(gòu)14 柵極氧化層16 柵極18 覆蓋層20 間隙壁22 淺溝隔離 24 凹槽26 硅鍺層60 半導(dǎo)體襯底62 淺溝隔離 63 柵極結(jié)構(gòu)64 柵極氧化層66 柵極67 襯氧化層 68 覆蓋層70 間隙壁72 凹槽74 源極/漏極區(qū)域 76 高張力薄膜具體實(shí)施方式
請(qǐng)參照?qǐng)D4至圖6，圖4至圖6為本發(fā)明制作一應(yīng)變硅NMOS晶體管的方法示意圖。如圖4所示，首先提供一半導(dǎo)體襯底60，例如一硅晶片(wafer)或一硅覆絕緣(SOI)襯底，且半導(dǎo)體襯底60上至少具有一柵極結(jié)構(gòu)63。其中，柵極結(jié)構(gòu)63另包括一柵極介電層64、一位于柵極介電層64上的柵極66、一位于柵極66頂表面的覆蓋層68、一覆蓋于柵極66周圍的襯氧化層67以及一設(shè)于襯氧化層67上的間隙壁70。一般而言，柵極介電層64可為一利用熱氧化或沉積等工藝所形成的氧化硅層所構(gòu)成，柵極66是由摻雜多晶硅(doped polysilicon)所構(gòu)成，間隙壁70可為一氧化物-氮化物間隙壁或一氮化物間隙壁，而覆蓋層68則可由一用以保護(hù)柵極66的氮化硅層或多晶金屬硅化物(polycide)所組成。此外，柵極結(jié)構(gòu)63所在的有源區(qū)域(AA)外圍的半導(dǎo)體襯底60內(nèi)還環(huán)繞一淺溝隔離(STI)62。接著進(jìn)行一離子注入(ionimplantation)工藝，以于柵極66周圍的半導(dǎo)體襯底60中形成一源極/漏極區(qū)域74。
如圖5所示，然后移除設(shè)置于柵極66周圍的問隙壁70(如圖中所示)或同時(shí)移除襯氧化層67與間隙壁70，并進(jìn)行一快速升溫退火(rapid thermalannealing，RTA)工藝，以利用900至1050℃的高溫來活化源極/漏極區(qū)域74內(nèi)的摻雜劑，并同時(shí)修補(bǔ)在各離子注入工藝中受損的半導(dǎo)體襯底60表面的晶格結(jié)構(gòu)。
如圖6所述，接著于半導(dǎo)體襯底60上形成一高張力薄膜(high tensilestress film)76，例如由氮化硅或氧化硅所組成的薄膜，并覆蓋于柵極66頂部、柵極66周圍與源極/漏極區(qū)域74表面。緊接著再進(jìn)行另一低溫快速升溫退火工藝，藉由高張力薄膜76的熱應(yīng)力來拉大柵極66下方的半導(dǎo)體襯底60、亦即溝道(channel)處的晶格排列，進(jìn)而提升應(yīng)變硅NMOS晶體管的電子遷移率。其中，此低溫快速升溫退火工藝溫度可介于100℃至900℃，而于本優(yōu)選實(shí)施例中，該低溫快速升溫退火工藝的工藝溫度約為500℃。
值得注意的是，不局限于前述方法，本發(fā)明又可于布植源極/漏極區(qū)域74以及移除間隙壁70之后，先直接沉積一由氮化硅或氧化硅所組成的高張力薄膜76覆蓋于柵極66與覆蓋層68頂部、柵極66周圍與源極/漏極區(qū)域74表面，然后再進(jìn)行一次快速升溫退火工藝，并藉由此單一的快速升溫退火工藝來同時(shí)活化源極/漏極區(qū)域74內(nèi)的摻雜劑以及拉大柵極66下的半導(dǎo)體襯底60的晶格排列，進(jìn)而簡(jiǎn)化工藝、節(jié)省熱預(yù)算，并有效提升NMOS晶體管的應(yīng)力與電子遷移率。
請(qǐng)參照?qǐng)D7，圖7為本發(fā)明的高張力薄膜與現(xiàn)有高張力薄膜的應(yīng)力比較圖。如圖7所示，本發(fā)明的高張力薄膜(以實(shí)線表示)在沿著MOS晶體管溝道中橫向距離(lateral distance)介于-0.04微米(μm)至0.04μm之間呈現(xiàn)出比現(xiàn)有高張力薄膜(由虛線表示)更高的應(yīng)力。由此可見，由于本發(fā)明是于沉積高張力薄膜76前，先于柵極66周圍移除間隙壁70，因此可將高張力薄膜76直接與柵極66與覆蓋層68頂部、柵極66周圍以及源極/漏極區(qū)域74表面進(jìn)行接觸，進(jìn)而提升高張力薄膜76直接施加于溝道(channel)處的面積及應(yīng)力。
除此之外，根據(jù)不同工藝與產(chǎn)品的需求，本發(fā)明還可于形成高張力薄膜76后，再配合一標(biāo)準(zhǔn)自對(duì)準(zhǔn)金屬硅化物(salicide)工藝，以于柵極66與源極/漏極區(qū)域74表面形成一硅化金屬。舉例來說，本發(fā)明可于半導(dǎo)體襯底60、柵極66與源極/漏極區(qū)域74表面移除高張力薄膜76后，先濺鍍一由鎳所組成的金屬層(未示出)于柵極66與源極/漏極區(qū)域74表面，然后進(jìn)行一快速升溫退火工藝，使該金屬層與柵極66以及源極/漏極區(qū)域74接觸的部分反應(yīng)而形成硅化金屬層，最后再去除未反應(yīng)的該金屬層。
綜上所述，相比于現(xiàn)有制作應(yīng)變硅晶體管的方法，本發(fā)明是利用柵極與間隙壁當(dāng)作掩模(mask)來布植源極/漏極區(qū)域后，先移除環(huán)繞于柵極周圍的間隙壁，然后再沉積一高張力薄膜于柵極與源極/漏極區(qū)域表面，并同時(shí)進(jìn)行一快速升溫退火工藝，因此可藉由拉大半導(dǎo)體襯底的溝道區(qū)域的晶格排列來減少電子流動(dòng)的阻礙，進(jìn)而提升應(yīng)變硅晶體管的應(yīng)力與電子遷移率。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作應(yīng)變硅晶體管的方法，該方法包括下列步驟提供一半導(dǎo)體襯底，該半導(dǎo)體襯底上包括有一柵極、至少一間隙壁以及一源極/漏極區(qū)域；進(jìn)行一第一快速升溫退火工藝；移除該間隙壁，并形成一高張力薄膜于該柵極與該源極/漏極區(qū)域表面；以及進(jìn)行一第二快速升溫退火工藝。
2.如權(quán)利要求1所述的方法，其中該半導(dǎo)體襯底包括晶片或硅覆絕緣襯底。
3.如權(quán)利要求1所述的方法，其中該應(yīng)變硅晶體管還包括一柵極介電層，設(shè)于該柵極與該半導(dǎo)體襯底之間。
4.如權(quán)利要求1所述的方法，其中該柵極頂部還包括一覆蓋層，位于該柵極上方。
5.如權(quán)利要求1所述的方法，其中該源極/漏極區(qū)域是利用一離子注入工藝所形成。
6.如權(quán)利要求1所述的方法，其中該方法在進(jìn)行該第二快速升溫退火工藝后還包括移除該高張力薄膜的步驟，以于該柵極與該源極/漏極區(qū)域表面移除該高張力薄膜。
7.如權(quán)利要求1所述的方法，其中該高張力薄膜包括氮化硅(SiN)與氧化硅(SiO2)。
8.如權(quán)利要求1所述的方法，其中該應(yīng)變硅晶體管包括應(yīng)變硅NMOS晶體管。
9.一種制作應(yīng)變硅晶體管的方法，該方法包括下列步驟提供一半導(dǎo)體襯底，該半導(dǎo)體襯底上包括有一柵極、至少一間隙壁以及一源極/漏極區(qū)域；移除該間隙壁，并形成一高張力薄膜于該柵極與該源極/漏極區(qū)域表面；以及進(jìn)行一快速升溫退火工藝，以同時(shí)活化該源極/漏極區(qū)域內(nèi)的摻雜劑以及拉大該柵極下的該半導(dǎo)體襯底的晶格排列。
10.如權(quán)利要求9所述的方法，其中該半導(dǎo)體襯底包括晶片或硅覆絕緣襯底。
11.如權(quán)利要求9所述的方法，其中該應(yīng)變硅晶體管還包括一柵極介電層，設(shè)于該柵極與該半導(dǎo)體襯底之間。
12.如權(quán)利要求9所述的方法，其中該柵極頂部還包括一覆蓋層，位于該柵極上方。
13.如權(quán)利要求9所述的方法，其中該源極/漏極區(qū)域是利用一離子注入工藝所形成。
14.如權(quán)利要求9所述的方法，其中該方法于進(jìn)行該快速升溫退火工藝后還包括移除該高張力薄膜的步驟，以于該柵極與該源極/漏極區(qū)域表面移除該高張力薄膜。
15.如權(quán)利要求9所述的方法，其中該高張力薄膜包括氮化硅與氧化硅。
16.如權(quán)利要求9所述的方法，其中該應(yīng)變硅晶體管包括應(yīng)變硅NMOS晶體管。
全文摘要
一種制作應(yīng)變硅晶體管的方法。首先提供一半導(dǎo)體襯底，該半導(dǎo)體襯底上包括有一柵極、至少一間隙壁以及一源極/漏極區(qū)域。然后進(jìn)行一第一快速升溫退火工藝，接著移除該間隙壁，并形成一高張力薄膜(high tensile stress film)于該柵極與該源極/漏極區(qū)域表面，隨后進(jìn)行一第二快速升溫退火工藝。
文檔編號(hào)H01L21/336GK1979786SQ20051012698
公開日2007年6月13日 申請(qǐng)日期2005年11月29日 優(yōu)先權(quán)日2005年11月29日
發(fā)明者黃正同, 梁佳文, 鄭子銘, 沈澤民, 盛義忠 申請(qǐng)人:聯(lián)華電子股份有限公司