專利名稱：具有減小的襯底電容的半導(dǎo)體器件和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及具有低電容區(qū)域的集成電路器件。
背景技術(shù)：
半導(dǎo)體器件技術(shù)使晶體管的尺寸繼續(xù)越來(lái)越小，以便功能性增強(qiáng)和改善高頻性能。例如，無(wú)線通信器件通常使用在一個(gè)芯片上包括高密度數(shù)字信號(hào)處理功能以及在大于5千兆赫(GHz)的頻率下工作的模擬電路的集成電路。
雖然晶體管器件更容易縮小，但其他集成電路元件不容易縮小。這些元件包括通常具有較高寄生襯底電容的無(wú)源器件，該電容可限制集成電路的整體頻率性能。電感是不容易在尺寸上減小而不使其品質(zhì)因數(shù)(Q)或電感減小到不可接受的水平的無(wú)源元件示例。此外，接合盤(pán)不容易縮小，因?yàn)橹圃焐瘫仨殞⒔泳€連接在接合盤(pán)上。
半導(dǎo)體制造商已經(jīng)試圖采用多種技術(shù)來(lái)減小無(wú)源元件的寄生電容作用。一種技術(shù)是在低介電常數(shù)材料上形成無(wú)源元件。然而，目前使用的這些材料受薄膜厚度的限制，該厚度通常過(guò)薄而不能使電容足夠地減小，或使材料成本足夠地降低，比如絕緣體上硅。另一種方案是在厚電介質(zhì)薄膜上形成無(wú)源元件，所述薄膜包括減小所述電介質(zhì)薄膜的總介電常數(shù)的空氣隙或空位。然而，已經(jīng)發(fā)現(xiàn)這些薄膜在半導(dǎo)體器件上產(chǎn)生較大的應(yīng)力，降低了器件的性能和可靠性。而且，空氣隙為污染源，因?yàn)樗鼈冊(cè)诰庸み^(guò)程中捕獲水分和其他化學(xué)物質(zhì)。所捕獲的污染物在后續(xù)加工過(guò)程中放氣，影響器件的產(chǎn)量和可靠性。其他方案通過(guò)形成更少的空位或有限體積的空位減小了應(yīng)力，對(duì)寄生電容有相應(yīng)的限制作用。

發(fā)明內(nèi)容
因此，需要一種低電容結(jié)構(gòu)和制造在減小芯片應(yīng)力的同時(shí)保持低成本的半導(dǎo)體器件的方法。這些結(jié)構(gòu)和方法的另一優(yōu)點(diǎn)是避免空氣隙及其相應(yīng)的污染問(wèn)題。這些結(jié)構(gòu)和方法的另一優(yōu)點(diǎn)是容易集成到標(biāo)準(zhǔn)的集成電路工藝流程中。


圖1示出了本發(fā)明的減小電容區(qū)域的實(shí)施例的頂視圖；圖2示出了圖1的減小電容區(qū)域的頂視圖和制造過(guò)程的中間階段；圖3示出了沿基準(zhǔn)線3-3作出的圖2的器件的局部剖面圖；圖4示出了包括減小電容區(qū)域和活性區(qū)域的半導(dǎo)體器件的局部頂視圖。
圖5示出了在制造過(guò)程的早期階段包括減小電容區(qū)域的半導(dǎo)體器件；圖6示出了在制造過(guò)程的后期階段圖5的半導(dǎo)體器件；圖7示出了在制造過(guò)程的更后期階段圖5的半導(dǎo)體器件；圖8示出了在制造過(guò)程的下一階段圖7的半導(dǎo)體器件；圖9示出了在制造過(guò)程的更下一階段圖8的半導(dǎo)體器件。
具體實(shí)施例方式
為易于理解，附圖中的元件沒(méi)有必要按比例繪出，且在各附圖中適當(dāng)?shù)那闆r下使用相同的元件標(biāo)號(hào)。
圖1示出了在制造過(guò)程的后期階段或步驟隔離、電介質(zhì)、或低電容區(qū)域或區(qū)域(tub)10的頂視圖，作為半導(dǎo)體材料或半導(dǎo)體層或區(qū)域30的一部分區(qū)域。區(qū)域10包含基本上或幾乎連續(xù)的電介質(zhì)材料15形成的區(qū)域(tub)。區(qū)域10包括限定區(qū)域10的邊界、周長(zhǎng)或邊緣形狀的周邊11。區(qū)域10還包括矩陣或多個(gè)12在邊界周邊11內(nèi)的半導(dǎo)體突起、形狀、柱、柱區(qū)、半導(dǎo)體材料柱或桿13，它們被隔離或電介質(zhì)材料15圍繞。
為了在熱氧化或電介質(zhì)生長(zhǎng)步驟中使空位或空氣隙的形成和高應(yīng)力最小化，形成形狀13，而使相鄰排的形狀13相對(duì)偏移。如圖1所示，排122相對(duì)于排121偏移?？扇〉氖牵吔?1隨矩陣12的排對(duì)準(zhǔn)，如圖1所示。在一個(gè)實(shí)施例中，邊界11包括下凹部分16，使邊界11基本上與形狀13等距。在一個(gè)實(shí)施例中，在排122內(nèi)的形狀13之間的距離(在圖2中示為尺寸17)大于排121中的形狀13和排122中的形狀13之間的距離(在圖2中示為尺寸18)。這些特征對(duì)于在隨后的加工過(guò)程中使任何空氣隙或空位的形狀最小化很重要，已經(jīng)表明這在現(xiàn)有技術(shù)的結(jié)構(gòu)中產(chǎn)生了很大的問(wèn)題。這些特征還用于幾乎自限制和自平坦化的電介質(zhì)形成步驟中，其中這減小應(yīng)力。
圖2示出了在制造過(guò)程的早期階段的電介質(zhì)區(qū)域(tub)10。在該實(shí)施例中，形狀13為方形或類(lèi)似方形，且例如具有約0.8微米的寬度19。可取的是，形狀13間隔約0.4至0.8微米的距離17和18。距離17和18根據(jù)形狀13的長(zhǎng)度和寬度進(jìn)行調(diào)節(jié)，而使構(gòu)成形狀13的全部或基本上全部材料在隨后的加工過(guò)程中被消耗或轉(zhuǎn)化成電介質(zhì)材料15，如圖1所示。
例如，當(dāng)電介質(zhì)材料15包含熱氧化物且形狀13包含硅時(shí)，距離17和18以及寬度19根據(jù)約44％的二氧化硅厚度對(duì)應(yīng)在氧化物生長(zhǎng)步驟中消耗的硅量的關(guān)系進(jìn)行調(diào)節(jié)。在一個(gè)實(shí)施例中，當(dāng)形狀13是0.8微米乘0.8微米的方形，且高度約6微米(在圖3中示為距離23)時(shí)，距離17約0.8微米，距離18約0.6微米。這些尺寸導(dǎo)致自限制工藝，其中全部或基本上全部形狀13轉(zhuǎn)換成二氧化硅。這樣發(fā)現(xiàn)減小了應(yīng)力和空氣隙的形成，改善了可靠性和器件性能。
雖然形狀13在圖2中示為方形，但形狀13可以包含矩形、圓形、卵形、橢圓形、三角形或其組合。當(dāng)方形或矩形時(shí)，形狀13可以具有圓角?；蛘咝螤?3是啞鈴形或多邊形。
圖3示出了沿圖2中的基準(zhǔn)線3-3的電介質(zhì)區(qū)域(tub)10，示出了剖面形式的形狀13，作為半導(dǎo)體層或區(qū)域30的一部分。如圖所示，每一形狀13是獨(dú)立式的，具有鄰近的溝槽或間隙部分14。在一個(gè)實(shí)施例中，形狀13具有從半導(dǎo)體區(qū)域30的主表面21到間隙部分14的下表面或第二表面22的高度23，約4至8微米。區(qū)域30包含例如硅、IV-IV族復(fù)合半導(dǎo)體材料，III-V族復(fù)合半導(dǎo)體材料等。
圖4示出了本發(fā)明所述的具有電介質(zhì)區(qū)域(tub)10的半導(dǎo)體或集成電路器件33，以及形成有晶體管或二極管器件等的器件或活性元件區(qū)域31的局部頂視圖。無(wú)源元件比如電感在區(qū)域10上方、上或重疊形成，而提供具有低電容或減小與區(qū)域30的耦合作用的集成電路器件或結(jié)構(gòu)?？扇〉氖?，隔離區(qū)域34(例如溝槽隔離)還分隔了區(qū)域10和31。
現(xiàn)在轉(zhuǎn)向圖5-9，描述了一種形成低電容區(qū)域10的方法或工藝。作為所述實(shí)施例的一部分，還描述了溝槽隔離34和器件區(qū)域31，示出了本發(fā)明集成入集成電路工藝流程中。圖5示出了在制造過(guò)程的早期階段器件33的局部剖面圖。例如第一電介質(zhì)層41在半導(dǎo)體區(qū)域30的主表面上形成。例如，半導(dǎo)體區(qū)域30包含具有摻雜濃度約1.25×1016原子/立方厘米的P型硅。這一摻雜濃度根據(jù)具體的器件規(guī)格調(diào)節(jié)。半導(dǎo)體區(qū)域30包含例如在半導(dǎo)體襯底或區(qū)域36上形成的外延生長(zhǎng)層。
第一電介質(zhì)層41包含例如二氧化硅等，且具有約500埃的厚度。第二電介質(zhì)層42在第一電介質(zhì)層41上形成，且包含例如厚度在約500和1500埃之間的氮化硅。第一電介質(zhì)層41利用普通的熱生長(zhǎng)或淀積技術(shù)形成，第二電介質(zhì)層42利用普通的淀積技術(shù)形成。
在另一實(shí)施例中，多晶硅半導(dǎo)體層比如多晶硅層(未示出)淀積在第一和第二電介質(zhì)層41和42之間。在另一實(shí)施例中，第三電介質(zhì)層比如淀積氧化物(未示出)在第二電介質(zhì)層42上形成。光致抗蝕劑層46在第二電介質(zhì)層42上形成，且形成圖案而留下通過(guò)開(kāi)口47和48露出的第二電介質(zhì)層42的一些部分。重要的是，用于形成低電容區(qū)域10(例如形狀13)的開(kāi)口47比用于提供溝槽隔離34的開(kāi)口48更寬。然后第二電介質(zhì)層42和第一電介質(zhì)層41的露出部分利用普通的技術(shù)進(jìn)行蝕刻，露出半導(dǎo)體區(qū)域30的一些部分。然后去除光致抗蝕劑層46。
接著，使用各向異性干式蝕刻步驟來(lái)形成間隙14和溝槽340，如圖6所示。例如在該步驟中使用氯或氟基化學(xué)物質(zhì)。間隙14和溝槽340蝕刻至約6微米至約10微米或更深的深度。接著，例如使用濕式氫氟酸蝕刻和干式O2蝕刻清洗間隙14和溝槽34的側(cè)壁。
圖7示出了在制造過(guò)程的后續(xù)步驟的器件33?？蛇x的電介質(zhì)層71在間隙14和溝槽340的側(cè)壁上形成。在一個(gè)實(shí)施例中，電介質(zhì)層71包含厚度為0埃至約1000埃的熱氧化物。接著，在器件33上形成可選的多晶硅半導(dǎo)體層73。在一個(gè)實(shí)施例中，多晶層73包含厚度為0埃至約5000埃的多晶硅層，足以填充或過(guò)填充溝槽340的寬度。層73利用大氣CVD或低壓CVD技術(shù)形成。
接著，使用各向同性或各向異性深腐蝕技術(shù)去除層73的一些部分，使層73平坦化。在一個(gè)實(shí)施例中，去除第二電介質(zhì)層42，而形成圖8所示的結(jié)構(gòu)33。由于開(kāi)口47的寬度，在層73形成之后，間隙14的一部分仍然存在。間隙14的這些剩余部分對(duì)于形狀13暴露而在隨后的加工中形成電介質(zhì)區(qū)域(tub)很重要。
然后，使包括形狀13的結(jié)構(gòu)33暴露于包括與形狀13的材料反應(yīng)而形成電介質(zhì)層15的化學(xué)物質(zhì)的周?chē)h(huán)境，如圖9所示。這樣形成低電容隔離區(qū)域或區(qū)域(tub)10。在一個(gè)實(shí)施例中，結(jié)構(gòu)33暴露于1100攝氏度下的濕氧化環(huán)境，使形狀13的全部或主要部分轉(zhuǎn)換而形成連續(xù)或幾乎連續(xù)的低應(yīng)力二氧化硅區(qū)域。在一個(gè)實(shí)施例中，電介質(zhì)層115包含厚度約5000埃至約11000埃的二氧化硅。在電介質(zhì)層115的形成過(guò)程中，層71和73的鄰近形狀13的那些部分轉(zhuǎn)換成二氧化硅。
在隨后的加工步驟中，無(wú)源元件93比如電感、接合盤(pán)等在電介質(zhì)層115上形成。類(lèi)似地，有源器件比如晶體管和二極管(未示出)在活性區(qū)域31內(nèi)形成。電介質(zhì)區(qū)域10用于無(wú)源元件93和半導(dǎo)體材料30的區(qū)域之間的減小應(yīng)力的隔離，從而提高半導(dǎo)體器件33的性能。
如圖5-9的工藝流程所示，電介質(zhì)區(qū)域10容易集成到現(xiàn)有的溝槽隔離流程中，而沒(méi)有增加掩膜步驟。而且，偏移的矩陣12和周邊11的初始結(jié)構(gòu)提供了最后完全或幾乎完全氧化的區(qū)域，該區(qū)域合并入一個(gè)幾乎連續(xù)的低應(yīng)力電介質(zhì)區(qū)域(tub)。形狀13的空間關(guān)系還提供了一個(gè)深度獨(dú)立，基本上沒(méi)有空位，自限制和自平坦化的隔離結(jié)構(gòu)，克服了現(xiàn)有技術(shù)的結(jié)構(gòu)和方法的缺陷。
用于在深度23約為6微米的局部氧化的形狀13的電介質(zhì)區(qū)域10上形成的MIM電容器的電容數(shù)據(jù)表明，與在普通的場(chǎng)式氧化隔離上形成的MIM電容器相比，襯底的寄生電容減小了25％。此外，在電介質(zhì)區(qū)域10的局部氧化的形狀13上形成的MIM電容器表明，與在普通的場(chǎng)式氧化隔離上形成的MIM電容器相比，Q提高了85％。電容的進(jìn)一步減小產(chǎn)生于增加的側(cè)壁氧化。
這樣根據(jù)本發(fā)明，顯然已經(jīng)提供了一種用于形成低應(yīng)力低電容的隔離區(qū)域(tub)的結(jié)構(gòu)和方法。區(qū)域(tub)容易集成到半導(dǎo)體器件流程中，從而節(jié)省制造成本。低應(yīng)力區(qū)域(tub)增強(qiáng)了器件性能，且提高了產(chǎn)量和可靠性。通過(guò)消除或減小空位和空氣隙，本發(fā)明的結(jié)構(gòu)和方法還減小或消除了任何相應(yīng)的污染問(wèn)題。
雖然已經(jīng)參照具體實(shí)施例描述和示出了本發(fā)明，但本發(fā)明不限于這些示例性實(shí)施例。例如，在形成電介質(zhì)層91之后，使用附加的淀積或平坦化步驟，填充電介質(zhì)中的任何剩余的空位或間隙，或提供更平坦的主表面。而且，在矩陣12內(nèi)的形狀可以相同或不同或稍稍不同的形狀的組合。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到可以作出改進(jìn)和變化，而沒(méi)有脫離本發(fā)明的主旨。所以，本發(fā)明旨在包含落入所附權(quán)利要求范圍內(nèi)的所有這些變體和改進(jìn)。
權(quán)利要求
1.一種用于形成隔離區(qū)域的方法，其特征在于包含步驟提供半導(dǎo)體材料的區(qū)域；在所述半導(dǎo)體材料的區(qū)域內(nèi)形成多個(gè)形狀；以及使所述多個(gè)形狀暴露于包含與所述多個(gè)形狀反應(yīng)的化學(xué)物質(zhì)的周?chē)h(huán)境，形成低電容隔離區(qū)域。
2.如權(quán)利要求1所述的方法，其特征在于所述暴露步驟包括使所述多個(gè)形狀熱氧化而形成二氧化硅隔離區(qū)域。
3.如權(quán)利要求1所述的方法，其特征在于還包含在所述多個(gè)形狀周?chē)纬蛇吔绲牟襟E，其中所述邊界包括下凹部分。
4.如權(quán)利要求1所述的方法，其特征在于所述暴露步驟包括基本上消耗全部的所述多個(gè)形狀。
5.如權(quán)利要求1所述的方法，其特征在于還包含在所述低電容隔離區(qū)域上形成無(wú)源器件。
6.如權(quán)利要求1所述的方法，其特征在于形成所述多個(gè)形狀的步驟包括蝕刻所述半導(dǎo)體材料的區(qū)域的露出部分。
7.如權(quán)利要求1所述的方法，其特征在于形成所述多個(gè)形狀的步驟包括形成獨(dú)立形狀的矩陣，其中相鄰排的形狀互相偏移。
8.一種半導(dǎo)體器件，其特征在于半導(dǎo)體材料的區(qū)域；電介質(zhì)區(qū)域，包含形狀矩陣，其中相鄰排的形狀發(fā)生偏移。
9.如權(quán)利要求8所述的器件，其特征在于所述電介質(zhì)區(qū)域包含氧化的硅形狀。
10.如權(quán)利要求8所述的器件，其特征在于所述電介質(zhì)區(qū)域包括具有下凹部分的邊界。
全文摘要
在一個(gè)實(shí)施例中，獨(dú)立式半導(dǎo)體形狀形成的矩陣被氧化而形成低電容隔離區(qū)域(tub)。在矩陣中相鄰排的形狀互相偏移，而使區(qū)域(tub)的形成過(guò)程中空氣隙和空位的形成最小化。在另一實(shí)施例中，相鄰排之間的間隔小于排內(nèi)形狀之間的間隔。
文檔編號(hào)H01L21/316GK1655338SQ20051000811
公開(kāi)日2005年8月17日 申請(qǐng)日期2005年2月6日 優(yōu)先權(quán)日2004年2月9日
發(fā)明者戈登·M.·格利瓦納 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司