專利名稱：減小電容和開關(guān)損失的肖特基二極管結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及二極管的結(jié)構(gòu)和制造，且明確地說涉及碳化硅肖特基勢壘二極管的結(jié)構(gòu)和制造。
背景技術(shù)：
碳化硅(SiC)由于其優(yōu)良的材料特性而成為用于功率裝置的具有吸引力的半導(dǎo)體材料。高臨界電場強(qiáng)度使SiC有利于具有低導(dǎo)通電阻(Ron)的單極裝置。額定值＞600V的SiC肖特基勢壘二極管(Schottky barrier diode，SBD)正變得普及。最小逆恢復(fù)損失是這些高壓(HV)SBD提供的優(yōu)于常規(guī)硅PiN二極管的優(yōu)點(diǎn)之一。對于這些HV SBD來說，不存在少數(shù)存儲(chǔ)電荷損失，主要損失是由于SBD的電容電荷。HV SBD提供的其它優(yōu)點(diǎn)包含高結(jié)溫額定值，和低正向電壓(Vf)和允許容易并聯(lián)的正溫度系數(shù)。因此，SiC SBD對于通常大于100KHz的高頻率應(yīng)用具有吸引力。在這些應(yīng)用中，開關(guān)損失占主導(dǎo)地位。由于總開關(guān)損失與頻率×Esw成比例(其中Esw是開關(guān)能量損失)，所以Esw的減小具有吸引力?？赏ㄟ^(例如)減小電容電荷(Qc)和峰值逆恢復(fù)電流(Irrmax)來減小Esw。
常規(guī)SiC SBD使用單一外延層來支承閉鎖電壓。此單一外延層的摻雜和厚度是基于額定擊穿電壓和最佳Ron值來選擇的。因此，對于選定的擊穿電壓來說，摻雜幾乎是固定的，且SBD的電容取決于摻雜濃度。舉例來說，在常規(guī)逆偏壓情況下，較高摻雜濃度意味著較薄的耗盡層，且導(dǎo)致二極管的電容增加。此常規(guī)設(shè)計(jì)尤其在低逆電壓下導(dǎo)致高電容。高電容導(dǎo)致相對較高的Qc和Irrmax，藉此增加開關(guān)損失。常規(guī)SiC SBD包含(例如)由Durham，North Carolina的Cree，Inc.提供的4A/600 V SiC SBD(CSD04060)。
如圖1所描繪，常規(guī)SiC SBD 100結(jié)構(gòu)包含N+(高度摻雜)SiC襯底102、安置在襯底102上的單一N型外延層104，和安置在外延層104上的金屬肖特基接觸件106。圖2中，描繪具有兩個(gè)外延層的常規(guī)SBD 200，其具有N+SiC襯底202、安置在襯底202上的N+SiC外延層204、安置在N+外延層204上的N型SiC外延層206，和安置在N型外延層206上的肖特基接觸件208。在圖1和2中，幾乎所有閉鎖電壓均由最頂端N外延層支承。定位在N型外延層206下方的N+外延層204不支承大量電壓，且其通常用于防止電場到達(dá)襯底。
在這些情況下(圖1和2)，逆恢復(fù)損失由最頂端N型外延層104(圖1)、206(圖2)的摻雜濃度和厚度確定?？赏ㄟ^減小頂部外延層的摻雜濃度或調(diào)節(jié)頂部外延層的摻雜和厚度來降低電容和Qc。這些修改可降低Qc和Irrmax，且因此減小二極管和關(guān)聯(lián)的開關(guān)中的開關(guān)損失。較輕微的表面摻雜也減小泄漏電流。然而，對常規(guī)SiC SBD的頂部外延層的這種調(diào)節(jié)增加導(dǎo)通電阻(Ron)和正向電壓(Vf)，并且產(chǎn)生脆弱擊穿(即，低無阻尼感應(yīng)開關(guān)(Undamped Inductive Switching，UIS)能力)。
基于以上內(nèi)容，仍然需要一種改進(jìn)的SiC SBD結(jié)構(gòu)以減小電容和開關(guān)損失，同時(shí)對Ron和Vf僅產(chǎn)生較小影響。

發(fā)明內(nèi)容
通過一種半導(dǎo)體裝置的一方面中的提供來克服現(xiàn)有技術(shù)的缺點(diǎn)并提供額外優(yōu)點(diǎn)。所述半導(dǎo)體裝置包含(例如)高度摻雜N型SiC襯底；安置在襯底上的N型SiC第一外延層，所述第一外延層具有第一摻雜劑濃度；和安置在第一外延層上的輕微摻雜N型SiC第二外延層，所述第二外延層具有第二摻雜劑濃度。所述第二摻雜劑濃度小于所述第一摻雜劑濃度。所述第一外延層和所述第二外延層每一者均支承半導(dǎo)體裝置的閉鎖電壓的大部分。作為一個(gè)實(shí)例，所述半導(dǎo)體裝置是肖特基勢壘二極管。
在本發(fā)明的另一方面中，提供一種半導(dǎo)體裝置，其包含(例如)高度摻雜N型SiC襯底；安置在襯底上的N型SiC底部外延層，所述底部外延層具有第一摻雜劑濃度；超越襯底而定位的一個(gè)或一個(gè)以上N型SiC中間外延層，其中所述一個(gè)或一個(gè)以上中間外延層中的一層是上層且所述一個(gè)或一個(gè)以上中間外延層中的一層是下層。在所述中間層中，上層定位成距襯底最遠(yuǎn)，且下層安置在襯底上。所述半導(dǎo)體裝置進(jìn)一步包含安置在所述一個(gè)或一個(gè)以上中間層的上層上的N型SiC頂部外延層，所述頂部外延層具有第二摻雜劑濃度。至少兩個(gè)外延層每一者均支承半導(dǎo)體裝置的閉鎖電壓的大部分。所述第二摻雜劑濃度小于所述第一摻雜劑濃度且小于所述一個(gè)或一個(gè)以上中間外延層的摻雜劑濃度。作為一實(shí)例，所述半導(dǎo)體裝置是肖特基勢壘二極管。
在本發(fā)明的又一方面中，提供一種半導(dǎo)體裝置，其包含(例如)高度摻雜N型SiC襯底和安置在襯底上的N型SiC外延層。所述外延層具有根據(jù)距襯底的距離而變化的連續(xù)分級(jí)摻雜劑濃度。摻雜劑濃度從距襯底最遠(yuǎn)距離處的最低濃度到距襯底最近距離處的最高濃度而變化。
本文也描述并主張對應(yīng)于上文概述的半導(dǎo)體裝置的制造方法。
通過本發(fā)明的技術(shù)來實(shí)現(xiàn)各種特征和優(yōu)點(diǎn)。本文詳細(xì)描述本發(fā)明的其它實(shí)施例和方面且將其視為所主張的本發(fā)明的一部分。


在本說明書的結(jié)論處的權(quán)利要求書中特別指出并清楚地主張了被視為本發(fā)明的主題。從以下結(jié)合附圖做出的詳細(xì)描述中了解本發(fā)明的以上和其它目的、特征及優(yōu)點(diǎn)，附圖中圖1描繪具有單一外延碳化硅層的現(xiàn)有技術(shù)肖特基勢壘二極管(SBD)的橫截面；圖2描繪具有兩個(gè)外延碳化硅層的現(xiàn)有技術(shù)SBD的橫截面；圖3A以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的待用于SBD中的碳化硅襯底和涂覆于襯底的N+摻雜劑；圖3B以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的成長在圖3的碳化硅襯底上的第一碳化硅外延層和涂覆于第一外延層的N型摻雜劑的一個(gè)實(shí)施例；圖3C以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的成長在圖4的第一外延層上的第二碳化硅外延層和涂覆于第二外延層的N-摻雜劑的一個(gè)實(shí)施例；圖3D以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的具有圖3A的襯底、圖3B和3C所示的兩個(gè)外延層和一金屬肖特基接觸件的完成的SBD的一個(gè)實(shí)施例；圖4以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的具有三個(gè)外延層的完成的SBD的一個(gè)實(shí)施例；圖5以橫截面圖描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的具有四個(gè)外延層的完成的SBD的一個(gè)實(shí)施例；圖6描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的圖3D中描繪的兩個(gè)外延層的SBD、圖5中描繪的四個(gè)外延層的SBD和具有連續(xù)分級(jí)摻雜的SBD的線性設(shè)計(jì)的摻雜分布；圖7描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的關(guān)于損失的模擬結(jié)果的表，其將常規(guī)的一個(gè)外延層的SBD與圖3D中描繪的兩個(gè)外延層的SBD、圖6的線性SBD設(shè)計(jì)、圖5中描繪的四個(gè)外延層的SBD和非線性SBD設(shè)計(jì)等十八種設(shè)計(jì)進(jìn)行比較；圖8描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的常規(guī)的一個(gè)外延層的SBD(圖1)、圖3D中描繪的兩個(gè)外延層的SBD、圖5中描繪的四個(gè)外延層的SBD設(shè)計(jì)和圖6的線性SBD設(shè)計(jì)的電容相對于逆電壓的曲線；
圖9描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的圖1中描繪的常規(guī)的一個(gè)外延層的SBD、圖3D中描繪的兩個(gè)外延層的SBD設(shè)計(jì)、圖5中描繪的四個(gè)外延層的SBD設(shè)計(jì)、圖6的線性SBD設(shè)計(jì)和圖7的非線性設(shè)計(jì)的總損失相對于頻率的曲線；和圖10描繪根據(jù)本發(fā)明的一個(gè)或一個(gè)以上方面的常規(guī)的一個(gè)外延層的SBD(圖1)、圖3D中描繪的兩個(gè)外延層的SBD、圖6的線性SBD設(shè)計(jì)和圖5中描繪的四個(gè)外延層的SBD設(shè)計(jì)的電場分布。
具體實(shí)施例方式
根據(jù)本發(fā)明的一方面，提供一種增強(qiáng)半導(dǎo)體裝置，其用于減小電容和開關(guān)損失同時(shí)保持對Vf和Ron的影響可忽略。作為一個(gè)實(shí)例，所述半導(dǎo)體裝置是肖特基勢壘二極管(SBD)，其使用碳化硅襯底、安置在襯底上的N型SiC第一外延層和安置在第一外延層上的N-SiC第二外延層。第二外延層具有低于第一外延層的摻雜劑濃度。第二外延層也優(yōu)選地薄于第一外延層。選擇外延層的摻雜劑濃度和厚度尺寸使得每一外延層支承SBD的閉鎖電壓的大部分，且使得與常規(guī)SBD相比，SBD的電容和總損失減小?？倱p失改進(jìn)甚至在較高頻率下更大，從而使本發(fā)明對于例如個(gè)人計(jì)算機(jī)和其它電子器具中使用的電源的高頻率(例如，200-300KHz)裝置尤其具有吸引力。
圖3D中描繪包含并使用本發(fā)明的一個(gè)或一個(gè)以上方面的SBD的一個(gè)實(shí)施例，且圖3A-3C中描繪圖3D的SBD 318的制造方法。圖3A中，制造SBD 318的第一步驟300包含提供SiC襯底302，所述SiC襯底302經(jīng)受常規(guī)摻雜技術(shù)以為襯底302提供N+摻雜。如圖3B中所描繪，制造SBD 318的第二步驟306包含具有N+導(dǎo)電性的SiC襯底302，和成長在襯底302上的第一SiC外延層308。將N型摻雜涂覆到第一外延層308。圖3C中，描繪制造SBD 318的第三步驟312。步驟312產(chǎn)生SBD的一部分，其包含N+SiC襯底302、安置在襯底302上的N型SiC第一外延層308和成長在第一外延層308上的SiC第二外延層314。將輕微摻雜(N-摻雜)涂覆到第二外延層314。在相應(yīng)外延層的成長期間應(yīng)用上述摻雜步驟。
最后，圖3D描繪完成的SBD 318。SBD 318包含N+SiC襯底302、第一和第二外延層308、314(如上文參看圖3C所描述)，和安置在第二外延層314上的金屬肖特基接觸件320。襯底302被高度摻雜使得(例如)其摻雜劑濃度大于外延層308、314中任一者的摻雜劑濃度。第二外延層314的厚度優(yōu)選地薄于外延層308。作為實(shí)例，第二外延層314與第一外延層308的厚度比率是1∶2(例如，2μm∶4μm)。圖7中展示其它厚度尺寸和比率的實(shí)例。將第二外延層314的厚度選擇為較小(例如，約1μm到2μm)使得產(chǎn)生的對Ron和Vf的影響較低。此外，第二外延層314被輕微摻雜且其摻雜劑濃度相對低于第一外延層308。作為一個(gè)實(shí)例，第二外延層314與第一外延層308的摻雜劑濃度比率是1∶6(例如，3.0×1015原子/cm3比1.8×1016原子/cm3)。圖6中描繪與這些厚度和摻雜實(shí)例關(guān)聯(lián)的摻雜分布(即，摻雜分布600的兩層情況)。本發(fā)明包含SBD的外延層的其它摻雜劑濃度和濃度比率，且圖7中展示這些濃度和比率的實(shí)例。將第二外延層314的摻雜劑濃度選擇為較低以減小低電壓下的電容(即，當(dāng)電容通常最高時(shí))。此電容減小會(huì)減小二極管中的逆恢復(fù)損失和開關(guān)中的接通損失。通過優(yōu)化第一和第二外延層308、314的厚度尺寸和摻雜濃度，可使總損失(開關(guān)和傳導(dǎo)損失)最小化。下文參看圖7描述優(yōu)化的厚度尺寸和摻雜濃度的實(shí)例。
在完成的SBD 318中，每一外延層308、314支承二極管的閉鎖電壓的大部分。舉例來說，每一外延層308、314支承閉鎖電壓的50％。作為另一實(shí)例，第一外延層308支承閉鎖電壓的30％，而第二外延層314支承閉鎖電壓的70％。由SBD 318的兩個(gè)外延層支承的閉鎖電壓的這些百分比僅為示范性的，且本發(fā)明可預(yù)期作為閉鎖電壓的大部分的其它百分比。由本發(fā)明中多個(gè)外延層中的每一者支承的閉鎖電壓的大部分與常規(guī)SBD不同，在常規(guī)SBD中，僅單一最頂端外延層支承閉鎖電壓的全部或幾乎全部。
可作為制造SBD 318的工藝中的分離的外延層成長步驟來形成外延層308、314，或者，可作為單一外延層成長步驟的一部分來成長這些層。成長外延層的成本是制造晶片的總成本的約30％。如果在分離的步驟中形成層308、314，那么外延層成長的成本通常加倍，藉此使總晶片成本增加約30％。有利地，作為同一成長步驟的一部分來形成層308、314對總制造成本幾乎沒有影響。
圖4中描繪包含并使用本發(fā)明的一個(gè)或一個(gè)以上方面的SBD的另一實(shí)施例。圖4中的SBD 400包含N+SiC襯底402、安置在襯底402上的N+SiC外延層404、安置在N+SiC外延層404上的N型SiC外延層406、安置在N型SiC外延層406上的N-SiC外延層408，和安置在N-SiC外延層408上的金屬肖特基接觸件410。層408是最輕微摻雜的外延層。與圖3D的SBD 318相比，SBD 400包含額外的外延層404，其具有高摻雜劑濃度。與兩個(gè)外延層的SBD(圖3D)的情況中一樣，在成長期間摻雜每一外延層404、406、408。至少所述兩個(gè)最頂端外延層406、408中的每一者支承SBD 400的閉鎖電壓的大部分。在一個(gè)實(shí)例中，三個(gè)外延層404、406、408每一者支承SBD 400的閉鎖電壓的大部分(例如，三分之一)。
所屬領(lǐng)域的技術(shù)人員將了解，本發(fā)明的其它實(shí)施例可能是將一個(gè)或一個(gè)以上SiC外延層安置在外延層404與襯底402之間，其中所述一個(gè)或一個(gè)以上額外SiC外延層每一者支承SBD的閉鎖電壓的大部分。在這些具有額外外延層的其它實(shí)施例中，外延層的摻雜劑水平從最接近上表面(即，最接近肖特基接觸件)的外延層到最接近襯底的外延層而增加。舉例來說，圖5描繪四個(gè)外延層的SBD 500，其包含N+SiC襯底502、第一SiC外延層504、第二SiC外延層506、第三SiC外延層508、第四SiC外延層510和肖特基接觸件512。通過上文參看圖3D和4描述的工藝來形成并摻雜外延層。外延層的摻雜劑水平以階梯狀樣式從最接近SBD 500上表面的最低摻雜外延層510到最接近襯底502的最高摻雜外延層504而變化。圖6的摻雜分布600的四層情況描繪SBD 500中的摻雜劑水平和摻雜劑水平的階梯狀增加。與兩個(gè)外延層的SBD的情況中一樣，可在保持本發(fā)明優(yōu)點(diǎn)的同時(shí)改變圖4和5中的外延層的厚度，和/或圖4和5中的外延層之間的摻雜劑比率。每一外延層504、506、508、510支承SBD 500的閉鎖電壓的大部分。
作為另一替代實(shí)施例，可通過連續(xù)分級(jí)一外延層來形成具有SBD 318的有益效果的SBD，所述外延層安置在N+SiC襯底上，其中最低摻雜部分在層的頂部處。肖特基接觸件可安置在外延層上。一個(gè)實(shí)例是連續(xù)分級(jí)的SBD，其中摻雜劑水平在SBD的外延區(qū)域的6微米厚度上線性變化。此實(shí)例包含以線性方式從接近外延區(qū)域上表面(例如，0.00微米深度處)的3.0×1015原子/cm3到外延區(qū)域底部處(例如，6.00微米深度處)的1.8×1016原子/cm3變化的摻雜劑水平。圖6中描繪的摻雜分布600包含此連續(xù)分級(jí)的實(shí)例(即，圖6中的線性情況)。下文中，將此類型的連續(xù)分級(jí)SBD稱為線性情況或線性設(shè)計(jì)。利用線性設(shè)計(jì)的SBD的其它實(shí)例可使用上述外延區(qū)域的不同摻雜劑水平和/或不同厚度。舉例來說，線性情況可包含一SBD，其在外延區(qū)域的上表面處具有小于3.0×1015原子/cm3的摻雜劑水平且/或在外延區(qū)域底部處具有大于1.8×1016原子/cm3的摻雜劑水平。此外，線性情況可包含厚度大于或小于6.00微米的外延區(qū)域。
盡管圖6中未圖示，但在外延層頂部處包含最低摻雜部分的具有連續(xù)分級(jí)非線性摻雜分布的SBD預(yù)期可作為本發(fā)明的替代實(shí)施例，且所述SBD提供本文參照SBD 318描述的益處。舉例來說，具有非線性設(shè)計(jì)的SBD包含一外延層，所述外延層的摻雜劑濃度非線性地從外延層上表面到外延層底部(即，最接近襯底的部分)而變化。作為連續(xù)分級(jí)非線性設(shè)計(jì)的優(yōu)選實(shí)施例，SBD外延層的摻雜劑濃度隨著從外延層上表面到層底部的距離的平方而變化(即，依據(jù)平方律變化)?？紤]相反方向上(從最接近襯底的外延層部分到外延層上表面)的距離，此非線性設(shè)計(jì)實(shí)例中外延層的摻雜劑濃度隨著距襯底的距離的平方而逆變化(即，依據(jù)平方反比律變化)。
圖7到10概述經(jīng)執(zhí)行以驗(yàn)證本發(fā)明的二維數(shù)值和混合模式模擬。圖7描繪表700，其比較與兩個(gè)外延層的SBD 318(圖3D)和常規(guī)SBD 100(圖1)的總損失(TL)有關(guān)的模擬結(jié)果(也稱為控制)?？倱p失是傳導(dǎo)損失+開關(guān)損失。傳導(dǎo)損失等于I×Vf×d，其中I是電流，Vf是I處的正向壓降，且d是占空比(即，二極管保持接通的時(shí)間分?jǐn)?shù))。開關(guān)損失等于Vbus×Qc×f，其中Vbus是用于開關(guān)的總線電壓，Qc是電容電荷，且f是頻率。
控制情況是圖7的“子晶片”列中的設(shè)計(jì)1，且將SBD 318的厚度尺寸與摻雜劑濃度的各種組合列示為設(shè)計(jì)2到19。設(shè)計(jì)20是上述線性情況，設(shè)計(jì)21是圖5中描述的四個(gè)外延層的情況，且設(shè)計(jì)22是上述非線性實(shí)例(平方律或平方反比律情況)的近似。對于設(shè)計(jì)2到19來說，圖7包含針對第二外延層314的摻雜劑濃度列Ndop1和針對第一外延層308的Ndop2。表700包含與第二外延層314的三種摻雜劑濃度(即，3.0×1015原子/cm3、5.0×1015原子/cm3和7.0×1015原子/cm3)配對的第一外延層308的摻雜劑濃度1.8×1016原子/cm3。對于這三個(gè)摻雜劑配對的每一者來說，表700的Epithk1(針對第二外延層314)和Epithk2(針對第一外延層308)列中包含厚度尺寸的各種組合。第二外延層314和第一外延層308的這些各種厚度尺寸配對包含1μm，2μm；2μm，4μm；1μm，4.5μm；2μm，4.5μm；1μm，5μm；和2μm，5μm，其中每一配對采取格式層314，層308。盡管表700中這些厚度配對采取約2∶1到約5∶1范圍內(nèi)的第一層比第二層的比率，但其它厚度比率也可提供本文揭示的本發(fā)明的優(yōu)點(diǎn)。舉例來說，本發(fā)明可預(yù)期大于約5∶1的厚度比率。類似地，盡管表700包含約2∶1到約6∶1的第一層比第二層的摻雜劑濃度比率(也稱為“摻雜劑比率”)，但本發(fā)明中也包含其它摻雜劑比率。舉例來說，如果摻雜劑比率至少為約6∶1或在1∶1與2∶1之間，那么可實(shí)現(xiàn)總損失的有利降低。
圖6中展示線性情況和四層情況(設(shè)計(jì)20和21)的摻雜劑濃度和厚度尺寸。同樣，線性情況包含6微米厚的區(qū)域上的連續(xù)分級(jí)摻雜，且摻雜劑濃度線性地從區(qū)域頂部處的3.0×1015原子/cm3到底部處(即，最接近襯底的部分)的1.8×1016原子/cm3而變化。圖6中的四層情況包含四個(gè)外延層，每一層為1.5微米厚。以距襯底最遠(yuǎn)的層開始，四層情況中層的摻雜劑濃度(以原子/cm3計(jì))為4.88×1015、8.63×1015、1.24×1016和1.61×1016。設(shè)計(jì)22中，上述非線性實(shí)例的近似利用具有3.94×1015、6.75×1015、1.14×1016和1.80×1016的摻雜劑濃度(以原子/cm3計(jì))的四個(gè)階梯。
表700中其它列包含室溫下且電流密度為400安培(VfR400)的情況下二極管的正向電壓；擊穿電壓(BV)；0伏和300伏逆電壓(Cak0V和Cak300V)下陽極與陰極之間的電容；相對于由每一設(shè)計(jì)的逆恢復(fù)波形形成的區(qū)域面積的逆恢復(fù)電荷(Qrr、Qa、Qb、Qtail)；和峰值電流(Irrmax)處的逆恢復(fù)。Qrr(即，Qc)等于Qa+Qb+Qtail。每一設(shè)計(jì)的總損失級(jí)別主要取決于Irrmax，且也取決于電容電荷和VfR400。
表700中設(shè)計(jì)3由于其較低Qc和Irrmax而識(shí)別為具有200KHz處的第三最低總損失。將設(shè)計(jì)3與控制相比，設(shè)計(jì)3使用具有低6倍的摻雜的2μm薄頂部外延層314導(dǎo)致以下近似減小0V處(Cak0V)的電容減小50％以上，電容電荷減小約30％，且Irrmax減小約20％。設(shè)計(jì)3的VfR400值高于(較不有利)控制，但此差異(即，Vf損失)較低(即，僅約為0.16V)。與控制相比，設(shè)計(jì)2到19的較低Irrmax減小開關(guān)中的接通損失。因此，二極管和開關(guān)中的較低損失導(dǎo)致SBD 318較冷地運(yùn)作且具有增加的可靠性?；蛘?，可在SBD 318的溫度性能保持不變的同時(shí)減小小芯片大小或散熱片。
表700中增強(qiáng)的設(shè)計(jì)2到19的每一者的BV大于控制的BV。在常規(guī)SBD中，較高BV對應(yīng)于較高總損失。因此，如果減小本發(fā)明的BV使其與控制的BV匹配，那么SBD318的上述改進(jìn)將甚至更大。
表700的設(shè)計(jì)20(線性情況)和設(shè)計(jì)21(四個(gè)外延層情況)提供200KHz處的第二最低總損失。與控制情況相比，這些設(shè)計(jì)導(dǎo)致以下近似減小0V處(Cak0V)的電容減小約52％(設(shè)計(jì)20)和47％(設(shè)計(jì)21)，電容電荷減小約35％，且Irrmax減小約24％。設(shè)計(jì)20或21的Vf損失相對較低(即，約為0.11V)。與控制情況相比，表700的設(shè)計(jì)22(非線性、平方反比律情況)提供200KHz處的最低總損失，其中近似減小為Cak0V減小52％，電容電荷減小41.5％，且Irrmax減小28％。設(shè)計(jì)22的Vf損失約為0.145V。上文參照設(shè)計(jì)2到19論述的優(yōu)點(diǎn)也適用于設(shè)計(jì)20、21和22。
圖8描繪電容曲線800，其將電容映射為常規(guī)SBD 100(圖1；圖7的控制SBD)、兩個(gè)外延層的SBD 318(圖3D)、四個(gè)外延層的SBD 500和上述線性情況SBD的逆電壓的函數(shù)。由于針對四個(gè)外延層情況和線性情況的電容曲線近似相等，所以其在圖8中展示為一條曲線(即，線性/四層情況)。如圖8中所描繪，從0V到300V，SBD 318的電容小于控制情況的電容。舉例來說，在0V逆電壓處，當(dāng)電容最高時(shí)，與控制相比，SBD318使電容減小兩倍以上。隨著逆電壓增加到300V，由SBD 318引起的電容的減小量減少。同樣，SBD 318提供的此電容減小是由于使用輕微摻雜的頂部外延層314。如圖8中所示，與控制相比的電容減小也由線性/四層情況提供。對于大于或等于約50伏的逆電壓來說，線性/四層情況比兩個(gè)外延層的SBD 318提供更低的電容。與線性情況關(guān)聯(lián)的較低電容是由于最輕微摻雜處于連續(xù)分級(jí)區(qū)域的頂部處(即，距SiC襯底最遠(yuǎn))。類似地，與四層情況關(guān)聯(lián)的較低電容是由于最輕微摻雜外延層是最頂端外延層(即，距襯底最遠(yuǎn)的外延層)而導(dǎo)致的。
圖9描繪常規(guī)SBD 100(圖1；圖7的控制SBD)、使用圖5的設(shè)計(jì)3的SBD 318、使用圖5的四個(gè)外延層或上述線性設(shè)計(jì)的SBD和使用上述非線性平方反比律設(shè)計(jì)的SBD的總損失相對于頻率的曲線900。由于針對四層設(shè)計(jì)和線性設(shè)計(jì)的總損失曲線近似相等，所以其在圖9中展示為一條曲線(即，四層/線性設(shè)計(jì)情況)。圖9展示在大于約50KHz的頻率處，新穎SBD設(shè)計(jì)的總損失小于現(xiàn)有技術(shù)SBD的總損失?？倱p失的此減小是由于較低的開關(guān)能量損失(Esw)。圖9中展示的曲線證明當(dāng)將SBD 318用于通常使用SiC肖特基二極管(例如，針對計(jì)算機(jī)的電源)的高頻率應(yīng)用(例如，＞150KHz)時(shí)總損失的有利降低。類似總損失優(yōu)點(diǎn)由SBD 500(圖5)或上述線性或非線性情況提供，且圖9中展示所述優(yōu)點(diǎn)。
圖10描繪電場分布1000，其將控制情況(圖1的SBD 100；圖7的控制SBD)與兩個(gè)外延層的情況(圖3D的SBD 318)且與線性和四層情況(即，上述線性情況和圖5的四個(gè)外延層的SBD)進(jìn)行比較。這些分布1000映射上述SBD設(shè)計(jì)的電場在至多達(dá)到層的6.00微米厚度的外延層的各種深度處的變化。由于線性和四層情況的電場分布近似相等，所以其在圖10中展示為一條曲線(即，線性/四層情況)。在兩層和線性/四層情況中，與控制情況相比，表面電場(即，在0.00微米處)較低。因?yàn)楸砻骐妶龅拇私档?，所以這些新穎SBD設(shè)計(jì)與較低泄漏電流和改進(jìn)的可靠性相關(guān)聯(lián)。
有利地，具有至少兩個(gè)外延層的肖特基勢壘二極管(其中外延層中的至少兩者各支承閉鎖電壓的大部分，如本文描述)提供較低電容和減小的總損失(開關(guān)和傳導(dǎo))，同時(shí)保持對Ron和Vf的負(fù)面影響較低。同樣，輕微摻雜的頂部外延層有助于在低電壓下減小電容，且從而導(dǎo)致二極管中逆恢復(fù)損失和開關(guān)中接通損失減小。利用新穎SBD也降低了電容電荷和峰值逆恢復(fù)電流。通過優(yōu)化支承閉鎖電壓的大部分的至少兩個(gè)外延層的厚度和摻雜，可使總損失最小化。本文描述的SBD的二極管和開關(guān)中的較低損失也導(dǎo)致裝置以增加的可靠性較冷地運(yùn)作。此外，本文描述的新穎SBD的結(jié)構(gòu)允許減小二極管的小芯片大小或散熱片，藉此降低生產(chǎn)成本。明確地說，可減小小芯片大小以便獲得相同溫度性能。此外，新穎SBD提供較低表面電場，所述較低表面電場導(dǎo)致較低泄漏電流和改進(jìn)的可靠性。
盡管本文已詳細(xì)描繪并描述了優(yōu)選實(shí)施例，但相關(guān)領(lǐng)域的技術(shù)人員將了解，可在不脫離本發(fā)明精神的情況下作出各種修改、添加、替換和類似變化，且因此將這些變化視為處于如所附權(quán)利要求書中界定的本發(fā)明的范圍內(nèi)。舉例來說，盡管本文描述的新穎半導(dǎo)體裝置是SiC SBD，但也可將具有至少兩個(gè)外延層且其中這些層中的至少兩者各支承裝置的閉鎖電壓的大部分的半導(dǎo)體結(jié)構(gòu)實(shí)施為結(jié)勢壘控制肖特基(JBS)二極管、PN二極管，或結(jié)型場效應(yīng)晶體管(JFET)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或靜電感應(yīng)晶體管(SIT)。此外，本文描述的SBD結(jié)構(gòu)可使用其它半導(dǎo)體材料，例如GaN、金剛石、GaAs和Si。
權(quán)利要求
1.一種半導(dǎo)體裝置，其包括一高度摻雜N型碳化硅(SiC)襯底；一安置在所述襯底上的N型SiC第一外延層，所述第一外延層具有一第一摻雜劑濃度；和一安置在所述第一外延層上的輕微摻雜N型SiC第二外延層，所述第二外延層具有一第二摻雜劑濃度，其中所述第二摻雜劑濃度小于所述第一摻雜劑濃度，且其中所述第一外延層和所述第二外延層每一者均支承所述半導(dǎo)體裝置的閉鎖電壓的一大部分。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二外延層薄于所述第一外延層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一外延層具有一第一厚度且所述第二外延層具有一第二厚度，且其中所述第一厚度與所述第二厚度的一厚度比率至少約為2∶1。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述厚度比率在約2∶1與約5∶1之間。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述厚度比率至少約為5∶1。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一摻雜劑濃度與所述第二摻雜劑濃度的一摻雜劑比率大于1∶1。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述摻雜劑比率在約2∶1與約6∶1之間。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述摻雜劑比率至少約為6∶1。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體裝置選自一由一肖特基勢壘二極管、一結(jié)勢壘控制肖特基(JBS)二極管、一PN二極管、一結(jié)型場效應(yīng)晶體管(JFET)、一金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)和一靜電感應(yīng)晶體管(SIT)組成的群組。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體裝置進(jìn)一步包括一安置在所述第二外延層上的肖特基接觸層。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一外延層和所述第二外延層的摻雜劑水平和厚度尺寸經(jīng)選擇以有助于所述半導(dǎo)體裝置的電容和開關(guān)損失的減小并有助于使對于所述半導(dǎo)體裝置的正向電壓和導(dǎo)通電阻的影響最小。
12.一種半導(dǎo)體裝置，其包括一高度摻雜N型SiC襯底；一安置在所述襯底上的N型SiC底部外延層，所述底部外延層具有一第一摻雜劑濃度；超越所述襯底而定位的一個(gè)或一個(gè)以上N型SiC中間外延層，其中所述一個(gè)或一個(gè)以上中間外延層中的一層是一上層且所述一個(gè)或一個(gè)以上中間外延層中的一層是一下層，所述上層是一定位成距所述襯底最遠(yuǎn)的中間外延層，且所述下層是一安置在所述襯底上的中間外延層；和一安置在所述一個(gè)或一個(gè)以上中間層的所述上層上的N型SiC頂部外延層，所述頂部外延層具有一第二摻雜劑濃度，其中至少兩個(gè)外延層每一者均支承所述半導(dǎo)體裝置的閉鎖電壓的一大部分，且其中所述第二摻雜劑濃度小于所述第一摻雜劑濃度且小于所述一個(gè)或一個(gè)以上中間外延層的摻雜劑濃度。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述第一摻雜劑濃度與所述第二摻雜劑濃度的一摻雜劑比率大于1∶1。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述摻雜劑比率在約2∶1與約6∶1之間。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述摻雜劑比率至少約為6∶1。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述半導(dǎo)體裝置選自一由一肖特基勢壘二極管、一JBS二極管、一PN二極管、一JFET、一MOSFET和一SIT組成的群組。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其進(jìn)一步包括一安置在所述頂部外延層上的肖特基接觸層。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述外延層的摻雜劑水平和厚度尺寸經(jīng)選擇以有助于所述半導(dǎo)體裝置的電容和開關(guān)損失的減小并有助于使對于所述半導(dǎo)體裝置的正向電壓和導(dǎo)通電阻的影響最小。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述第一摻雜劑濃度大于所述一個(gè)或一個(gè)以上中間外延層的所述摻雜劑濃度中的每一摻雜劑濃度。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其中所述一個(gè)或一個(gè)以上中間外延層的所述摻雜劑濃度根據(jù)一距所述襯底的距離而變化，且如果一第一中間外延層比一第二中間外延層距所述襯底一更大距離，那么所述第一中間外延層比所述第二中間外延層具有一更輕微的摻雜劑濃度。
21.一種半導(dǎo)體裝置，其包括一高度摻雜N型SiC襯底；和一安置在所述襯底上的N型SiC外延層，所述外延層具有一根據(jù)一距所述襯底的距離而變化的連續(xù)分級(jí)摻雜劑濃度，其中所述摻雜劑濃度從一距所述襯底一最遠(yuǎn)距離處的最低濃度到一距所述襯底一最近距離處的最高濃度而變化。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述摻雜劑濃度從所述最低濃度到所述最高濃度線性地變化。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述摻雜劑濃度從所述最低濃度到所述最高濃度非線性地變化。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述摻雜劑濃度隨著距所述襯底的所述距離的平方而相反地變化。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中所述最高濃度與所述最低濃度的一摻雜劑比率大于1∶1。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其中所述摻雜劑比率在約2∶1與約6∶1之間。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其中所述摻雜劑比率至少約為6∶1。
28.一種制造一半導(dǎo)體裝置的方法，所述方法包括提供一高度摻雜N型SiC襯底；在所述襯底上外延成長一N型SiC第一層，所述第一層具有一第一摻雜劑濃度；和在所述第一層上外延成長一輕微摻雜N型SiC第二層，所述第二層具有一第二摻雜劑濃度，其中所述第二摻雜劑濃度小于所述第一摻雜劑濃度，且其中所述第一層和所述第二層每一者均支承所述半導(dǎo)體裝置的閉鎖電壓的一大部分。
29.根據(jù)權(quán)利要求28所述的方法，其中所述第二層薄于所述第一層。
30.根據(jù)權(quán)利要求28所述的方法，其中所述第一層具有一第一厚度且所述第二層具有一第二厚度，且其中所述第一厚度與所述第二厚度的一厚度比率至少約為2∶1。
31.根據(jù)權(quán)利要求30所述的方法，其中所述厚度比率在約2∶1與約5∶1之間。
32.根據(jù)權(quán)利要求30所述的方法，其中所述厚度比率至少約為5∶1。
33.根據(jù)權(quán)利要求28所述的方法，其中所述第一摻雜劑濃度與所述第二摻雜劑濃度的一摻雜劑比率大于1∶1。
34.根據(jù)權(quán)利要求33所述的方法，其中所述摻雜劑比率在約2∶1與約6∶1之間。
35.根據(jù)權(quán)利要求33所述的方法，其中所述摻雜劑比率至少約為6∶1。
36.根據(jù)權(quán)利要求28所述的方法，其中所述半導(dǎo)體裝置選自一由一肖特基勢壘二極管、一JBS二極管、一PN二極管、一JFET二極管、一MOSFET和一SIT組成的群組。
37.根據(jù)權(quán)利要求28所述的方法，其進(jìn)一步包括在所述第二層上沉積一肖特基接觸層。
38.根據(jù)權(quán)利要求28所述的方法，其中選擇所述第一層和所述第二層的摻雜劑水平和厚度尺寸以有助于所述半導(dǎo)體裝置的電容和開關(guān)損失的減小并有助于使對于所述半導(dǎo)體裝置的正向電壓和導(dǎo)通電阻的影響最小。
39.根據(jù)權(quán)利要求28所述的方法，其中在一單一外延成長步驟中外延成長所述第一層和所述第二層。
40.一種制造一半導(dǎo)體裝置的方法，所述方法包括提供一高度摻雜N型SiC襯底；在所述襯底上外延成長一N型SiC底層，所述底層具有一第一摻雜劑濃度；外延成長將超越所述襯底而定位的一個(gè)或一個(gè)以上N型SiC中間層，其中所述一個(gè)或一個(gè)以上中間層中的一層是一上層且所述一個(gè)或一個(gè)以上中間層中的一層是一下層，所述上層是一定位成距所述襯底最遠(yuǎn)的中間層，且所述下層安置在所述襯底上；和在所述一個(gè)或一個(gè)以上中間層的所述上層上外延成長一N型SiC頂層，所述頂層具有一第二摻雜劑濃度，其中至少兩個(gè)外延成長層每一者均支承所述半導(dǎo)體裝置的閉鎖電壓的一大部分，且其中所述第二摻雜劑濃度小于所述第一摻雜劑濃度且小于所述一個(gè)或一個(gè)以上中間層的摻雜劑濃度。
41.根據(jù)權(quán)利要求40所述的方法，其中所述第一摻雜劑濃度與所述第二摻雜劑濃度的一摻雜劑比率大于1∶1。
42.根據(jù)權(quán)利要求41所述的方法，其中所述摻雜劑比率在約2∶1與約6∶1之間。
43.根據(jù)權(quán)利要求41所述的方法，其中所述摻雜劑比率至少約為6∶1。
44.根據(jù)權(quán)利要求40所述的方法，其中所述半導(dǎo)體裝置選自一由一肖特基勢壘二極管、一JBS二極管、一PN二極管、一JFET二極管、一MOSFET和一SIT組成的群組。
45.根據(jù)權(quán)利要求40所述的方法，其進(jìn)一步包括在所述頂層上沉積一肖特基接觸層。
46.根據(jù)權(quán)利要求40所述的方法，其中選擇所述外延成長層的摻雜劑水平和厚度尺寸以有助于所述半導(dǎo)體裝置的電容和開關(guān)損失的減小并有助于使對于所述半導(dǎo)體裝置的正向電壓和導(dǎo)通電阻的影響最小。
47.根據(jù)權(quán)利要求40所述的方法，其中在一單一外延成長步驟中成長所述外延成長層中的至少兩者。
48.根據(jù)權(quán)利要求40所述的方法，其中所述第一摻雜劑濃度大于所述一個(gè)或一個(gè)以上中間層的所述摻雜劑濃度中的每一摻雜劑濃度。
49.根據(jù)權(quán)利要求48所述的方法，其中所述一個(gè)或一個(gè)以上中間層的所述摻雜劑濃度根據(jù)一距所述襯底的距離而變化，且如果一第一中間層比一第二中間層距所述襯底一更大距離，那么所述第一中間層比所述第二中間層具有一更輕微的摻雜劑濃度。
50.一種制造一半導(dǎo)體裝置的方法，所述方法包括提供一高度摻雜N型SiC襯底；和在所述襯底上外延成長一N型SiC層，所述層具有一根據(jù)一距所述襯底的距離而變化的連續(xù)分級(jí)摻雜劑濃度，其中所述摻雜劑濃度從一距所述襯底一最遠(yuǎn)距離處的最低濃度到一距所述襯底一最近距離處的最高濃度而變化。
51.根據(jù)權(quán)利要求50所述的方法，其中所述摻雜劑濃度從所述最低濃度到所述最高濃度線性地變化。
52.根據(jù)權(quán)利要求50所述的方法，其中所述摻雜劑濃度從所述最低濃度到所述最高濃度非線性地變化。
53.根據(jù)權(quán)利要求50所述的方法，其中所述摻雜劑濃度隨著距所述襯底的所述距離的平方而相反地變化。
54.根據(jù)權(quán)利要求50所述的方法，其中所述最高濃度與所述最低濃度的一摻雜劑比率大于1∶1。
55.根據(jù)權(quán)利要求54所述的方法，其中所述摻雜劑比率在約2∶1與約6∶1之間。
56.根據(jù)權(quán)利要求55所述的方法，其中所述摻雜劑比率至少約為6∶1。
全文摘要
本發(fā)明提供一種SiC肖特基勢壘二極管(SBD)，其具有一襯底和兩個(gè)或兩個(gè)以上外延層，所述外延層包含至少一個(gè)薄的輕微摻雜N型頂部外延層和一上面安置有最頂端外延層的N型外延層。多個(gè)外延層支承所述二極管的閉鎖電壓，且所述多個(gè)外延層中的每一者均支承所述閉鎖電壓的一大部分。至少所述頂部兩個(gè)外延層的厚度和摻雜劑濃度的優(yōu)化導(dǎo)致電容和開關(guān)損失減小，同時(shí)保持對正向電壓和導(dǎo)通電阻的影響較低?；蛘?，所述SBD包含一連續(xù)分級(jí)N型摻雜區(qū)域，其摻雜從所述區(qū)域的頂部處的一較輕微摻雜劑濃度到底部處的一較濃重?fù)诫s劑濃度而變化。
文檔編號(hào)H01L27/095GK101015059SQ200580027614
公開日2007年8月8日 申請日期2005年7月14日 優(yōu)先權(quán)日2004年7月15日
發(fā)明者普拉韋恩·M·謝諾伊 申請人:飛兆半導(dǎo)體公司