專利名稱：芯片及使用該芯片的多芯片半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于多芯片半導(dǎo)體器件的芯片和采用該芯片的多芯片半導(dǎo)體器件及其制造方法，多芯片半導(dǎo)體器件具有用于對準(zhǔn)的標(biāo)記。
背景技術(shù)：
近年來，為了形成在計算機(jī)和通信設(shè)備中的關(guān)鍵性部分經(jīng)常采用具有超大規(guī)模集成電路(VLSI)的半導(dǎo)體芯片(以下簡單地稱為“芯片”)。在這種芯片的用途中常常采用形成多個芯片的層疊體的結(jié)構(gòu)。這里，當(dāng)多個芯片用于形成層疊體時，特別的關(guān)鍵點可能是怎樣調(diào)整各個芯片的位置，或也就是用于對準(zhǔn)的方法。
用于在多芯片層疊的半導(dǎo)體器件中建立對準(zhǔn)的下列方法是公知的。
日本未決專利號H10-303,364(1998)公開了一種用于建立芯片的對準(zhǔn)的方法，其中在用于形成多層層疊體的各個芯片中設(shè)置無內(nèi)置材料的通孔或其中內(nèi)置有透明材料的通孔，用激光束從下面的方向照射通孔，通過設(shè)置在上側(cè)的光探測器接收照射的激光束，然后移動各個芯片，以便獲得最大強(qiáng)度的透射光，以實現(xiàn)上芯片和下芯片的對準(zhǔn)。
日本未決專利號2000-228,487也公開了一種用于建立芯片的對準(zhǔn)的方法，其中當(dāng)制造具有片上芯片結(jié)構(gòu)的多芯片模塊時，通過使用印刷機(jī)或激光標(biāo)記器在芯片的背部上繪制標(biāo)記，該芯片是面向下方向中鍵合的倒裝芯片，然后采用該標(biāo)記作為用于實現(xiàn)對準(zhǔn)的標(biāo)記。
日本未決專利號2000-228,488也公開了一種用于建立芯片的對準(zhǔn)的方法，其中當(dāng)制造具有片上芯片結(jié)構(gòu)的多芯片模塊時，在面向下的方向中鍵合的倒裝芯片的芯片背部上繪制電極標(biāo)記，該標(biāo)記對應(yīng)于芯片表面上的電極位置，然后采用該標(biāo)記作為用于實現(xiàn)對準(zhǔn)的標(biāo)記。
日本未決專利號2001-217,387也公開了一種用于建立芯片的對準(zhǔn)的方法，其中在將被連接以形成片上芯片結(jié)構(gòu)的各兩個芯片的表面的相應(yīng)位置設(shè)置用于對準(zhǔn)的標(biāo)記，然后采用該標(biāo)記作為用于實現(xiàn)對準(zhǔn)的標(biāo)記。
日本未決專利號2002-76,247也公開了一種用于建立芯片的對準(zhǔn)的方法，其中中空虛通孔具有從頂部布置的芯片至底部布置的芯片連續(xù)不斷地減小的直徑，以及各個層的虛通孔的中心被對準(zhǔn)，以實現(xiàn)上芯片和下芯片的對準(zhǔn)。

發(fā)明內(nèi)容
現(xiàn)在已經(jīng)發(fā)現(xiàn)了如上所述的這些相關(guān)技術(shù)文獻(xiàn)在下列點中還具有改進(jìn)的空間。
由于日本未決專利號H10-303,364中描述的方法中，在進(jìn)行對準(zhǔn)的同時測量透射光強(qiáng)度的操作是必需的，因此該方法需要如激光的光源，用于接收來自光源的照射光的光探測器，以及用于貼裝光源和光探測器的貼裝器。當(dāng)用于對準(zhǔn)的通孔的直徑較小時，光探測器處接收的可用光強(qiáng)度也較小，因此不能對準(zhǔn)。另一方面，當(dāng)通孔的直徑較大時，盡管獲得了足夠的光強(qiáng)度，但是對準(zhǔn)的精度更差。因此，需要用于透射照射光的通孔尺寸的最優(yōu)化以及光源和光探測器的最優(yōu)化。而且，該方法除設(shè)置穿通電極之外，還需要用于設(shè)置能透射光的用于對準(zhǔn)的通孔的專用處理步驟，且因此對于其中基本上沒有必要具有通孔的多芯片模塊的頂層和底層的芯片也應(yīng)該在其中具有通孔。
如日本未決專利號2000-228,487所述，在芯片的背部上用線印刷機(jī)或激光標(biāo)記器繪制標(biāo)記的方法在低于1μm的精確級別不能實現(xiàn)精確的定位控制。因此，該方法不能提供足夠級別的對準(zhǔn)尺寸精度，且因此這種方法中用于精細(xì)間距鍵合的對準(zhǔn)是不可能的。類似地，日本未決專利號2000-228488中描述了在對應(yīng)于芯片表面上的電極位置的芯片的背部上繪制標(biāo)記的方法不能實現(xiàn)低于1μm的精確級別的精確位置控制。
此外，日本未決專利號2000-228,487和日本未決專利號2000-228,488描述的方法中，采用通過所謂的面向下方法結(jié)合上芯片和下芯片的操作，該方法是在同時圖像識別下芯片上用于對準(zhǔn)的標(biāo)記和上芯片上的背部標(biāo)記的同時結(jié)合上芯片和下芯片的方法。因此，當(dāng)層疊具有相同尺寸的芯片時下芯片隱藏在上芯片后面，以致不能識別用于對準(zhǔn)的標(biāo)記，且因此在這種條件下該方法的應(yīng)用是困難的。
日本未決專利號2001-217,387中描述的方法是在普通倒裝芯片鍵合機(jī)中采用的方法。該工藝需要在待結(jié)合以形成片上芯片結(jié)構(gòu)的兩個芯片的表面上的相應(yīng)等效位置處分開地形成用于對準(zhǔn)的標(biāo)記。在比1μm更精細(xì)的級別中為了精確地控制芯片的后表面上的標(biāo)記與前表面上用于對準(zhǔn)的標(biāo)記的對應(yīng)，在分開的處理步驟中分開地提供用于對準(zhǔn)的標(biāo)記的方法是困難的。因此，在芯片被層疊以形成三層或更多層的情況下，該工藝絕對不可能實現(xiàn)1μm或更精細(xì)的層疊布置的精度的改進(jìn)。
如日本未決專利號2002-76,247所述，采用具有連續(xù)減小直徑的中空虛通孔的方法，對于以1μm或更精細(xì)的級別對準(zhǔn)具有不同直徑的虛通孔的中心，即使虛通孔具有更高的精度，也不能期望提供提高的精度。
總之，現(xiàn)有技術(shù)中用于實現(xiàn)對準(zhǔn)的方法不可能提供1μm或更精細(xì)級別的對準(zhǔn)精度，且因此對準(zhǔn)具有鍵合的更精細(xì)間距的芯片是不可能的。而且，在某些情況下，為了形成用于對準(zhǔn)的標(biāo)記必須添加額外的工藝步驟。
根據(jù)本發(fā)明的一個方面，提供一種用于構(gòu)成具有多個層疊的半導(dǎo)體芯片的多芯片半導(dǎo)體器件的芯片，其包括襯底；以及由貫穿襯底的導(dǎo)電材料構(gòu)成的多個導(dǎo)電穿通栓塞，其中多個導(dǎo)電穿通栓塞包括第一導(dǎo)電穿通栓塞和與第一導(dǎo)電穿通栓塞分開地設(shè)置的第二導(dǎo)電穿通栓塞，其中第一導(dǎo)電穿通栓塞和第二導(dǎo)電穿通栓塞被配置為在平面圖中有可見的區(qū)別，并且其中第二導(dǎo)電穿通栓塞是用于對準(zhǔn)的標(biāo)記。
根據(jù)本發(fā)明的另一方面，提供一種用于多芯片半導(dǎo)體器件的芯片，在用于多芯片半導(dǎo)體器件的一個芯片中包括兩個或更多的導(dǎo)電穿通栓塞，其中采用導(dǎo)電穿通栓塞中的一個或多個作為用于對準(zhǔn)的標(biāo)記，并且其中該芯片具有提供可顯著地識別用于多芯片半導(dǎo)體器件的芯片的前表面和/或后表面上用于對準(zhǔn)的標(biāo)記的結(jié)構(gòu)。
在本發(fā)明的這些方面中，術(shù)語“第二導(dǎo)電穿通栓塞是與第一導(dǎo)電穿通栓塞分開地提供”指包括內(nèi)置在不同的通孔內(nèi)的這些導(dǎo)電栓塞的結(jié)構(gòu)，并且該術(shù)語不包括其中例如導(dǎo)電穿通栓塞的周圍被其它導(dǎo)電穿通栓塞圍繞和這些導(dǎo)電穿通栓塞設(shè)置在一個通孔內(nèi)的結(jié)構(gòu)。
由于在本發(fā)明的芯片中，第一導(dǎo)電穿通栓塞和第二導(dǎo)電穿通栓塞被配置為在平面圖中有可見的區(qū)別，因此當(dāng)構(gòu)成多芯片半導(dǎo)體器件時，可以明確地識別對準(zhǔn)標(biāo)記的位置，以提供精確對準(zhǔn)。
而且，用于本發(fā)明的多芯片半導(dǎo)體器件的芯片包括用于對準(zhǔn)的標(biāo)記，該標(biāo)記由導(dǎo)電穿通栓塞構(gòu)成。因此，可以僅僅用從其表面進(jìn)行的處理(如光刻，刻蝕等)在芯片的前表面和/或后表面上形成用于對準(zhǔn)的標(biāo)記。
更具體地說，根據(jù)本發(fā)明的這些方面的芯片還可以包括一個結(jié)構(gòu)，其中在襯底內(nèi)設(shè)置的第一孔內(nèi)設(shè)置第一導(dǎo)電穿通栓塞，并且其中在襯底內(nèi)設(shè)置的第二孔內(nèi)設(shè)置第二導(dǎo)電穿通栓塞，通過刻蝕掉襯底的預(yù)定區(qū)形成第一和第二孔。本發(fā)明的這些方面還包括一個附加的結(jié)構(gòu)，其中通過相同工藝形成第一導(dǎo)電穿通栓塞和第二導(dǎo)電穿通栓塞。
由于通過使用導(dǎo)電穿通栓塞中的一個提供用于在本發(fā)明的芯片上對準(zhǔn)的標(biāo)記，因此可以以例如比1μm更精細(xì)的精度級別控制其位置和尺寸。因此，如果通過使用以比1μm更精細(xì)的精度級別形成的用于對準(zhǔn)的標(biāo)記來對準(zhǔn)芯片，那么該芯片可以用比1μm更精細(xì)的對準(zhǔn)精度級別對準(zhǔn)。
這里，如果芯片具有上述結(jié)構(gòu)，那么根據(jù)本發(fā)明的芯片是令人滿意的，并且本發(fā)明并不意圖限于包括如晶體管等有源元件器件。例如，本發(fā)明的芯片也可以包括硅間隔片等。這里，在本說明書中，間隔片是用于在多芯片半導(dǎo)體器件中的每個層疊芯片之間提供電耦合的平板部件，且包括如硅襯底等的襯底和貫穿襯底的穿通電極。穿通電極被電耦合到間隔片的上部上設(shè)置的半導(dǎo)體器件的導(dǎo)電部件。而且，該間隔片可以包括具有除如晶體管的有源元件之外的元件的結(jié)構(gòu)，且具體地可以包括例如互連、電容器、電感器、天線等的無源元件，或另外可以包括沒有無源元件的結(jié)構(gòu)。
本發(fā)明的這些方面還可以包括一個附加的結(jié)構(gòu)，其中第一導(dǎo)電穿通栓塞將襯底的表面上設(shè)置的第一導(dǎo)電部件耦合到襯底的另一表面上設(shè)置的第二導(dǎo)電部件。第一導(dǎo)電部件和第二導(dǎo)電部件可以設(shè)置在芯片上，或可以設(shè)置在耦合到該芯片的其它芯片上。當(dāng)這些部件設(shè)置在其它芯片上時，這些部件例如可以布置在面對上述一個表面的表面上，或面對上述其它表面的表面上。
而且，在本發(fā)明的這些方面中，第二導(dǎo)電穿通栓塞可以具有不耦合到任意其它導(dǎo)電部件的結(jié)構(gòu)。
本發(fā)明的這些方面還可以包括一個附加的結(jié)構(gòu)，其中第二導(dǎo)電穿通栓塞具有不同于第一導(dǎo)電穿通栓塞的二維幾何形狀。
本發(fā)明的這些方面還可以包括一個附加的結(jié)構(gòu)，其中基于芯片上第二導(dǎo)電性導(dǎo)電栓塞的兩維布置，第二導(dǎo)電性導(dǎo)電栓塞可以不同于第一導(dǎo)電穿通栓塞。例如，前述的第二導(dǎo)電穿通栓塞可以配置為布置在比前述的第一導(dǎo)電穿通栓塞更靠近襯底周邊的位置。而且，多個前述的第一導(dǎo)電穿通栓塞可以布置為形成其柵格型二維布置，以及可以在鄰近于布置了前述第一導(dǎo)電穿通栓塞的區(qū)域的一側(cè)中以預(yù)定的間隔布置多個前述的第二導(dǎo)電穿通栓塞。
根據(jù)本發(fā)明的另一方面，提供一種用于多芯片半導(dǎo)體器件的芯片鍵合設(shè)備，其中，當(dāng)通過鍵合設(shè)備層疊用于多芯片半導(dǎo)體器件的芯片時，通過利用用于對準(zhǔn)的標(biāo)記計算多芯片半導(dǎo)體器件的芯片位置，用于多芯片半導(dǎo)體器件的芯片在用于多芯片半導(dǎo)體器件的一個芯片中包括兩個或多個導(dǎo)電穿通栓塞并且還包括用于對準(zhǔn)的標(biāo)記采用的一個或多個導(dǎo)電穿通栓塞。
根據(jù)用于本發(fā)明的多芯片半導(dǎo)體器件的芯片鍵合設(shè)備，當(dāng)通過采用該鍵合設(shè)備層疊用于多芯片半導(dǎo)體器件的芯片和其它芯片時，可以提高對準(zhǔn)精度。例如，可以以比1μm更精細(xì)的對準(zhǔn)精度級別進(jìn)行鍵合。
根據(jù)本發(fā)明的再一方面，提供一種用于對準(zhǔn)用于多芯片半導(dǎo)體器件的芯片的方法，其中，當(dāng)對準(zhǔn)并且然后層疊用于多芯片半導(dǎo)體器件的芯片時，通過利用用于對準(zhǔn)的標(biāo)記對準(zhǔn)用于多芯片半導(dǎo)體器件的芯片，用于多芯片半導(dǎo)體器件的芯片在用于多芯片半導(dǎo)體器件的一個芯片中具有兩個或更多導(dǎo)電穿通栓塞且包括用于對準(zhǔn)的標(biāo)記采用的一個或多個導(dǎo)電穿通栓塞。
根據(jù)用于對準(zhǔn)用于本發(fā)明的多芯片半導(dǎo)體器件的芯片的方法，由于當(dāng)對準(zhǔn)并且然后層疊用于多芯片半導(dǎo)體器件的芯片時采用由導(dǎo)電性穿通栓塞構(gòu)成的用于對準(zhǔn)的標(biāo)記，因此可以提高芯片的對準(zhǔn)精度。例如，可以用比1μm更精細(xì)的對準(zhǔn)精度級別對準(zhǔn)該芯片。
根據(jù)本發(fā)明的再一方面，提供一種用于制造用于多芯片半導(dǎo)體器件的芯片的方法，其包括刻蝕用于多芯片半導(dǎo)體器件的芯片，以形成兩個或更多過孔；填充在該刻蝕芯片中形成的兩個或更多通孔，以形成具有導(dǎo)電材料的兩個或更多過孔；以及在用導(dǎo)電材料填充兩個或更多過孔的過程中，通過重處理具有導(dǎo)電材料填充于其中的用于多芯片半導(dǎo)體器件的芯片后表面露出導(dǎo)電材料；其中采用具有在其中填充導(dǎo)電材料的一個或多個導(dǎo)電穿通栓塞作為用于對準(zhǔn)的標(biāo)記，并且其中用于對準(zhǔn)的標(biāo)記和其它導(dǎo)電穿通栓塞之一被配置為在用于多芯片半導(dǎo)體器件的芯片前表面和/或后表面上有可見的區(qū)別。
根據(jù)用于制造用于本發(fā)明的多芯片半導(dǎo)體器件的芯片的方法，用于對準(zhǔn)的標(biāo)記和導(dǎo)電穿通栓塞是在一個工藝中制造的。而且，可以獲得具有包括用于對準(zhǔn)的標(biāo)記和其它導(dǎo)電穿通栓塞的結(jié)構(gòu)的芯片，用于對準(zhǔn)的標(biāo)記和其它導(dǎo)電穿通栓塞在芯片的前表面和/或后表面上有可見的區(qū)別。因此，通過簡單的工藝可以穩(wěn)定地制造提供改進(jìn)的對準(zhǔn)精度的芯片。例如，如果使用這種用于對準(zhǔn)的標(biāo)記對準(zhǔn)芯片，那么可以以比1μm更精細(xì)的對準(zhǔn)精度級別對準(zhǔn)芯片。
在本發(fā)明中，為了識別在用于多芯片半導(dǎo)體器件的前述芯片的前表面和/或后表面上用于對準(zhǔn)的前述標(biāo)記，可以增加其布置和幾何形狀的某些改變。例如，用于對準(zhǔn)的標(biāo)記形狀可以是圓形、L形和點狀或十字形來提供其標(biāo)識。而且，通過改變用于對準(zhǔn)的標(biāo)記尺寸和其它導(dǎo)電栓塞的尺寸也可以提供標(biāo)識。
而且，通過用于對準(zhǔn)的標(biāo)記與導(dǎo)電栓塞的相對位置也可以提供標(biāo)識。例如，通過采用導(dǎo)電栓塞的具體列作為用于對準(zhǔn)的標(biāo)記或通過添加用于對準(zhǔn)的標(biāo)記短列到導(dǎo)電栓塞的列可以提供標(biāo)識。另外，一些導(dǎo)電穿通栓塞可以從規(guī)則的布置偏離，以形成用于對準(zhǔn)的標(biāo)記的可識別圖形。
而且，在本發(fā)明中，可以在用于對準(zhǔn)的導(dǎo)電標(biāo)記所采用的穿通栓塞的前表面和后表面上設(shè)置用于對準(zhǔn)的前述標(biāo)記，如具有相同幾何形狀。更具體地，可以最好在芯片的前表面和后表面上都設(shè)置具有相同形狀的標(biāo)記，并且該形狀可以選自任意形狀如圓形、L形、十字形、點狀等。具有這種結(jié)構(gòu)，在芯片的前表面和后表面上都可以識別具有相同形狀的用于對準(zhǔn)的標(biāo)記，因此防止芯片的錯誤貼裝。在本發(fā)明中，可以利用芯片的前表面作為元件形成表面。
在本發(fā)明中，用于對準(zhǔn)的標(biāo)記可以具有不對稱的幾何形狀或其不對稱的布置。其具體結(jié)構(gòu)可以是例如在芯片的表面上用于對準(zhǔn)的前述標(biāo)記的幾何形狀或其布置與芯片表面的中心不對稱。具有這種結(jié)構(gòu)，芯片的前表面可以不同于其后表面。當(dāng)間隔片具有穿通電極和還僅僅具有貼裝在其上的無源元件，如形成互連，電感器，電容、電阻等時，由于一般對稱地布置與導(dǎo)電相關(guān)的導(dǎo)電穿通栓塞，因此前表面和后表面難以從其外觀區(qū)分。在此情況下，如果設(shè)置用于通過用于對準(zhǔn)的標(biāo)記來提供芯片的前表面與其后表面的區(qū)分的結(jié)構(gòu)，那么可以防止芯片的錯誤貼裝，因此導(dǎo)致連接可靠性的改進(jìn)。
在本發(fā)明中，用于對準(zhǔn)的標(biāo)記所采用的導(dǎo)電穿通栓塞可以具有截面，其最小寬度等于或小于其它導(dǎo)電穿通栓塞的最小寬度，并且其最小寬度可以等于或小于1μm。一般，根據(jù)其寬度改變用于填充穿通栓塞的條件，并且上述條件允許在相同條件下通過相同工藝與其它導(dǎo)電穿通栓塞同時形成用于對準(zhǔn)的標(biāo)記。因此，可以減小該制造工藝的負(fù)擔(dān)。此外，當(dāng)用于對準(zhǔn)的標(biāo)記直徑小于其它導(dǎo)電穿通栓塞的直徑時，可以加寬實際操作中利用的芯片面積。
在本發(fā)明中，可以用絕緣材料覆蓋用于對準(zhǔn)的標(biāo)記所采用的導(dǎo)電穿通栓塞的前表面和/或后表面。
此外，在本發(fā)明中，該方法還可以包括在用導(dǎo)電材料填充兩個或更多過孔之后，在其中填充有導(dǎo)電材料的導(dǎo)電穿通栓塞的一個或多個前表面和/或后表面上形成絕緣膜。
栓塞涂有絕緣材料，以防止金屬電鍍互連和凸點粘結(jié)到用于對準(zhǔn)的標(biāo)記上。因此，從透視觀點在俯視用于對準(zhǔn)的標(biāo)記中其形成精度可以保持在光刻的分辯率級別，且因此可以更肯定地抑制對準(zhǔn)精度的退化。
絕緣材料典型地可以包括透明材料，諸如例如SiO2，SiON，SiN等。此外，可用的材料不必局限于透明材料，也可以采用著色的材料。具有這種結(jié)構(gòu)，用于對準(zhǔn)的標(biāo)記可以被電絕緣，且因此可以防止如短路的危險。此外，如果采用著色的材料，那么當(dāng)其有色時，導(dǎo)電栓塞可以更容易從其它導(dǎo)栓塞識別。
在本發(fā)明中，用于對準(zhǔn)的前述標(biāo)記可以是用于封裝的對準(zhǔn)標(biāo)記，或可以是用于光刻的定位標(biāo)記。在用于光刻的定位標(biāo)記的情況下，其最小寬度可以等于或小于其它導(dǎo)電穿通栓塞的最小寬度，并且其最小寬度可以等于或小于1μm。
而且，用于對準(zhǔn)的標(biāo)記所采用的至少部分導(dǎo)電穿通栓塞的電位可以被固定。
通過固定用作用于對準(zhǔn)的標(biāo)記的導(dǎo)電穿通栓塞的至少部分電位可以減小在多芯片半導(dǎo)體器件的操作過程中由芯片發(fā)出的噪音，且因此可以帶來具有更高可靠性的多芯片半導(dǎo)體器件。
而且，與通過如激光處理或鉆孔等提供具有至少幾十μm直徑的通孔的其它工藝形成通孔的情況相比較，根據(jù)本發(fā)明通過利用在用于制造芯片的方法中刻蝕通孔的前述工藝中的干法刻蝕可以顯著地減小通孔的直徑。因此，通過簡單的和容易的工藝可以穩(wěn)定地制造進(jìn)一步提高對準(zhǔn)精度的芯片。
在本發(fā)明中，用導(dǎo)電材料填充前述通孔的方法可以是從以下方法構(gòu)成的組中選擇的一種或多種方法電鍍；濺射；CVD；導(dǎo)電樹脂涂敷(application)；以及焊料/低熔點金屬的熔融。


從下面結(jié)合附圖的詳細(xì)說明將使本發(fā)明的上述及其它目的、優(yōu)點和特點更明顯，其中圖1A至1D是襯底的剖面圖，圖示了根據(jù)本發(fā)明的第一實施例用于多芯片半導(dǎo)體器件的芯片的制造工藝；圖2A和圖2B是用于本發(fā)明的第一實施例的多芯片半導(dǎo)體器件的芯片的透視圖，圖示了芯片的結(jié)構(gòu)；圖3是用于本發(fā)明的第二實施例的多芯片半導(dǎo)體器件的芯片的平面圖，圖示了芯片的結(jié)構(gòu)；圖4A至4G是用于本發(fā)明的第三實施例的多芯片半導(dǎo)體器件的芯片的平面圖，圖示了芯片的結(jié)構(gòu)；圖5是流程圖，圖示了通過使用本發(fā)明的第四實施例用于芯片的鍵合設(shè)備來層疊用于多芯片半導(dǎo)體器件的芯片的方法；圖6A，6B和6C是用來層疊用于本發(fā)明的第四實施例的多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備的示意性剖面圖，示出了鍵合設(shè)備的結(jié)構(gòu)；
圖7通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備進(jìn)行裝配工藝形成的半導(dǎo)體器件的示意性剖面圖；圖8通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備層疊芯片形成的晶片上管芯的示意性平面圖；圖9通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備層疊芯片以形成四層體而形成的多芯片半導(dǎo)體器件的示意性剖面圖；圖10通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備層疊具有穿通電極間隔片形成的多芯片半導(dǎo)體器件的示意性剖面圖；圖11是通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備層疊光學(xué)器件形成的多芯片半導(dǎo)體器件的示意性剖面圖；以及圖12通過用圖6A至6C所示的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備層疊包括也具有穿通電極的底芯片而形成的多芯片半導(dǎo)體器件的示意性剖面圖。
具體實施例方式
現(xiàn)在將參考說明性實施例描述本發(fā)明。所屬領(lǐng)域的技術(shù)人員將認(rèn)識到使用本發(fā)明的講述可以完成許多選擇性的實施例，以及本發(fā)明不局限于用于解釋性目的而說明的實施例。
如下參考附圖進(jìn)一步詳細(xì)描述根據(jù)本發(fā)明的實施例。在所有圖中，相同的數(shù)字指定圖中共同出現(xiàn)的元件，且不再給出其詳細(xì)描述。在下列實施例中，將描述芯片包括硅襯底的情況。
第一實施例圖2A和圖2B是透視圖，圖示了本實施例的用于多芯片半導(dǎo)體器件的芯片結(jié)構(gòu)。用于圖2A和圖2B所示的多芯片半導(dǎo)體器件的芯片7是構(gòu)成多芯片半導(dǎo)體器件的芯片，多芯片半導(dǎo)體器件包括多個層疊的半導(dǎo)體芯片，并且包括襯底1(硅襯底)，和由穿通襯底1的導(dǎo)電材料構(gòu)成的多個導(dǎo)電穿通栓塞(導(dǎo)電穿通栓塞8和用于對準(zhǔn)的標(biāo)記9至12)。
這些多個導(dǎo)電穿通栓塞包括第一導(dǎo)電穿通栓塞(導(dǎo)電穿通栓塞8)和與導(dǎo)電穿通栓塞8分開地設(shè)置的第二導(dǎo)電穿通栓塞(用于對準(zhǔn)的標(biāo)記9至12)。用于對準(zhǔn)的標(biāo)記9至12和導(dǎo)電穿通栓塞8被配置為在平面圖中有可見的區(qū)別。
導(dǎo)電穿通栓塞8用作將設(shè)置在襯底1的一側(cè)中的第一導(dǎo)電部件(未示出)電耦合至設(shè)置在襯底1的另一側(cè)中的第二導(dǎo)電部件(未示出)的穿通電極。此外，第二導(dǎo)電穿通栓塞是用于對準(zhǔn)的標(biāo)記。用于對準(zhǔn)的標(biāo)記9至12可以配置為不耦合到襯底1的任何一個表面設(shè)置的其它導(dǎo)電部件。
圖2A是透視圖，圖示了采用用于對準(zhǔn)的標(biāo)記9和具有十字形的截面的用于對準(zhǔn)的標(biāo)記10的情況，其中用于對準(zhǔn)的標(biāo)記9是在有色的背景上產(chǎn)生白色十字形間隔的截面的組合。在該說明書中，術(shù)語“在有色的背景上產(chǎn)生白色十字形間隔的截面的組合”意味著當(dāng)四個導(dǎo)電穿通栓塞具有顏色時，構(gòu)成用于對準(zhǔn)的標(biāo)記的四個導(dǎo)電穿通栓塞產(chǎn)生十字形的截面，不同于周圍部分。例如，當(dāng)芯片的背景顏色是白色并且構(gòu)成用于對準(zhǔn)的標(biāo)記的導(dǎo)電穿通栓塞的顏色是黑色時，用于對準(zhǔn)的標(biāo)記可以被識別為黑色背景上的白色十字形間隔。
圖2B是透視圖，圖示了用于對準(zhǔn)的標(biāo)記11具有L形和點狀的剖面圖，以及用于對準(zhǔn)的標(biāo)記12具有圓形截面。
如圖2A和圖2B所示，如上所述用于對準(zhǔn)的標(biāo)記9至12在芯片的前表面上的形狀與其后表面上的形狀相同，且因此用于對準(zhǔn)的標(biāo)記9至12可以與其它導(dǎo)電穿通栓塞8完全相同。
盡管圖2B圖示一些采用具有圓形截面的用于對準(zhǔn)的中空圓柱形標(biāo)記12的情況，但是也可以采用用于對準(zhǔn)的實心圓柱形標(biāo)記12。
圖1A至圖1D是剖面圖，圖示了用于多芯片半導(dǎo)體器件的芯片的制造工藝。盡管這里利用剖面圖描述提供用作用于在兩端對準(zhǔn)的標(biāo)記的穿通栓塞的情況，但是參考圖1A至圖1D描述的方法也可應(yīng)用于如上所述的圖2A和圖2B所示的用于多芯片半導(dǎo)體器件的芯片。
關(guān)鍵點是用于對準(zhǔn)的標(biāo)記也可以通過用于形成在芯片中設(shè)置的其它導(dǎo)電穿通栓塞的工藝同時形成，其它導(dǎo)電穿通栓塞諸如具有在芯片之間提供電耦合的便利的栓塞。
首先，如圖1A所示，通過用于襯底1表面的光刻工藝將導(dǎo)電穿通栓塞的通孔圖形曝光。然后，通過干法刻蝕有選擇地除去襯底1上預(yù)定位置，以形成用于形成通孔的通孔2。設(shè)置多個通孔2。在某些通孔2內(nèi)內(nèi)置用作穿通電極的導(dǎo)電穿通栓塞8，在其它通孔2內(nèi)內(nèi)置用于對準(zhǔn)的標(biāo)記9至12的導(dǎo)電穿通栓塞。
然后，如圖1B所示，用絕緣膜(圖中未示出)涂敷圖1A中制造的深通孔2，以及通過濺射形成籽晶層(圖中未示出)，然后通過電解電鍍用導(dǎo)電材料3填充通孔2。在此情況下，用于填充的金屬可以適當(dāng)?shù)剡x自Cu，Al，Au，W，Ti，Sn，焊料等。另外，導(dǎo)電樹脂可以用于通孔2內(nèi)的填充。
接著，如圖1C所示，在研磨襯底1的后表面之后，進(jìn)行干法刻蝕、干拋光或濕法刻蝕，以在其后表面上露出通孔內(nèi)填充的金屬，因此完成導(dǎo)電穿通栓塞6。導(dǎo)電穿通栓塞6和6′對應(yīng)于圖2A和圖2B中的導(dǎo)電穿通栓塞8。
盡管凸點金屬電鍍可以粘附到用作用于對準(zhǔn)的標(biāo)記的導(dǎo)電穿通栓塞6′，但是可以另外涂敷絕緣膜，且當(dāng)用絕緣膜涂敷導(dǎo)電穿通栓塞6′時，可以進(jìn)一步提高栓塞的形成精度，因此可以進(jìn)一步保持光刻中的較高精度。
然后，如圖1D所示，用覆蓋絕緣膜4(絕緣膜SiO2，SiON，SiN等)覆蓋用于形成用于對準(zhǔn)的標(biāo)記的通孔的上表面和/或后表面，以提供用于對準(zhǔn)的標(biāo)記的完成形式。在該結(jié)構(gòu)中，用覆蓋絕緣膜4覆蓋用于對準(zhǔn)的標(biāo)記5不是基本問題，且當(dāng)標(biāo)記覆有絕緣膜4時，即使開始形成凸點電鍍的形成工藝，也可以避免了電鍍金屬與覆有覆蓋絕緣膜4的區(qū)域粘附，且因此從透視觀點看在其俯視中保持了在光刻工藝中的分辯率級別的其形成精度的有利效果。
如上所述可以獲得用于多芯片半導(dǎo)體器件的芯片。
由于普通導(dǎo)電穿通栓塞6應(yīng)該具有凸點電鍍，因此導(dǎo)電穿通栓塞6之上或之下的覆蓋絕緣膜4的區(qū)域設(shè)有開口。
接下來，將描述通過采用根據(jù)本實施例的用于多芯片半導(dǎo)體器件的芯片可獲得的有利效果。
在用于圖2A或圖2B所示的多芯片半導(dǎo)體器件的芯片7的表面內(nèi)的預(yù)定位置處設(shè)置對準(zhǔn)標(biāo)記，該對準(zhǔn)標(biāo)記可以容易地與其它穿通栓塞相區(qū)別。
對準(zhǔn)標(biāo)記由相同材料和與用于在芯片中形成其它導(dǎo)電穿通栓塞相同的工藝形成。因此，不再需要用于形成對準(zhǔn)標(biāo)記的不希望工藝，由此提供簡單而且容易的制造工藝。例如，進(jìn)行用于形成用于對準(zhǔn)的標(biāo)記的附加工藝，例如用于進(jìn)行用于芯片的后表面的光刻工藝或用于用激光束形成用于形成對準(zhǔn)標(biāo)記的通孔的工藝。
此外，由于通過刻蝕形成用來形成在其中內(nèi)置的用于對準(zhǔn)的標(biāo)記9至12的孔，因此與通過激光束形成用于對準(zhǔn)標(biāo)記的通孔的情況相比，可以減小用于對準(zhǔn)的標(biāo)記的直徑。具有利用用于定位標(biāo)記的這種對準(zhǔn)標(biāo)記的結(jié)構(gòu)，在層疊多個芯片的情況下可以提高層疊方向中的其對準(zhǔn)精度。因此，可以帶來在用于多芯片半導(dǎo)體器件的制造工藝中提供改進(jìn)的穩(wěn)定性和可靠性的結(jié)構(gòu)。
例如，當(dāng)形成以倒裝芯片或片上芯片的形式的鍵合時，可以以比1μm更精細(xì)的精度級別進(jìn)行芯片的對準(zhǔn)。此外，由于可以以比1μm更精細(xì)的精度進(jìn)行芯片的對準(zhǔn)，因此該工藝也可以應(yīng)用于具有更精細(xì)鍵合間距的芯片對準(zhǔn)。
由于對準(zhǔn)標(biāo)記貫穿圖2A或圖2B所示的用于多芯片半導(dǎo)體器件的芯片7中的芯片，因此可以在芯片兩側(cè)中的相同位置處布置對準(zhǔn)標(biāo)記。
在芯片僅僅在芯片的前表面具有對準(zhǔn)標(biāo)記的情況下，與其前表面上的對準(zhǔn)精度相比，用作多芯片半導(dǎo)體器件的介質(zhì)層的芯片后表面上的對準(zhǔn)精度可能被損壞。相反，具有本實施例的結(jié)構(gòu)，可以分別明確地提高布置在介質(zhì)層芯片的一側(cè)上的芯片和布置在介質(zhì)層芯片的另一側(cè)上的芯片對準(zhǔn)精度。此外，沒有必要制備包括用于對準(zhǔn)的標(biāo)記的芯片，該標(biāo)記具有不同幾何形狀和尺寸，且因此可以在一個直接的工藝中制造用于對準(zhǔn)的標(biāo)記。
此外，用于提供芯片連接的方法沒有限制，且因此可以采用用于提供芯片連接的任意方法，例如面向下、由上下方向成像、紅外線透射圖像等。
此外，與光透射型對準(zhǔn)的情況相比，可以采用較小的對準(zhǔn)標(biāo)記，以及通過使用干法刻蝕工藝可以產(chǎn)生進(jìn)一步減小直徑的通孔，且因此芯片的實際利用面積可以相對更寬闊。
盡管在本實施例中圖示了利用芯片的兩側(cè)上的對準(zhǔn)標(biāo)記的相同二維幾何形狀的情況，但是用作對準(zhǔn)標(biāo)記的導(dǎo)電穿通栓塞的二維幾何形狀在芯片的兩側(cè)不必具有相同的幾何形狀和尺寸，以及也可以設(shè)置從芯片的一側(cè)至另一側(cè)具有增加截面的截錐形的對準(zhǔn)標(biāo)記。在芯片的兩側(cè)上設(shè)置相同二維幾何形狀的結(jié)構(gòu)，可以更明確地抑制芯片層疊時發(fā)生的未對準(zhǔn)，以提供對準(zhǔn)精度的進(jìn)一步改進(jìn)。
而且，具有設(shè)置不對稱地布置的標(biāo)記作為用于對準(zhǔn)的標(biāo)記的結(jié)構(gòu)，可以更容易地進(jìn)行諸如芯片的前表面與后表面的區(qū)分或旋轉(zhuǎn)角度的確定的操作。
第二實施例圖3是平面圖，圖示了用于本實施例的多芯片半導(dǎo)體器件的芯片的結(jié)構(gòu)。圖3所示的用于多芯片半導(dǎo)體器件的芯片(芯片13)包括導(dǎo)電穿通栓塞14至16，用于對準(zhǔn)的標(biāo)記17和用于對準(zhǔn)的標(biāo)記18。芯片13可以通過使用例如制造第一實施例中所述的用于多芯片半導(dǎo)體器件的芯片的方法來制造。
在圖3中，芯片13的二維幾何形狀是矩形(在該實施例中是正方形)。
圖3中的下部顯示的用于對準(zhǔn)的標(biāo)記17和其上部顯示的用于對準(zhǔn)的標(biāo)記18圖示為不對稱地布置在芯片13的表面內(nèi)(在圖中的上部和下部)。更具體地說，設(shè)置一種結(jié)構(gòu)，其中用于對準(zhǔn)的下標(biāo)記17和用于對準(zhǔn)的上標(biāo)記18由基本單元構(gòu)成，基本單元由圖2B所示的L形和點狀以及圓形對準(zhǔn)標(biāo)記12構(gòu)成且并排地布置在芯片的周邊附近，基本單元的重復(fù)數(shù)目在相對邊緣不同，且因此芯片表面的中心上對準(zhǔn)標(biāo)記的布置是不對稱的。由于通過利用基本單元的重復(fù)數(shù)目可以識別芯片邊緣，因此芯片的布置方向可以容易地識別。
在本實施例中，通過在矩形芯片的多個邊緣的附近不對稱地布置用于對準(zhǔn)的標(biāo)記可以容易地進(jìn)行芯片13的前和后表面的識別和表面方向中的旋轉(zhuǎn)角度的確定。沒有必要指出用于對準(zhǔn)的標(biāo)記17和用于對準(zhǔn)的標(biāo)記18具有與其它導(dǎo)電穿通栓塞14至16不同的二維幾何形狀，且因此可以與這些栓塞相區(qū)別。
而且，在本實施例中，在芯片13的表面上的預(yù)定位置處用較高精度穩(wěn)定地形成可以容易地從其它穿通栓塞識別出來的對準(zhǔn)標(biāo)記。而且，不再需要用于形成對準(zhǔn)標(biāo)記的不需要工藝。因此，本實施例提供能夠形成對準(zhǔn)標(biāo)記的結(jié)構(gòu)，類似于第一實施例，通過簡單的工藝產(chǎn)生了更高的對準(zhǔn)精度。
這里，關(guān)于本實施例中的用于對準(zhǔn)的下標(biāo)記17和用于上對準(zhǔn)的上標(biāo)記18，通過用于對準(zhǔn)的標(biāo)記具有不同的二維幾何形狀或尺寸可以產(chǎn)生提供在表面內(nèi)的識別對準(zhǔn)標(biāo)記位置的結(jié)構(gòu)。
第三實施例在第三實施例中，通過利用作為用于對準(zhǔn)的標(biāo)記的導(dǎo)電穿通栓塞與作為襯底表面內(nèi)的穿通電極的導(dǎo)電穿通栓塞的相對位置產(chǎn)生提供用于對準(zhǔn)的標(biāo)記識別的結(jié)構(gòu)。
圖4A至4G是平面圖，圖示了本實施例的用于多芯片半導(dǎo)體器件的芯片結(jié)構(gòu)。在圖4A至4G中，示出了導(dǎo)電穿通栓塞和對準(zhǔn)標(biāo)記，未示出襯底。可以通過例如使用制造用于多芯片半導(dǎo)體器件的芯片的任意前述方法制造圖4A至4G所示的用于多芯片半導(dǎo)體器件的芯片。
圖4A至圖4D圖示了通過形成具有與導(dǎo)電穿通栓塞相同的二維幾何形狀的對準(zhǔn)標(biāo)記，以及利用用于布置導(dǎo)電穿通栓塞的位置和用于布置對準(zhǔn)標(biāo)記的位置之間的相對關(guān)系提供標(biāo)識的例子。在圖4A至圖4D中，導(dǎo)電穿通栓塞19，21，23或25布置為在襯底表面內(nèi)形成正方形網(wǎng)格。然后，一些栓塞從規(guī)則的布置中分立，以形成用于可以識別的對準(zhǔn)標(biāo)記的圖形20，22和24。
更具體地說，在圖4A和圖4B中的導(dǎo)電穿通栓塞19和導(dǎo)電穿通栓塞21的網(wǎng)格布置中分別提供缺陷部分，且分別利用鄰近于缺陷部分的栓塞作為用于對準(zhǔn)的標(biāo)記20和用于對準(zhǔn)的標(biāo)記22。
在圖4C和圖4D中，在一組網(wǎng)格-布置的導(dǎo)電穿通栓塞23和一組網(wǎng)格布置的導(dǎo)電穿通栓塞25的側(cè)邊中分別布置一組用于對準(zhǔn)的標(biāo)記24和一組用于對準(zhǔn)的標(biāo)記26，并且組24和26中的栓塞具有與組23和25中的栓塞相同的幾何形狀，以及組24和26中的栓塞數(shù)目分別小于組23和25的栓塞數(shù)目。
圖4E至圖4G圖示了在分別以正方形網(wǎng)格形式(在圖的下部中)布置的導(dǎo)電穿通栓塞27，29和31的襯底表面內(nèi)的側(cè)邊中形成與導(dǎo)電穿通栓塞不同幾何形狀的用于對準(zhǔn)的標(biāo)記28，30和32的例子。盡管導(dǎo)電穿通栓塞27，29和31的截面是正方形，但是用于對準(zhǔn)的標(biāo)記28，30和32的截面是矩形。
因而，通過布置導(dǎo)電穿通栓塞和用于對準(zhǔn)的標(biāo)記可以容易地進(jìn)行芯片的前和后表面的區(qū)分或旋轉(zhuǎn)角度的確定。因此，類似于第一和第二實施例，不再需要用于形成對準(zhǔn)標(biāo)記的不需要工藝，并且可以通過本實施例中的簡單且容易的方法穩(wěn)定地制造具有提高對準(zhǔn)精度的對準(zhǔn)標(biāo)記。
在如上所述的第一、第二和第三實施例中，用于對準(zhǔn)標(biāo)記的導(dǎo)電穿通栓塞可以具有其截面的最小寬度等于或小于其它導(dǎo)電穿通栓塞的最小寬度。作為這種結(jié)構(gòu)的例子，圖4F所示的二維結(jié)構(gòu)圖示了可以產(chǎn)生第三實施例的這些部分。
一般，根據(jù)其寬度改變用于填充穿通栓塞的條件，并且上述條件允許在相同條件下通過相同工藝與其它導(dǎo)電穿通栓塞同時形成用于對準(zhǔn)的標(biāo)記。因此，可以減小該制造工藝的負(fù)擔(dān)。
盡管本實施例描述了采用用于對準(zhǔn)的標(biāo)記在芯片之間提供對準(zhǔn)的情況，但是該標(biāo)記可以用作用于形成互連的光刻法工藝中的對準(zhǔn)標(biāo)記，其中互連提供在導(dǎo)電穿通栓塞上形成的凸點電鍍的相互耦合。當(dāng)用于對準(zhǔn)的標(biāo)記用作用于光刻工藝的定位標(biāo)記時，其最小寬度可以等于或小于其它導(dǎo)電穿通栓塞的最小寬度，以及考慮到定位精度，其最小寬度等于或小于1μm。具有這種結(jié)構(gòu)?？梢詭韺?zhǔn)精度的進(jìn)一步提高。
第四實施例在第四實施例中，將描述用于層疊上述實施例中描述的用于多芯片半導(dǎo)體器件的芯片的方法和在該裝配中采用的鍵合設(shè)備。
圖5是流程圖，圖示了根據(jù)本實施例通過使用用于芯片的鍵合設(shè)備層疊用于多芯片半導(dǎo)體器件的芯片的方法。圖6A，6B和6C是示意性剖面圖，示出了用于層疊用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備的結(jié)構(gòu)。
圖6A，6B和6C所示的鍵合設(shè)備33包括貼裝頭34，貼裝器35，照相機(jī)36，照相機(jī)37和載物臺38。上芯片39保持在連接到貼裝器35的貼裝頭34中。載物臺38支持下芯片40。設(shè)置照相機(jī)36和照相機(jī)37，以便分別使上芯片39的下表面和下芯片40的上表面成像。
將根據(jù)圖5描述用于層疊芯片的工藝，圖6A，6B和6C圖示了在圖5所述的工藝中在如圖6A，6B和6C所示的下芯片40上的預(yù)定位置上貼裝上芯片39的情況。
(1)管芯貼裝上芯片39和下芯片40被切割，并且將切割的下芯片40貼裝在載物臺38上，將切割的上芯片39貼裝在鍵合設(shè)備33的貼裝頭34上(S1)。在該情況下，上芯片39和下芯片40中的至少任意一個是上述實施例所示的芯片，并且假定該芯片包括導(dǎo)電穿通栓塞且用于后表面對準(zhǔn)的標(biāo)記是可見的。
(2)用于對準(zhǔn)的標(biāo)記成像通過照相機(jī)36和37分別從上方向拾取下芯片40的上表面，以及從下方向拾取上芯片39的下表面(S2)?？捎玫恼障鄼C(jī)的類型沒有特別限制，只要可以進(jìn)行如下所述圖像處理。
(3)圖像處理在一個芯片上的至少兩個位置上進(jìn)行包括用于對準(zhǔn)的標(biāo)記的部分芯片的圖像處理，以獲得芯片平面中的中心位置(S3)。圖6A示出了當(dāng)確定芯片的坐標(biāo)(中心位置)的工藝完成時的條件。
(4)移動貼裝頭34或載物臺38的XY軸被精確地移動，以精確地重合芯片39和40的位置(S4)。圖6B圖示了芯片移到用于提供連接的位置的條件。
(5)連接貼裝頭34被垂直地降低，以使上芯片39連接到下芯片40(S5)。在此情況下，它被配置為具有精確地控制施加到凸點的負(fù)載的能力。圖6C示出了提供這種連接的條件。
(6)加熱/壓縮鍵合/超聲波連接通過使用取決于采用的凸點的類型和貼裝器結(jié)構(gòu)的最佳方法在芯片之間粘結(jié)凸點(S6)。
(7)貼裝頭分離貼裝頭34被升高，以從那里分開，盡管圖6A，6B或6C中未示出(S7)。此后，如果芯片的層疊進(jìn)一步繼續(xù)(S8中的“是”)，那么它返回步驟1，并且進(jìn)行對應(yīng)于第三層或之上層的芯片裝配。如果芯片的層疊完成(在S8中的“否”)，那么該工藝前進(jìn)至基本封裝工藝如封裝模塊(在插入板上貼裝)等(S9)。
在上述工藝中，當(dāng)在其上貼裝的芯片之一是除第一至第三實施例描述的芯片之外的芯片時，可以通過例如識別芯片上形成的預(yù)定互連結(jié)構(gòu)進(jìn)行步驟3中的芯片位置的理解。
在本實施例中，在通過采用上述實施例中描述的芯片來層疊多個芯片的情況下，可以提高其對準(zhǔn)精度。
由于芯片上的有效表面(其上形成元件的表面)與常規(guī)結(jié)構(gòu)中的其它芯片的有效表面相對，所以層疊限于形成雙層。另一方面，通過采用根據(jù)本實施例的方法形成三層或更多層的裝配工藝成為可能。
例如，考慮到具有導(dǎo)電穿通栓塞的器件作為上芯片39，僅僅在芯片的前表面上具有用于對準(zhǔn)的標(biāo)記的情況下，或在利用孔或透明通孔作為用于對準(zhǔn)的標(biāo)記的情況下，不能照原樣使用用于提供片上芯片鍵合的方法，并且在這些情況中，需要具有非標(biāo)準(zhǔn)結(jié)構(gòu)的貼裝器，如在頭部具有用于透射光的透明孔的貼裝器。
但是，另一方面，根據(jù)鍵合本實施例的用于多芯片半導(dǎo)體器件的芯片的方法，由于在芯片的前表面和后表面上設(shè)置了由導(dǎo)電穿通栓塞構(gòu)成的用于對準(zhǔn)的標(biāo)記，所以可以精確地進(jìn)行芯片兩側(cè)的對準(zhǔn)。因此，通過重復(fù)與用于形成片上芯片雙層的工藝相同的工藝可以獲得具有多層體的多芯片半導(dǎo)體器件。如果通過不同的照相機(jī)36和37分別拾取待層疊的芯片的相對表面，那么顯著地表現(xiàn)出該有利的效果。
第五實施例在第五實施例中，將描述可以通過使用上述實施例描述的鍵合設(shè)備層疊用于多芯片半導(dǎo)體器件的芯片獲得的多芯片半導(dǎo)體器件。在構(gòu)成本實施例的多芯片半導(dǎo)體器件的芯片中，用于對準(zhǔn)的標(biāo)記結(jié)構(gòu)假定為上述實施例中所示的結(jié)構(gòu)。
圖7是通過層疊用于多芯片半導(dǎo)體器件的兩個芯片41和42形成的多芯片半導(dǎo)體器件的示意性剖面圖。
在圖7中，在用于多芯片半導(dǎo)體器件的芯片41中設(shè)置用于對準(zhǔn)的標(biāo)記43和導(dǎo)電穿通栓塞44。用于多芯片半導(dǎo)體器件的芯片42具有大于用于多芯片半導(dǎo)體器件的芯片41的芯片表面面積，并且用于多芯片半導(dǎo)體器件的芯片42是耦合在用于多芯片半導(dǎo)體器件的芯片41上的凸點。
采用用于對準(zhǔn)的標(biāo)記43，以比1μm更精細(xì)的精度在芯片表面內(nèi)提供用于多芯片半導(dǎo)體器件的芯片41和用于多芯片半導(dǎo)體器件的芯片42的對準(zhǔn)，然后鍵合這些對準(zhǔn)的芯片，以獲得多芯片半導(dǎo)體器件。這里，盡管在圖中未示出，但是通過互連層或芯片上的凸點來電耦合到電源線或地線可以固定用于對準(zhǔn)的標(biāo)記43的任意電位。通過固定用于對準(zhǔn)的標(biāo)記43的電位，可以減小多芯片半導(dǎo)體器件在工作中發(fā)出的噪音。
圖8是平面圖，圖示了具有包括晶片上層疊芯片結(jié)構(gòu)的多芯片半導(dǎo)體器件。更具體地，圖8圖示了對應(yīng)于下芯片的晶片45上布置分立芯片46并層疊芯片的結(jié)構(gòu)。因而，下芯片本身不必是分立芯片并且晶片45也可以照原樣應(yīng)用。通過在晶片45上布置分立芯片46和層疊分立芯片完成多芯片模塊之后，可以進(jìn)行切割。而且，本實施例也可以應(yīng)用于上芯片和下芯片都未必是分立芯片和照原樣層疊多個晶片的情況。
另外，在層疊多個有源元件以形成多層體(三層或更多)的情況下，或在層疊沒有諸如具有貼裝在其上的穿通電極的間隔片等有源元件的情況下也可以應(yīng)用根據(jù)上述實施例的用于多芯片半導(dǎo)體器件的芯片的鍵合設(shè)備。
下面將描述這種實施例。
圖9是剖面圖，圖示了層疊多個有源元件以形成多層體的多芯片半導(dǎo)體器件的結(jié)構(gòu)。
該剖面示了層疊芯片45至48以形成四層體的結(jié)構(gòu)，且對于頂芯片45和底芯片48無導(dǎo)電穿通栓塞。對應(yīng)于中間層的芯片46和芯片47包括導(dǎo)電穿通栓塞53和用于對準(zhǔn)的標(biāo)記54。此外，芯片45和芯片46通過凸點55電耦合，而元件形成表面(有效表面)49和元件形成表面50互相相對。而且，芯片46至48通過凸點55在某條件下電耦合，而在相同方向(在圖中向上的方向)定向各個元件形成表面50至52。
這種多層狀結(jié)構(gòu)可以應(yīng)用于相似類型的存儲器多層疊層、不同類型的存儲器的多層疊層、具有存儲器和邏輯電路的混合貼裝疊層、具有不同功能的邏輯電路的多層疊層以及具有不同襯底(Si和化合物半導(dǎo)體等)的LSI芯片的多層疊層。
因而，當(dāng)芯片的層疊的層數(shù)目超過三層時，在芯片的前表面和后表面上比1μm更精細(xì)的對準(zhǔn)是必需的，并且如果芯片包括上述實施例的用于對準(zhǔn)的標(biāo)記54，那么可以精確地進(jìn)行其對準(zhǔn)，而且可用的層數(shù)不受限制。
圖10是剖面圖，圖示了多芯片半導(dǎo)體器件的結(jié)構(gòu)，包括層疊的襯底，該襯底沒有在其上貼裝的諸如具有穿通電極的間隔片等有源元件。
圖10中所示的多芯片半導(dǎo)體器件包括用于多芯片半導(dǎo)體器件的芯片57，具有穿通電極59的間隔片以及用于多芯片半導(dǎo)體器件的芯片56，通過凸點61電耦合以所述順序從底部層疊所有這些芯片。在用于多芯片半導(dǎo)體器件的芯片56和用于多芯片半導(dǎo)體器件的芯片57中分別設(shè)置的元件形成表面62，并且元件形成表面63位于面對具有中間層的穿通電極58的間隔片的其各個側(cè)邊上。
這里，具有穿通電極58的間隔片指具有除在其上貼裝的晶體管以外的元件(無源元件如互連、電容器、電感器、天線等)的半導(dǎo)體芯片。除上述之外，對于具有難以區(qū)分的前和后表面的芯片可以利用用于對準(zhǔn)的標(biāo)記60的不對稱二維布置，如圖10所示具有穿通電極58的間隔片。具有這種結(jié)構(gòu)，具有穿通電極58的間隔片可以沒有錯誤地更明確地貼裝間隔片的前表面的預(yù)定位置處，間隔片具有用于其后表面的穿通電極58。
圖11是剖面圖，圖示了具有在LSI芯片上貼裝的光學(xué)器件的實施例。
圖11所示的多芯片半導(dǎo)體器件包括用于具有在芯片上貼裝的光學(xué)器件的多芯片半導(dǎo)體器件的芯片64，且具有一個結(jié)構(gòu)，其中這些芯片通過凸點70在預(yù)定位置處電耦合。具有在其上貼裝光學(xué)器件的芯片64包括導(dǎo)電穿通電極68和用于對準(zhǔn)的標(biāo)記69。用于多芯片半導(dǎo)體器件的芯片65的元件形成表面66和具有在其上貼裝的光學(xué)器件的芯片64的光接收/光發(fā)射表面67設(shè)置在相同側(cè)邊上(圖中的上側(cè))。
在半導(dǎo)體器件具有圖11所示結(jié)構(gòu)的情況下，由于功能的困難使半導(dǎo)體器件不能具有面向下的鍵合結(jié)構(gòu)，即使在雙層組件的情況下，在后表面上也需要用于對準(zhǔn)的標(biāo)記69。即使采用這種器件，通過使用上述實施例描述的結(jié)構(gòu)在由芯片的前表面的處理中可以在芯片64的后表面上形成用于對準(zhǔn)的標(biāo)記69，且因此在此情況下本實施例也是有效的。
圖12是剖面圖，圖示了底部芯片也具有穿通電極的實施例。
這里，圖示了封裝芯片為倒裝球柵陣列(FCBGA)型封裝的例子。圖12所示的多芯片半導(dǎo)體器件包括在FCBGA襯底74上的用于多芯片半導(dǎo)體器件的芯片73、用于多芯片半導(dǎo)體器件的芯片72以及用于多芯片半導(dǎo)體器件的芯片71，所有這些芯片以所述順序從底部布置并通過凸點81電耦合。用于多芯片半導(dǎo)體器件的芯片72對應(yīng)于底層并且用于多芯片半導(dǎo)體器件的芯片73對應(yīng)于包括導(dǎo)電穿通栓塞79和對準(zhǔn)標(biāo)記80的中間層。用于多芯片半導(dǎo)體器件的芯片71和用于多芯片半導(dǎo)體器件的芯片72的元件形成表面76和元件形成表面77分別相互相對。此外，在其相同側(cè)邊(在圖中的上部)設(shè)置用于多芯片半導(dǎo)體器件的芯片73的元件形成表面78和用于多芯片半導(dǎo)體器件的芯片72的元件形成表面77。而且，在FCBGA襯底74的后表面上設(shè)置焊球75。
在圖12中，用于對準(zhǔn)的標(biāo)記80被用于底部半導(dǎo)體芯片73和FCBGA襯底74的對準(zhǔn)。除上之外，“FCBGA”是倒裝球柵陣列的縮寫，且是提高多管腳和更精細(xì)間距的封裝的封裝類型。
在上述實施例中圖示的用于多芯片半導(dǎo)體器件的芯片包括用于對準(zhǔn)的標(biāo)記，并且可以以比1μm更精細(xì)的對準(zhǔn)精度級別使用這種用于對準(zhǔn)的標(biāo)記來對準(zhǔn)芯片。用于疊層芯片以形成多層體的層的可用數(shù)目不受限制，以及可以以比1μm更精細(xì)的精度級別進(jìn)行布置。盡管根據(jù)優(yōu)選實施例已經(jīng)描述了本發(fā)明，但是對于所屬領(lǐng)域的技術(shù)人員來說在此包含的公開僅僅用于本發(fā)明的說明性目的是顯而易見的，且在不脫離發(fā)明的范圍和精神的條件下，可以適當(dāng)?shù)夭捎盟鞣N配置的結(jié)構(gòu)或工藝。
例如，盡管上述實施例說明了為具有硅襯底的芯片設(shè)置對準(zhǔn)標(biāo)記的情況，但是上述實施例中描述的配置也可以廣泛地應(yīng)用于要求以更高的精度進(jìn)行對準(zhǔn)的其它類型的半導(dǎo)體芯片、襯底等。另外，上述實施例中描述的配置也可以應(yīng)用于化合物半導(dǎo)體襯底或光學(xué)電路襯底(硅，石英)。
很明顯本發(fā)明不局限于上述實施例，在不脫離本發(fā)明的范圍和精神的條件下可以進(jìn)行修改和改變。
權(quán)利要求
1.一種用于構(gòu)成具有多個層疊半導(dǎo)體芯片的多芯片半導(dǎo)體器件的芯片，其包括襯底；以及由貫穿所述襯底的導(dǎo)電材料構(gòu)成的多個導(dǎo)電穿通栓塞，其中所述的多個導(dǎo)電穿通栓塞包括第一導(dǎo)電穿通栓塞和與所述的第一導(dǎo)電穿通栓塞分開地設(shè)置的第二導(dǎo)電穿通栓塞，其中所述的第一導(dǎo)電穿通栓塞和所述的第二導(dǎo)電穿通栓塞被配置為在平面圖中有可見的區(qū)別，以及其中所述第二導(dǎo)電穿通栓塞是用于對準(zhǔn)的標(biāo)記。
2.根據(jù)權(quán)利要求1的芯片，其中所述的第一導(dǎo)電穿通栓塞將所述襯底表面上設(shè)置的第一導(dǎo)電部件耦合到所述襯底的另一表面上設(shè)置的第二導(dǎo)電部件。
3.根據(jù)權(quán)利要求1的芯片，其中在所述襯底內(nèi)設(shè)置的第一孔內(nèi)設(shè)置所述第一導(dǎo)電穿通栓塞，以及其中在所述襯底內(nèi)設(shè)置的第二孔內(nèi)設(shè)置所述第二導(dǎo)電穿通栓塞，通過刻蝕掉所述襯底的預(yù)定區(qū)形成所述第一孔和所述第二孔。
4.一種用于多芯片半導(dǎo)體器件的芯片，在用于該多芯片半導(dǎo)體器件的一個芯片中包括兩個或更多導(dǎo)電穿通栓塞，其中采用一個或多個所述導(dǎo)電穿通栓塞作為用于對準(zhǔn)的標(biāo)記，以及其中該芯片具有在用于所述多芯片半導(dǎo)體器件的所述芯片的前表面和/或后表面上提供可見地識別用于對準(zhǔn)的所述標(biāo)記的能力的結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記被配置為通過用于對準(zhǔn)的所述標(biāo)記的二維幾何形狀提供可見地識別的能力。
6.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記配置為通過用于布置用于對準(zhǔn)的所述標(biāo)記與用于布置所述導(dǎo)電穿通栓塞的位置的相對位置提供可見地識別的能力。
7.根據(jù)權(quán)利要求4的芯片，其中在具有相同幾何形狀的所述芯片的前表面和后表面上設(shè)置用于對準(zhǔn)的所述標(biāo)記。
8.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記具有其不對稱的幾何形狀或不對稱的布置。
9.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的標(biāo)記的所述導(dǎo)電穿通栓塞具有等于或小于其它導(dǎo)電穿通栓塞的最小寬度的其截面的最小寬度。
10.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記采用的所述導(dǎo)電穿通栓塞的前表面和/或后表面覆有絕緣材料。
11.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記是用于貼裝的對準(zhǔn)標(biāo)記。
12.根據(jù)權(quán)利要求5的芯片，其中用于對準(zhǔn)的所述標(biāo)記是用于光刻工藝的定位標(biāo)記。
13.根據(jù)權(quán)利要求12的芯片，其中用于光刻工藝的所述定位標(biāo)記具有截面，截面的最小寬度等于或小于其它導(dǎo)電穿通栓塞的最小寬度，并且其最小寬度等于或小于1μm。
14.根據(jù)權(quán)利要求4的芯片，其中用于對準(zhǔn)的所述標(biāo)記所采用的至少部分所述導(dǎo)電穿通栓塞的電位被固定。
15.一種多芯片半導(dǎo)體器件，包括根據(jù)權(quán)利要求1的芯片和其它芯片的疊層形式，其中所述第一導(dǎo)電穿通栓塞耦合到所述的其它芯片的導(dǎo)電部件，所述的其它芯片鄰近所述芯片。
16.一種多芯片半導(dǎo)體器件，包括根據(jù)權(quán)利要求4的芯片和其它芯片的層疊形式，其中所述導(dǎo)電穿通栓塞耦合到所述的其它芯片的導(dǎo)電部件，所述的其它芯片鄰近所述芯片。
17.一種用于多芯片半導(dǎo)體器件的芯片鍵合設(shè)備，其中，當(dāng)通過所述鍵合設(shè)備層疊用于多芯片半導(dǎo)體器件的芯片時，通過利用用于對準(zhǔn)的下述標(biāo)記計算所述多芯片半導(dǎo)體器件的芯片位置，用于多芯片半導(dǎo)體器件的芯片包括用于多芯片半導(dǎo)體器件的一個芯片中的兩個或更多導(dǎo)電穿通栓塞并且還包括用于對準(zhǔn)的標(biāo)記所采用的一個或多個所述導(dǎo)電穿通栓塞。
18.一種用于對準(zhǔn)用于多芯片半導(dǎo)體器件的芯片的方法，其中當(dāng)對準(zhǔn)并且然后層疊用于多芯片半導(dǎo)體器件的芯片時，通過利用用于對準(zhǔn)的下述標(biāo)記對準(zhǔn)用于所述多芯片半導(dǎo)體器件的所述芯片，用于多芯片半導(dǎo)體器件的芯片具有用于多芯片半導(dǎo)體器件的一個芯片中的兩個或更多導(dǎo)電穿通栓塞并且包括用于對準(zhǔn)的標(biāo)記所采用的一個或多個所述導(dǎo)電穿通栓塞。
19.一種用于制造用于多芯片半導(dǎo)體器件的芯片的方法，包括刻蝕用于多芯片半導(dǎo)體器件的芯片，以形成兩個或更多通孔；用導(dǎo)電材料填充在所述刻蝕所述芯片中形成的所述兩個或更多通孔；以及通過在用所述導(dǎo)電材料填充所述兩個或更多通孔的過程中重處理用于多芯片半導(dǎo)體器件的所述芯片的后表面來露出所述導(dǎo)電材料，用于多芯片半導(dǎo)體器件的所述芯片具有填充在其中的所述導(dǎo)電材料；其中采用具有填充在其中的所述導(dǎo)電材料的一個或多個所述導(dǎo)電穿通栓塞作為用于對準(zhǔn)的標(biāo)記，以及其中用于對準(zhǔn)的所述標(biāo)記和所述導(dǎo)電穿通栓塞中的其他的一個被配置為在用于多芯片半導(dǎo)體器件的所述芯片的前表面和/或后表面上在平面視圖中有可見的區(qū)別。
20.根據(jù)權(quán)利要求19的方法，還包括在用所述導(dǎo)電材料的所述填充兩個或更多通孔之后，在具有填充在其中的所述導(dǎo)電材料的一個或多個導(dǎo)電通孔的前表面和/或后表面中形成絕緣膜。
全文摘要
提出了用于多芯片半導(dǎo)體器件的芯片及其制造方法，該芯片具有僅僅通過從芯片的前表面的處理(光刻，刻蝕)在芯片的前表面和/或后表面上形成的用于對準(zhǔn)的標(biāo)記，而不增加任何專用的工藝步驟到用于對準(zhǔn)的標(biāo)記的形成工藝。在用于多芯片半導(dǎo)體器件的單個芯片中具有兩個或更多導(dǎo)電穿通栓塞的多芯片半導(dǎo)體器件的芯片中，采用一個或多個導(dǎo)電穿通栓塞用于對準(zhǔn)的標(biāo)記，并且該芯片被配置為允許識別用于多芯片半導(dǎo)體器件的芯片的前表面和/或后表面上的用于對準(zhǔn)的標(biāo)記。然后，在導(dǎo)電穿通栓塞的前表面和/或后表面上設(shè)置絕緣膜。
文檔編號H01L25/07GK1649148SQ200510006138
公開日2005年8月3日 申請日期2005年1月28日 優(yōu)先權(quán)日2004年1月28日
發(fā)明者松井聰 申請人:恩益禧電子股份有限公司