專(zhuān)利名稱(chēng)：窄鰭片場(chǎng)效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致涉及一種半導(dǎo)體器件及制造半導(dǎo)體器件的方法，更特別地，涉及雙柵極金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Metal OxideSemiconductor Field Effect Transistor；簡(jiǎn)稱(chēng)MOSFET)。
背景技術(shù)：
諸如MOSFET等的晶體管是大多數(shù)半導(dǎo)體器件的核心建構(gòu)單元。諸如高性能處理器等的某些半導(dǎo)體器件可包含數(shù)百萬(wàn)個(gè)晶體管。對(duì)于這些器件而言，減小晶體管的尺寸并因而增加晶體管的密度在傳統(tǒng)上已是半導(dǎo)體制造領(lǐng)域中的高優(yōu)先項(xiàng)目。
傳統(tǒng)的MOSFET在尺寸小于50納米的制造工藝上有其困難度。為了開(kāi)發(fā)小于50納米的MOSFET，已有人提議雙柵極MOSFET。在幾個(gè)方面中，雙柵極MOSFET提供了比傳統(tǒng)塊體(bulk)硅MOSFET更佳的性能。因?yàn)殡p柵極MOSFET在溝道的兩邊都有一柵極電極，并非是如同傳統(tǒng)的MOSFET只在一邊有柵極電極，所以有了這些改良。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例提供了一種具有窄溝道區(qū)的雙柵極MOSFET及其制造方法。
本發(fā)明的一個(gè)面向涉及一種MOSFET器件，該MOSFET器件包含在絕緣層上形成的源極及漏極結(jié)構(gòu)。在該絕緣層上且在該源極與漏極之間形成一鰭片結(jié)構(gòu)。該鰭片結(jié)構(gòu)包含在該鰭片結(jié)構(gòu)的溝道區(qū)中形成的削薄區(qū)。至少在該鰭片結(jié)構(gòu)的該削薄區(qū)上形成保護(hù)層。該保護(hù)層的寬度大于該削薄區(qū)的寬度。在該鰭片結(jié)構(gòu)的至少一部分周?chē)纬山殡妼?，且在該介電層及該鰭片結(jié)構(gòu)周?chē)纬蓶艠O。
本發(fā)明的另一面向涉及一種形成MOSFET器件的方法。該方法包含下列步驟在絕緣層上形成源極、漏極、和鰭片結(jié)構(gòu)。該鰭片結(jié)構(gòu)的各部分用來(lái)作為該MOSFET的溝道。該方法進(jìn)一步包含下列步驟在該鰭片結(jié)構(gòu)上形成保護(hù)層；以及將該鰭片結(jié)構(gòu)削減到大約3納米至6納米的寬度，但并不顯著地削減該保護(hù)層。該方法進(jìn)一步包含下列步驟在該鰭片結(jié)構(gòu)周?chē)L(zhǎng)介電層；以及在該介電層周?chē)练e多晶硅層。該多晶硅層用來(lái)作為該MOSFET的柵極區(qū)。


以下將參照附圖進(jìn)行說(shuō)明，而在所有的附圖中，具有相同參考標(biāo)記的組件可代表類(lèi)似的組件。
圖1及圖2是形成根據(jù)本發(fā)明的各方面的FinFET的剖面圖；圖3是圖2所示FinFET的透視圖；圖4是圖3所示FinFET的俯視圖；圖5是沿著圖4中的A-A’線(xiàn)的剖面圖；圖6是圖3所示FinFET的俯視圖；圖7是沿著圖4中的A-A’線(xiàn)的剖面圖；圖8是圖7所示FinFET的俯視圖；圖9及圖10是FinFET的剖面圖；圖11是完成的FinFET的俯視圖；圖12至圖15是根據(jù)本發(fā)明的第二實(shí)施例的FinFET的剖面圖；以及圖16至圖18是在硅鍺層周?chē)?gòu)的雙柵極FinFET的剖面圖。
具體實(shí)施例方式
下文中將參照各附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。可將相同的參考標(biāo)記用于不同的附圖，以便識(shí)別相同的或類(lèi)似的組件。此外，下文中的詳細(xì)說(shuō)明并非對(duì)本發(fā)明加以限制。應(yīng)以最后的權(quán)利要求及其等效范圍來(lái)界定本發(fā)明的范圍。
作為本文所使用名詞的FinFET意指一種在垂直硅“鰭片”中形成導(dǎo)電溝道的MOSFET。FinFET是本領(lǐng)域公知的。
圖1是FinFET100的起始結(jié)構(gòu)摻雜時(shí)的剖面圖。FinFET100可包括絕緣體上硅(Silicon On Insulator；簡(jiǎn)稱(chēng)SOI)結(jié)構(gòu)，該SOI結(jié)構(gòu)包含在硅和/或鍺襯底110上形成的埋入氧化物(BOX)層120、以及在BOX層120上的硅層130。或者，層130可包含鍺、或硅-鍺。在一實(shí)施例中，BOX層120的厚度范圍可從大約200納米至大約400納米，且硅層130的厚度范圍可從大約30納米至大約100納米。然后可沉積諸如氧化物層(例如，二氧化硅)和/或氮化物層(例如，氮化硅)等的保護(hù)層，以便用來(lái)作為后續(xù)蝕刻期間的保護(hù)蓋。
然后可蝕刻硅層130及各保護(hù)層，以便形成硅鰭片140、以及在鰭片140上的保護(hù)層150及160(請(qǐng)參閱圖2)。保護(hù)層150可以是氧化物層，且保護(hù)層160可以是氮化物層。層150的厚度可例如為大約15納米，且層160的厚度范圍可以是大約50至75納米間。
然后可在鄰近鰭片140末端處形成源極/漏極區(qū)。在一個(gè)實(shí)施例中，可在硅層130上產(chǎn)生圖形并蝕刻硅層130，以便在形成鰭片140的同時(shí)也形成源極及漏極區(qū)。在其它的實(shí)施例中，可以傳統(tǒng)的方式沉積并蝕刻另一硅層，以便形成源極及漏極區(qū)。圖3是FinFET100的透視圖，該FinFET100具有在鄰近鰭片140末端處形成的源極及漏極區(qū)310及320。
圖4是具有源極區(qū)310、漏極區(qū)320、及鰭片140的FinFET100的俯視圖。圖1和圖2是的沿著圖4中的A-A’線(xiàn)的剖面圖。
然后可在FinFET100上形成硅酸四乙酯(TEOS)層501。圖5是沿著圖4中的A-A’線(xiàn)的FinFET100的剖面圖，用以顯示TEOS層501?？蓪?duì)TEOS層501進(jìn)行退火及平坦化，以便在FinFET100的頂部產(chǎn)生較平坦的表面。
可在TEOS層501中界定鑲嵌(damascene)柵極掩膜，并在該掩膜中產(chǎn)生圖形。尤其可在TEOS層501中形成溝槽。然后可經(jīng)由蝕刻而在TEOS層501中打開(kāi)柵極區(qū)。圖6是FinFET100的俯視圖，其中TEOS層501中的區(qū)域602表示該被打開(kāi)的部分。更具體而言，可利用該掩膜來(lái)蝕刻區(qū)域602中的TEOS層，并保持其余的TEOS層501。在一個(gè)實(shí)施例中，可通過(guò)在區(qū)域602中的TEOS層上沉積深度大約為50至70納米的多晶硅層，來(lái)圖形化該柵極區(qū)，以得到較小的柵極長(zhǎng)度。可圖形化該多晶硅層，而留下極薄的多晶硅線(xiàn)。然后可沉積厚度大約為120至150納米的氧化物層，然后將該氧化物層剖光到該多晶硅層的頂部。接著將該多晶硅蝕刻掉。然后蝕刻區(qū)域602中的TEOS，且利用剩余的氧化物層作為該TEOS蝕刻的掩膜。
然后可削薄鰭片140。在一個(gè)實(shí)施例中，可使FinFET100接觸氨水(NH4OH)，直到鰭片140的寬度從10納米至15納米減少到大約3納米至6納米為止，而將鰭片140削薄?？稍谳^慢的速率且受控制的進(jìn)度下，執(zhí)行該削薄工藝，使該鰭片以大約2埃/分鐘的速率下被削減。被以此種方式削薄的鰭片顯示在圖7中，而圖7是沿著圖4的A-A’線(xiàn)的剖面圖。圖8是對(duì)應(yīng)圖7的俯視圖。如圖7及圖8所示，在削薄鰭片140之后的FinFET100包含形成在氧化物層150及保護(hù)層160下的凹處。
如圖9所示，可在鰭片140的側(cè)表面上生長(zhǎng)柵極介電層901。柵極介電層901的厚度可薄至0.6至1.2納米。在替代實(shí)施例中，可在鰭片140的側(cè)表面上形成具有0.6至1.2納米的等效氧化物厚度(EquivalentOxide Thickness；簡(jiǎn)稱(chēng)EOT)的高介電常數(shù)(k)值層。
請(qǐng)參閱圖10，然后可以一種傳統(tǒng)的方式在FinFET100上沉積多晶硅層?？衫脰艠O摻雜掩膜來(lái)?yè)诫s該多晶硅層?？衫昧讈?lái)?yè)诫sNMOS器件，且可利用硼來(lái)?yè)诫sPMOS器件?？蓪⒃摱嗑Ч鑼悠教够恋飳?60的高度，而形成兩個(gè)獨(dú)立的多晶硅區(qū)1001A及1001B。可圖形化多晶硅區(qū)1001A及1001B，并蝕刻多晶硅區(qū)1001A及1001B，以便形成FinFET100的柵極。多晶硅區(qū)1001A及1001B可因而形成兩個(gè)在電性獨(dú)立的柵極。在其它的實(shí)施例中，可不將多晶硅區(qū)1001A及1001B剖光到氮化硅層160的高度。替代性地，單一的多晶硅層可覆蓋氮化硅層160。在此種情形中，該多晶硅層形成FinFET100的單一可尋址的柵極。
之后可將掩膜施加至柵極區(qū)602。使用該掩膜保護(hù)區(qū)域602，該TEOS層501以及保護(hù)二氧化硅與氮化硅層150與160沉積在該源極/漏極區(qū)域310與320上，接著可使用各向同性濕法蝕刻方式予以蝕刻以移除該TEOS層501。
在露出源極/漏極區(qū)310及320的表面之后，可對(duì)FinFET100執(zhí)行離子注入，以便摻雜源極310及漏極320。更具體而言，在NMOS的FinFET中，可在1015原子/平方厘米的劑量以及5至10kev(千電子伏特)的能量下注入磷。在PMOS的FinFET中，可在1015原子/平方厘米的劑量以及2至5kev的能量下注入硼。
在離子注入之后，可對(duì)FinFET100執(zhí)行自對(duì)準(zhǔn)硅化(salicidation)工藝(即，自對(duì)準(zhǔn)硅化物工藝)。在該步驟中，可在多晶硅(柵極)區(qū)1001A及1001B以及源極及漏極區(qū)310及320上沉積諸如鎢、鈷、鈦、鉭、鉬、鎳、鉺、或鉑等金屬。然后可執(zhí)行熱退火，以便產(chǎn)生金屬硅化物化合物。圖11示出了在退火之后的FinFET100的俯視圖。請(qǐng)參閱圖11，該剖面陰影線(xiàn)代表在源極/漏極區(qū)310及320以及兩個(gè)柵極區(qū)上的金屬硅化物化合物。這些柵極區(qū)可包含在多晶硅區(qū)1001A及1001B的末端上形成的柵極墊1101及1102。所形成的FinFET100包含圖11中以虛線(xiàn)示出的薄鰭片溝道區(qū)140。然而，如圖10所示，保護(hù)層150及160的寬度大于鰭片140的寬度。有利之處在于所形成的薄溝道MOSFET提供了較佳的短溝道控制。
請(qǐng)?jiān)賲㈤唸D5，在替代實(shí)施例中，并不是使鰭片140接觸氨水將鰭片140削薄，而是可利用活性離子蝕刻(Reactive Ion Etching；簡(jiǎn)稱(chēng)RIE)工藝來(lái)削減鰭片140。一般而言，且如本領(lǐng)域所熟知的，RIE是離子蝕刻的一種變形，這是因?yàn)樵赗IE蝕刻期間，將半導(dǎo)體晶片放置在發(fā)出射頻的電極上。在該實(shí)施例中，最初可利用RIE將鰭片140的寬度減少到大約3納米至6納米，而將鰭片140削薄。
然后可利用蝕刻工藝來(lái)去除保護(hù)層150及160，以便露出圖12中被標(biāo)示為鰭片1240的鰭片。
如圖13所示，為了消除因蝕刻層150及160而引發(fā)的蝕刻損壞，然后可在鰭片1240的露出表面上形成犧牲氧化物層1301?？墒?fàn)奚趸飳由L(zhǎng)至或形成至大約0.6至1.2納米的厚度，且也可將該犧牲氧化物層用來(lái)作為柵極介電層。在替代實(shí)施例中，可在鰭片140的側(cè)表面上形成具有0.6至1.2納米的等效氧化物厚度(EOT)的額外的氧化物層或高k值層，該額外的氧化物層或高k值層被標(biāo)示為層1401。
請(qǐng)參閱圖15，然后可以一種傳統(tǒng)的方式在FinFET1200上沉積多晶硅層?？蓪⒃摱嗑Ч鑼悠教够裂趸飳?301的高度，而形成兩個(gè)獨(dú)立的多晶硅區(qū)1201A及1201B。多晶硅區(qū)1201A及1201B可形成FinFET1200的柵極。多晶硅區(qū)1201A及1201B可因而形成兩個(gè)電性獨(dú)立的柵極。在其它的實(shí)施例中，可不將多晶硅區(qū)1201A及1201B剖光至氧化物層1301的高度。替代性地，單一的多晶硅層可覆蓋氧化物層1301。在此種情形中，該多晶硅層形成FinFET1200的單一可尋址的柵極。
然后可將掩膜施加到FinFET1200的柵極區(qū)。使用該掩膜來(lái)保護(hù)該柵極區(qū)，然后可從其余的FinFET1200蝕刻掉TEOS層501以及在源極/漏極區(qū)310及320上沉積的額外保護(hù)層。
在露出源極/漏極區(qū)310及320的表面之后，可對(duì)FinFET1200執(zhí)行離子注入。如此可有效地?fù)诫s源極310及漏極320。更具體而言，在NMOS的FinFET中，可在1015原子/平方厘米的劑量以及5至10kev的能量下注入磷。在PMOS的FinFET中，可在1015原子/平方厘米的劑量以及2至5kev的能量下注入硼。
在離子注入之后，可對(duì)FinFET1200執(zhí)行自對(duì)準(zhǔn)硅化(salicidation)工藝(即，自對(duì)準(zhǔn)硅化物工藝)。在該步驟中，可在多晶硅(柵極)區(qū)1201A及1201B以及源極及漏極區(qū)310及320上沉積諸如鎢、鈷、鈦、鉭、或鉬等的金屬。然后可執(zhí)行熱退火，以便產(chǎn)生金屬硅化物化合物。此時(shí)，F(xiàn)inFET1200的俯視圖類(lèi)似于圖11所示的FinFET200。
其它實(shí)施例在某些情形中，可能需要形成應(yīng)變硅(strained silicon)FinFET。圖16至18是沿著圖4中的A-A’線(xiàn)的FinFET1600的剖面圖。
請(qǐng)參閱圖16，可在埋入氧化物層1601上形成硅鍺層1610。然后可在硅鍺層1610上形成氮化物層1620。可以諸如一種形成類(lèi)似于圖7所示的薄鰭片的方式形成硅鍺層1610及氮化物層1620的配置。因此，可初步將硅鍺層1610及氮化物層1620蝕刻成具有相同的寬度，然后可橫向蝕刻硅鍺層1610，以便形成薄硅鍺層1610。硅鍺層1610的寬度可以是大約5納米至15納米。
請(qǐng)參閱圖17，然后可在該硅鍺層附近以外延生長(zhǎng)方式生長(zhǎng)出寬度大約為5納米至10納米的硅層1611。在生長(zhǎng)出硅層1611之后，可接著形成柵極介電層1612。柵極介電層1612的厚度可薄至0.6至1.2納米。
請(qǐng)參閱圖18，然后可以一種傳統(tǒng)的方式在FinFET1600上沉積一多晶硅層1801。然后圖形化該多晶硅層，并蝕刻該多晶硅層，以便形成FinFET1600的柵極。也可將多晶硅層1801向下平坦化到氮化物層1620的高度。此時(shí)，可以前文所述的方式完成FinFET1600。
某些MOSFET具有被放置在單一埋入氧化物層上的PMOS及NMOS的FinFET。在該實(shí)施例中執(zhí)行自對(duì)準(zhǔn)硅化工藝(例如前文所述的自對(duì)準(zhǔn)硅化工藝)時(shí)，可對(duì)適當(dāng)?shù)慕饘龠M(jìn)行無(wú)電鍍(electrolessplating)，而完成選擇性的自對(duì)準(zhǔn)硅化。此外，可使用兩種或更多種不同的硅化物?？蓪⒁环N硅化物(例如鈷、鎳、稀土金屬的鉺、銪、鎵、釤硅化物)用于NMOS的FinFET，且可將另一種硅化物(例如鉑硅化物)用于PMOS的FinFET。在此種情形中，可先以光刻膠層覆蓋該P(yáng)MOS的FinFET，接著可沉積NMOS金屬。然后可去除該P(yáng)MOS的FinFET上的光刻膠層，接著可在該NMOS的FinFET上施加另光刻膠層。此時(shí)，可施加PMOS金屬。然后可執(zhí)行熱退火，以便產(chǎn)生金屬硅化物化合物。
結(jié)論本文已說(shuō)明了具有窄鰭片的FinFET及制造該窄鰭片F(xiàn)inFET的方法。該窄鰭片將其中包括短溝道控制的多個(gè)優(yōu)點(diǎn)提供給FinFET。
在前文的說(shuō)明中，述及了諸如特定材料、結(jié)構(gòu)、化學(xué)品、工藝等的許多特定細(xì)節(jié)，以便使本發(fā)明能夠徹底被了解。然而，可在不依靠本文所述的這些特定細(xì)節(jié)的情形下實(shí)施本發(fā)明。在其它的情形中，并未詳細(xì)說(shuō)明一些傳統(tǒng)的處理結(jié)構(gòu)，以免非必要地模糊了本發(fā)明的重點(diǎn)。
可以傳統(tǒng)的沉積技術(shù)來(lái)沉積用來(lái)制造根據(jù)本發(fā)明的半導(dǎo)體器件的介電層及導(dǎo)電層。例如，可采用諸如其中包括低壓化學(xué)氣相沉積(LowPressure Chemical Vapor Deposition；簡(jiǎn)稱(chēng)LPCVD)及增強(qiáng)型化學(xué)氣相沉積(Enhanced Chemical Vapor Deposition；簡(jiǎn)稱(chēng)ECVD)的各種類(lèi)型的化學(xué)氣相沉積(Chemical Vapor Deposition；簡(jiǎn)稱(chēng)CVD)工藝等的金屬化技術(shù)。
可將本發(fā)明應(yīng)用于制造半導(dǎo)體器件，尤其是應(yīng)用于制造設(shè)計(jì)的特征尺寸為100納米或更小的半導(dǎo)體器件，而可得到提高的晶體管及電路速度、以及較佳的可靠性?？蓪⒈景l(fā)明應(yīng)用于各種類(lèi)型的半導(dǎo)體器件的形成，因而并未述及細(xì)節(jié)，以免模糊了本發(fā)明的要點(diǎn)。在實(shí)施本發(fā)明時(shí)，采用了傳統(tǒng)的光刻及蝕刻技術(shù)，因而本文并未詳細(xì)述及此類(lèi)技術(shù)的細(xì)節(jié)。
本發(fā)明的揭示事項(xiàng)中只示出及說(shuō)明了本發(fā)明的較佳實(shí)施例及其多用途。所當(dāng)應(yīng)了解，本發(fā)明可用于各種其它的組合及環(huán)境，且可在本文所陳述的本發(fā)明的觀(guān)念的范圍內(nèi)對(duì)本發(fā)明加以修改。
權(quán)利要求
1.一種金屬氧化物半導(dǎo)體場(chǎng)效晶體管器件，該金屬氧化物半導(dǎo)體場(chǎng)效晶體管器件包含在絕緣層(120)上形成的源極(310)及漏極(320)，并包含在該絕緣層上且在該源極(310)與漏極(320)之間形成的鰭片結(jié)構(gòu)(140)，該金屬氧化物半導(dǎo)體場(chǎng)效晶體管器件的特征在于在該鰭片結(jié)構(gòu)的溝道區(qū)中形成的削薄區(qū)；至少在該鰭片結(jié)構(gòu)的削薄區(qū)上形成的保護(hù)層(150，160)，該保護(hù)層的寬度大于該削薄區(qū)的寬度；在該鰭片結(jié)構(gòu)的至少一個(gè)溝道部分周?chē)纬傻慕殡妼?901)；以及在該介電層及該鰭片結(jié)構(gòu)周?chē)慕^緣層上形成的柵極(1101，1102)。
2.如權(quán)利要求1所述的器件，其中該削薄區(qū)的寬度大約為3至6納米間。
3.如權(quán)利要求1所述的器件，其中該保護(hù)層包含氧化物層(150)；以及在該氧化物層上形成的氮化物層(160)。
4.如權(quán)利要求3所述的器件，其中該氧化物層(150)被沉積至大約15納米的深度，且該氮化物層(160)被沉積至大約50納米至75納米間的深度。
5.如權(quán)利要求1所述的器件，其中該介電層(901)的厚度約為0.6納米至1.2納米間。
6.如權(quán)利要求1所述的器件，其中該柵極包含多晶硅。
7.如權(quán)利要求1所述的器件，其中該金屬氧化物半導(dǎo)體場(chǎng)效晶體管器件是鰭片場(chǎng)效晶體管。
8.一種形成金屬氧化物半導(dǎo)體場(chǎng)效晶體管器件的方法，包含下列步驟在絕緣層(120)上形成源極(310)、漏極(320)、及鰭片結(jié)構(gòu)(140)，該鰭片結(jié)構(gòu)的部分用來(lái)作為該金屬氧化物半導(dǎo)體場(chǎng)效晶體管的溝道；在該鰭片結(jié)構(gòu)上形成保護(hù)層(150，160)；在不顯著地削減該保護(hù)層的情況下將該鰭片結(jié)構(gòu)削減到大約3納米至6納米間的寬度；在該鰭片結(jié)構(gòu)周?chē)L(zhǎng)介電層；以及在該介電層周?chē)练e多晶硅層，該多晶硅層用來(lái)作為該金屬氧化物半導(dǎo)體場(chǎng)效晶體管的柵極區(qū)。
9.如權(quán)利要求8所述的方法，其中形成該保護(hù)層的該步驟包含下列步驟將氧化物層沉積至大約15納米的深度；以及將氮化物層沉積至大約50納米至75納米間的深度。
全文摘要
一種具有小于6納米的溝道寬度的窄溝道鰭式場(chǎng)效晶體管(FinFET)。該FinFET可包含一鰭片(140)，其中是利用氨水(NH
文檔編號(hào)H01L29/423GK1759488SQ200480002697
公開(kāi)日2006年4月12日 申請(qǐng)日期2004年1月15日 優(yōu)先權(quán)日2003年1月23日
發(fā)明者Z·克里沃卡皮奇, J·X·安, S·達(dá)克希納-默西, 汪海宏, B·于 申請(qǐng)人:先進(jìn)微裝置公司