專利名稱：槽溝mosfet技術(shù)在直流－直流變換器中的應(yīng)用的制作方法
有關(guān)申請的交叉參照本申請是2003年9月提交的美國專利申請第10/674,444號，題名為“半導(dǎo)體裝置加工”的部分繼續(xù)，該申請要求于2002年9月30日提交的美國臨時申請第60/415,302號和2003年1月29日提交的美國臨時申請第60/444,064號的優(yōu)先權(quán)。本申請還基于2003年1月29日提交的美國臨時申請第60/444,064號，發(fā)明名稱為“槽溝MOSFET技術(shù)在直流-直流變換器中的應(yīng)用”，特此要求優(yōu)先權(quán)。
背景技術(shù)：
DC-DC(直流-直流)變換器主要用于諸如手提電腦、移動電話、個人數(shù)字助理的電池操作裝置中，用來調(diào)節(jié)電池提供給裝置的電力。用于移動裝置中的電池壽命取決于電源線路的效率，因此，日益增長的、要求提供更大電能和更長使用時間的電池需求已成為設(shè)計者提高DC-DC變換器效率的一個重要因數(shù)。
如果變換器中半導(dǎo)體開關(guān)裝置的某些特征能得到改善，DC-DC變換器的效率是可以改進的。特別是當電源金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)用于變換器時，降低開機電阻和柵電荷以及增加MOSFET的電流可容性將對提高裝置的效率發(fā)揮重要的作用。
一種改善電源MOSFET主要特性的方法，例如，MOSFET的開機電阻的方法是增加其激活區(qū)的單元密度。然而，電源MOSFET中單元密度的增加可能會受到組成該裝置的材料條件和加工工序的固有缺點的限制。
光刻是加工過程中的一個特殊環(huán)節(jié)，它使裝置零件變小受到限制。一種限制MOSFET中零件變小的材料條件是制造該裝置的硅片的表面平面性。一般來說，當半導(dǎo)體裝置的零件制造得較小，從而零件密度加大時，硅片的表面(或者是在加工過程中硅片成為其部分的極板)必須造得盡量扁平，以便光刻期間裝置的零件能正常成像。當零件密度增高時，硅片的表面平面性就成為關(guān)鍵性的因數(shù)。
因此，較為理想的方法便是克服早先技術(shù)的局限性，以便獲得擁有更高激活區(qū)密度的有源電池的裝置。

發(fā)明內(nèi)容
本發(fā)明涉及在裝置激活區(qū)周圍和在裝置激活區(qū)主要表面下構(gòu)建有凹槽端接結(jié)構(gòu)的槽溝型電源半導(dǎo)體裝置。所述的凹槽端接結(jié)構(gòu)能大量地減少聚集在終端的電場，從而不需使用P+保護環(huán)，也不會危及裝置的擊穿電壓和堅固耐用性。
本發(fā)明的凹槽端接結(jié)構(gòu)包括一個場氧化層和位于場氧化層上面的一個場電極，兩者均生成在分布于裝置激活區(qū)周圍的槽溝中。本發(fā)明端接結(jié)構(gòu)中的場氧化層是當端接槽溝在半導(dǎo)體硅片中形成后，采用LOCOS工序生長的。經(jīng)測定，當硅片在DPAK中為最大尺寸時，本發(fā)明端接結(jié)構(gòu)的典型雪崩能量大于1J。
按照本發(fā)明的一個方面，場氧化層分布在該裝置激活區(qū)表面的下方。當場氧化層坐落于硅表面的上部時，場氧化層周邊便存有光刻膠增厚效應(yīng)，這種增厚效應(yīng)使得光刻期間分辯亞微米零件極為困難。眾所周知，將場氧化層分布于激活區(qū)上表面的下方，有可能會增強分辨率和顯著地改善亞微米零件的生產(chǎn)難度。因此，采用本發(fā)明的凹槽端接結(jié)構(gòu)時，槽溝的尺寸可以縮小，從而增大裝置的單元密度。例如，應(yīng)用本發(fā)明的方法，運用較薄的光刻膠可以減小槽溝的寬度至0.5微米以下。采用本發(fā)明的方法可以得到0.4微米的槽寬，與早先的技術(shù)相比，有了20％的改進。可以相信，使用本發(fā)明的原理還可以生產(chǎn)出更小的零件。
此外，根據(jù)本發(fā)明的裝置的生產(chǎn)工序還可以得到深度較淺的槽溝，從而諸如開機電阻和載流容量特性也可得到改善。
不僅如此，鑒于零件尺寸的減小，本發(fā)明裝置包括一個更高的槽溝密度。但令人吃驚的是，它仍能保持低的柵電荷，特別是QGD和QSWITCH。盡管諸如槽寬和槽深這樣的零件尺寸都有所下降，柵氧化層的完整性仍保持較高。本發(fā)明的發(fā)明人發(fā)現(xiàn)其絕緣牢固性可達7MV/cm以上。
另外，在生產(chǎn)本發(fā)明的一個較佳實施例的工序中，運用了接觸法優(yōu)化槽溝的長度，降低裝置的開機電阻。盡管是亞微米級的零件尺寸，這種新的工藝次序完全可以使金屬臺階覆蓋達到100％。它還能使用較薄的外延層進一步降低開機電阻。
使用較薄的外延層的另一個好處是降低QIT，在高頻時QIT至管重要。在本發(fā)明的一個裝置中，進一步優(yōu)化可使襯底電阻減少50％左右。


圖1是本發(fā)明半導(dǎo)體裝置的部分橫斷面圖。
圖2a-2u描述了生產(chǎn)本發(fā)明裝置的工藝。
圖3顯示的是基于早先技術(shù)的典型變換器電路。
圖4圖解說明本發(fā)明裝置的品質(zhì)因數(shù)是槽溝深度的函數(shù)。
圖5a-5b和6a-6b用圖形比較本發(fā)明裝置內(nèi)電路效率與早先技術(shù)裝置的效率。
具體實施例方式
在圖1中，本發(fā)明的半導(dǎo)體裝置在硅片5中形成，硅片5包括第一導(dǎo)電率型的漏電區(qū)10和用與漏電區(qū)10攙雜劑相反的導(dǎo)電率型攙雜劑稍許攙雜的溝道區(qū)12。本發(fā)明的半導(dǎo)體裝置包括從硅片5頂部表面延伸到漏電區(qū)10的多重槽溝14，槽溝14在此運用諸如攙雜的多晶硅導(dǎo)電材料組成柵電極16。柵電極16因氧化層18與溝道區(qū)12電絕緣。氧化層18生長在每條槽溝14的兩側(cè)墻壁上，必須注意在每條槽溝的底部形成有一個較厚的氧化層15。
本發(fā)明的半導(dǎo)體裝置還包括自對準源區(qū)20，其配置在每條槽溝14的對邊且延伸到小于溝道區(qū)12厚度的預(yù)定深度。自對準源區(qū)20用與漏電區(qū)10相同導(dǎo)電率的攙雜劑攙雜。
每個柵電極16配置在柵隔離層22的頂部表面，在每個柵隔離層22的頂部表面裝有一層低溫絕緣材料24。接觸區(qū)26用與溝道區(qū)12相同導(dǎo)電率的攙雜劑高度攙雜，它與每個源區(qū)20相鄰，從溝道區(qū)12的頂部表面延伸，最好是延伸到小于相鄰源區(qū)20深度的深度。高度攙雜的接觸區(qū)26生成于硅片5頂部表面的凹底部。源接觸層28通常由鋁合金構(gòu)成，配置在硅片5頂部表面的上面，與源區(qū)20和接觸區(qū)26電阻性接觸，從而使源區(qū)20和接觸區(qū)26短路。漏電接觸層30可用三價金屬或某些其它的合適焊接金屬構(gòu)成，配置在硅片5的自由面，與源接觸層28相對，與漏電區(qū)10電阻性接觸。
本發(fā)明的半導(dǎo)體包括含有端接區(qū)40。該端接區(qū)40包含一凹槽端接結(jié)構(gòu)。該凹槽端接結(jié)構(gòu)包括深度低于激活區(qū)(包含有激活單元)表面的場氧化層44和場電極50。端接結(jié)構(gòu)配置在裝置的激活區(qū)周圍。
圖1僅顯示了依據(jù)本發(fā)明生產(chǎn)的半導(dǎo)體裝置的一部分。熟悉本領(lǐng)域的技術(shù)人員一定會知道，在實際的半導(dǎo)體裝置中，激活區(qū)必然包括更多數(shù)量的槽溝14。
圖1所示的半導(dǎo)體裝置是一種槽溝品種。槽溝型裝置是將電壓加到柵電極16上，以便將緊鄰氧化層18的區(qū)域轉(zhuǎn)化，使其源區(qū)20與其漏電區(qū)10電連接。圖1所示的半導(dǎo)體裝置是一種N溝道裝置，顛倒每區(qū)中攙雜劑的極性便可得到一個P溝道裝置。
較佳實施例中的硅片5是由單片硅襯底2構(gòu)成，硅襯底2在其頂部表面上有一個外延層，上述的槽溝14就生成在外延層上。在此所述的漏電區(qū)10系指漂移區(qū)4，位于襯底2與溝道區(qū)12之間。熟悉本領(lǐng)域的技術(shù)人員必然發(fā)現(xiàn)，使用其它材料或結(jié)構(gòu)的半導(dǎo)體硅片不會偏離本發(fā)明的原則。
諸如圖1所示的半導(dǎo)體裝置是依據(jù)下述工藝生產(chǎn)的。
首先來看圖2a，開始時先在硅片5外延層3頂部生成襯墊氧化層32，用第一導(dǎo)電率型攙雜劑攙雜。在所示實施例中，第一導(dǎo)電率型攙雜劑是N型攙雜劑。然后，與第一導(dǎo)電率型攙雜劑相對的導(dǎo)電率型攙雜劑(P型)通過襯墊氧化層32注入形成淺溝道注入?yún)^(qū)34，這便是后來形成的下面將要介紹的溝道區(qū)12(圖1)。
下面來看圖2b，滲氮白層36沉淀在襯墊氧化層32的頂部，含有一層光刻膠38的激活光刻掩模沉淀在滲氮白層36的絕大部分上，僅僅使端接區(qū)40暴露在外部。下一步，如圖2c所示，利用光刻膠38作為光刻掩模，例如采用常規(guī)的、人們熟知的干法刻蝕技術(shù)或其它適當?shù)目涛g技術(shù)生成端接凹槽42。然后去掉光刻膠38，淺溝道注入?yún)^(qū)34中的攙雜劑以擴散驅(qū)動的形式驅(qū)動生成圖2d所示的溝道區(qū)12。雖然圖中沒有標出，但此時必須注意端接凹槽42已配置在裝置的激活區(qū)周圍。
下一步再看圖2e，場氧化層44已在端接凹槽42中生成，從而可提供凹槽場氧化層端接結(jié)構(gòu)。
下一步看圖2f，槽溝光刻掩模46已沉淀在滲氮白層36和場氧化層44的頂部表面上。槽溝光刻掩模46包括開口48，這種開口能識別未來在硅片5中生成的槽溝14(圖1)的位置。下一步，槽溝14在硅片5上由開口48識別的位置上生成，如圖2g所示。槽溝14是用干法刻蝕生成的，從硅片5的頂部表面通過溝道區(qū)12延伸到漂移區(qū)4預(yù)定的深度。必須指出，槽溝14也可以延伸到低于漂移區(qū)4的位置。同時還需指出，槽溝14可以是平行長條、六角形或其它的一些形式，雖說長條形式更為理想，因為長條形式可進一步減少柵電荷。
槽溝14生成后，一層犧牲氧化層在槽溝14的兩側(cè)墻壁和底部生長，然后刻蝕。此后去掉槽溝光刻掩模46，下一步，向槽溝14中生成襯墊氧化層32，如圖2h所示。再看圖2h，滲氮白層36因滲氮白層沉淀而延伸到位于槽溝14內(nèi)部的襯墊氧化層32之上。
下面再看圖2i，配置在每條槽溝14底部的滲氮白層36的部分通過例如干法刻蝕被清除，而在每條槽溝14底部上長出一層厚的氧化層15。配置在每條槽溝14兩側(cè)墻壁上的滲氮白層36是一種氧化阻滯劑，它能阻止槽溝14兩側(cè)墻壁上的氧化物生長而允許每條槽溝底部上長出一層厚的氧化層。因此，每條槽溝14兩側(cè)墻壁上可能覆蓋著一層極薄的氧化層，而其底部卻由于一層厚的氧化層15則完全絕緣。
下一步如圖2j所示，覆蓋在槽溝14兩側(cè)墻壁上的滲氮白層36部分通過例如濕法刻蝕被清除，柵氧化層18生長在每條槽溝14之內(nèi)。然后將一層多晶硅50沉淀，使槽溝14被多晶硅充填。
接下來再看圖2k，生成的多晶硅掩模52至少覆蓋端接區(qū)40，接下來，生成柵電極16，多晶硅層50被刻蝕，以便在每條槽溝14內(nèi)部都有多晶硅體從其底部延伸到高出溝道區(qū)12的位置。這樣，一層多晶硅就留在多晶硅掩模52的下方，它將在后面構(gòu)成如圖21所示的場電極。
接下來再看圖2m，每條槽溝14中的柵電極16的頂部表面通過諸如熱氧化而氧化生成隔離層22。隨后，幾乎所有的滲氮白層36通過諸如濕法刻蝕被清除，僅留下在半導(dǎo)體裝置的端接結(jié)構(gòu)附近的一小部分滲氮白層36，如圖2n所示。
伴隨清出絕大部分滲氮白層36之后，通過源掩模注入生成源區(qū)20所需的攙雜劑生成源注入?yún)^(qū)54，如圖20所示。源注入?yún)^(qū)54最好不要像裝置的端接結(jié)構(gòu)延伸得那樣長。源注入?yún)^(qū)54生成后，接下來是將低溫氧化層24沉淀在硅片5的整個頂部表面，如圖2p所示。必須注意，當多晶硅熱氧化生成隔離層22后，才生成源注入?yún)^(qū)54。在熱氧化工序之后注入源攙雜劑，可使源區(qū)20的最后深度保持到最小。這樣，溝道區(qū)12的深度以及外延層3的厚度均可最小化。因此，通過縮短裝置中的溝道和減小漂移區(qū)4的厚度可以降低裝置的開機電阻。
接下來源接觸掩模56在低溫氧化層24上生成，如圖2q所示。它以一種已知的方式通過模仿光刻劑層而生成，包括有開口58。開口58首先用來錐形刻蝕低溫氧化層24的部分，使刻蝕面積側(cè)向延伸到源接觸掩模56，縱向延伸到低于低溫氧化層24厚度的深度。然后，使用源接觸掩模56上的開口58使刻蝕在縱向上繼續(xù)進行，形成凹槽25，其深度低于源注入?yún)^(qū)54，如圖2r所示。一旦源接觸形成，初始的錐形刻蝕可改善臺階覆蓋。
接下來將源接觸掩模56清除，源注入?yún)^(qū)54中的攙雜劑因擴散驅(qū)動生成源區(qū)20，如圖2s所示。源擴散驅(qū)動之后，通過運用低溫氧化層24作為掩模，接下來再通過擴散驅(qū)動的注入步驟，高度攙雜的接觸區(qū)26在源區(qū)20之間生成，如圖2t所示。然后，低溫氧化層24可能被刻蝕而暴露硅片5頂端表面的源區(qū)20部分。
再下來源接觸28沉淀在硅片5頂端表面，漏電接觸30在硅片5底部表面生成，如圖2u所示。除了上述步驟之外，其它的常規(guī)已知步驟也可在生成源接觸28的前后進行，以便生成硅片5頂部表面的柵接觸結(jié)構(gòu)(未顯示)。
在變換器電路中對本發(fā)明裝置的效率進行了評定。請看圖3，一個典型的變換器電路包括Control FET(控制場效應(yīng)晶體管)100和Sync FET(同步場效應(yīng)晶體管)200。
為了測定本發(fā)明裝置的效率，生產(chǎn)了幾種30V的N溝道裝置，且在變換器電路中Sync FET 200的位置和Control FET 100的位置分別進行了測試。對于Sync FET 200和Control FET 100而言，每種裝置的單元距離都進行了優(yōu)化處理，以便得到最佳的電路內(nèi)性能。表1顯示了每種測試裝置的品質(zhì)因數(shù)。

表1一般常識所知，在已知的基準深度，槽溝深度越深，開機電阻就越低?？墒牵粋€較深的槽溝卻導(dǎo)致較高的柵電荷，這是不符合需要的。
請看圖4，實驗數(shù)據(jù)令人吃驚地顯示，在一個本發(fā)明的裝置中，如果減小槽溝的深度，可以得到一個最佳的開機電阻與柵電荷的組合，特別是圖4顯示R*Qg和R*QSW在100％標稱槽溝深度時有最小值。
當硅片尺寸已知時，為了在Sync FET 200位置得到盡可能低的開機電阻，采用了一種較窄的單元距離。將較窄的單元距離與較淺的槽溝深度、低的電阻率襯底和最佳的外延層組合可得到出人意料低的RSi*AA的值為12mOhm*mm2，而不明顯地增加?xùn)烹姾伞?br> 在Control FET100的位置，開關(guān)損耗是總功耗的主要部分，開關(guān)頻率上升對Control FET的要求更加嚴格。在設(shè)計Control FET100時，正確平衡Rdson與柵電荷是關(guān)鍵。本發(fā)明裝置的優(yōu)點是既能改善R*AA又能改善Qg/AA，因此可以生產(chǎn)出低柵電荷和低開機電阻的Control FET100。優(yōu)化設(shè)計的Control FET100可達到75mohm.nC這樣的低R*Qg值。
此外，適當?shù)耐庋觾?yōu)化可使本發(fā)明裝置的Qrr從13.4nC/mm2減少到5.1nC/mm2，這樣，開關(guān)頻率便可上升到高于1MHz。
圖5a-5b和6a-6b顯示了本發(fā)明裝置與早先技術(shù)裝置在不同開關(guān)頻率時的效率比較結(jié)果。從圖5a和5b可以發(fā)現(xiàn)，本發(fā)明的Control FET100在200kHz可提供高出1％的效率，在1MHz可提供高出2％的效率。圖6a和6b顯示，本發(fā)明的Sync FET200在200kHz和750kHz可分別提供高出0.5％-1.5％的效率。
綜上所述，本發(fā)明的裝置顯示出優(yōu)越的性能。例如，當一個30V的N溝道場效應(yīng)晶體管優(yōu)化生產(chǎn)成Sync FET200時，其品質(zhì)因數(shù)R*AA可低達12mOhm.mm2。當配置到諸如以DirectFET為商標，由代理人銷售的低溫成套設(shè)備時，本發(fā)明的裝置可傳送113安培峰值電流，其痕跡絕不大于標準的S0-8成套設(shè)備的痕跡。然而當優(yōu)化成Control FET100時，一個30V的N溝道場效應(yīng)晶體管的R*Qg僅僅只是75mOhm.nC，這只是當前人們熟知的背景技術(shù)中最佳值的一半。在本發(fā)明的裝置中，如果外延厚度得到優(yōu)化，反向恢復(fù)電荷Qrr/AA可從13.4nC/mm2減少到5.1nC/mm2，這種降低的反向恢復(fù)電荷通常對高開關(guān)頻率(＞＝1MHz)至管重要。在不同開關(guān)頻率時，這些改進的特征都直接轉(zhuǎn)換得到較大改善的電路內(nèi)效率。
雖然本發(fā)明以特定的實施例形式進行描述，對熟悉本領(lǐng)域的技術(shù)人員而言，許多其它的變化、修改和用途是顯而易見的。因此，本發(fā)明最好不受這次特定的公開而受到限制，而是由附加的權(quán)利要求而得到限定。
權(quán)利要求書(按照條約第19條的修改)1、一種直流-直流變換器，它包括一個同步半導(dǎo)體裝置；和一個控制半導(dǎo)體裝置；其中，至少一種所述的半導(dǎo)體裝置包括一個具有第一導(dǎo)電率的半導(dǎo)體管，其包括一個具有第二導(dǎo)電率的溝道區(qū)和一個主要表面；一個在所述的半導(dǎo)體管內(nèi)生成的激活區(qū)，所述的激活區(qū)包括一個延伸到整個所述溝道區(qū)的槽溝，和一個配置在所述的槽溝中的柵結(jié)構(gòu)，所述的柵結(jié)構(gòu)包括至少配置在所述槽溝兩側(cè)墻壁上的柵氧化層，和一個與所述的柵氧化層相鄰配置的柵電極；和一個端接結(jié)構(gòu)，所述的端接結(jié)構(gòu)包括一個在所述的半導(dǎo)體管內(nèi)生成的端接槽溝，和一個在所述的端接槽溝中以及所述的主要表面下方生成的場氧化層，其中，所述的場氧化層比所述的柵氧化層厚。
2、取消。
3、取消。
4、據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述的槽溝包括一個在其底部生成的氧化物體，所述的氧化物體比所述的柵氧化層厚。
5、根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述的半導(dǎo)體管包括在所述溝道區(qū)中鄰近所述槽溝生成的具有第一導(dǎo)電率的導(dǎo)電區(qū)，進一步，還包括具有所述的導(dǎo)電率的半導(dǎo)體襯底，所述的半導(dǎo)體管在所述半導(dǎo)體襯底上生成，其中，所述的導(dǎo)電區(qū)通過與所述的槽溝臨近的可逆溝道，與所述的半導(dǎo)體襯底電連接。
6、根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述的導(dǎo)電區(qū)是源區(qū)。
7、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述槽溝的深度選定到能獲得最佳的品質(zhì)因數(shù)。
8、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述的槽溝是長條槽溝。
9、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述的槽溝是一個單元。
10、根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述的單元是六角形。
權(quán)利要求
1.一種直流-直流變換器，包括一個同步半導(dǎo)體裝置；和一個控制半導(dǎo)體裝置；其中，至少一種所述的半導(dǎo)體裝置包括一個具有主要表面的半導(dǎo)體管；一個在所述的半導(dǎo)體管內(nèi)生成的激活區(qū)；和一個端接結(jié)構(gòu)，所述的端接結(jié)構(gòu)包括一個在所述的半導(dǎo)體管內(nèi)生成的端接槽溝，和一個在所述的端接槽溝中以及所述的主要表面下方生成的場氧化層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述的半導(dǎo)體管具有第一導(dǎo)電率并包括一個具有第二導(dǎo)電率的溝道區(qū)，進一步，還包括至少一個與所述溝道區(qū)相鄰的柵結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，進一步，還包括一個延伸到整個所述溝道區(qū)的槽溝，其特征在于，所述的柵結(jié)構(gòu)配置在所述的槽溝中，其包括至少配置在所述槽溝兩側(cè)墻壁上的柵氧化層和與所述的柵氧化層相鄰配置的柵電極。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述槽溝包括一個在其底部生成的氧化物體，所述的氧化物體比所述的柵氧化層厚。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述的半導(dǎo)體管包括在所述溝道區(qū)中鄰近所述槽溝生成的具有第一導(dǎo)電率的導(dǎo)電區(qū)，進一步，還包括具有所述的導(dǎo)電率的半導(dǎo)體襯底，所述的半導(dǎo)體管在所述的半導(dǎo)體襯底上生成，其中，所述的導(dǎo)電區(qū)通過與所述的槽溝臨近的可逆溝道，與所述的半導(dǎo)體襯底電連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述的導(dǎo)電區(qū)是源區(qū)。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述槽溝的深度選定到能獲得最佳的品質(zhì)因數(shù)。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述的槽溝是長條槽溝。
9.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述的槽溝是一個單元。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，所述的單元是六角形。
全文摘要
槽溝型電源半導(dǎo)體裝置，包括有一個凹槽端接結(jié)構(gòu)(15)。
文檔編號H01L21/336GK1742377SQ200480002594
公開日2006年3月1日 申請日期2004年1月28日 優(yōu)先權(quán)日2003年1月29日
發(fā)明者林·馬, 亞當·阿瑪麗, 悉達多·凱耶沃特, 阿什塔·邁克丹尼, 唐納德·何, 娜瑞雪·坦帕, 瑞圖·索德黑, 凱麗·斯伯林, 丹尼爾·金澤 申請人:國際整流器有限公司