專利名稱：半導(dǎo)體組件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種半導(dǎo)體組件，且特別是有關(guān)于一種應(yīng)變通道互補(bǔ)型場(chǎng)效應(yīng)晶體管(strained channel complementary field-effecttransistor)。
背景技術(shù)：
近十幾年來(lái)，隨著金氧半場(chǎng)效晶體管(metal-oxide-semiconductorfield effect transistor，MOSFET)尺寸的縮小，包括柵極長(zhǎng)度與柵極氧化層厚度的縮小，已使得持續(xù)改善速度效能、密度與每單位IC(integratedcircuits)成本成為可能。
為了更進(jìn)一步提升晶體管的效能，可利用在晶體管通道的應(yīng)變(strain)來(lái)改善載子遷移率，以達(dá)到提升晶體管效能的目的，進(jìn)而使組件比例縮小。以下介紹幾個(gè)使通道區(qū)應(yīng)變的現(xiàn)有方法。
常見(jiàn)方法之一為，如1992年12月于加州舊金山所舉行的InternationalElectron Devices Meeting所發(fā)表刊物中第1000-1002頁(yè)處，由J.Welser等人于標(biāo)題為“NMOS and PMOS transistors fabricated in strainedsilicon/relaxed silicon-germanium structures”的論文中所述，將一松散鍺化硅(relaxed SiGe)緩沖層提供于通道區(qū)的下方，如圖1a所示。如圖1a所示，包含有形成且突出于一松散鍺化硅層112的應(yīng)變硅層110的一半導(dǎo)體組件100，其是位于一衰減鍺化硅(degraded SiGe)緩沖層114。此衰減硅鍺化硅(degraded SiGe)緩沖層114則形成于一硅基底116上。
于圖1b中，松散鍺化硅層112具有相較于松散硅材料的一較大晶格常數(shù)，因此磊晶成長(zhǎng)于松散鍺化硅層112上的應(yīng)變硅層110其晶格將橫向地延伸。其結(jié)果如圖1b及圖1c所示。因此，形成于應(yīng)變硅層110上的晶體管108將具有處于二維上拉伸張力(biaxial tensile stress)。于此法中，松散鍺化硅層112可視為施加應(yīng)變于通道區(qū)120內(nèi)的一應(yīng)力區(qū)。此時(shí)，此應(yīng)力區(qū)是設(shè)置于通道區(qū)120的下方。
采用位于二維拉伸張力的硅通道的晶體管中，整個(gè)晶體管中電子與電洞遷移率有顯著的提升。于前述方法中，應(yīng)變硅層是于晶體管形成前就已應(yīng)變，因此，需特別注意后續(xù)CMOS的高溫制程所可能產(chǎn)生的應(yīng)變松散(strainrelaxation)。此外，由于鍺化硅緩沖層的厚度是以微米的等級(jí)在成長(zhǎng)，所以此法非常昂貴。再者，松散鍺化硅緩沖層中存在許多差排(dislocation)現(xiàn)象，有些還會(huì)增生到應(yīng)變硅層中，而產(chǎn)生高缺陷密度，使晶體管效能受到負(fù)面影響。因此，上述方法具有成本上及材料特性上限制。
于其它方法中，通道區(qū)是于晶體管形成后應(yīng)變。在此方法中，一高應(yīng)力薄膜132形成于位于硅基底136上的一晶體管結(jié)構(gòu)130上，如圖2所示。此高應(yīng)力薄膜132(或應(yīng)力區(qū))對(duì)通道區(qū)134產(chǎn)生重大影響，使得通道區(qū)134晶格間隙(lattice spacing)改變且產(chǎn)生應(yīng)變。此時(shí)，應(yīng)力區(qū)132位于整個(gè)晶體管結(jié)構(gòu)上方，詳細(xì)的描述請(qǐng)參考A.Shimizu et al.，“Local mechanicalstress control (LMC)a new technique for CMOS performanceenhancement”，pp.433-436 of the Digest of Technical Papers of the2001 International Electron Device Meeting。
上述高應(yīng)力薄膜所產(chǎn)生的應(yīng)變于本質(zhì)上被認(rèn)為是與源極至汲極方向(source-to-drain direction)平行的一維方向(uniaxial)。然而，于源極至汲極方向上的一維拉伸張力應(yīng)變減低了電洞遷移率，而一維的壓縮應(yīng)力減低了電子遷移率。亦可采用如鍺的離子植入以選擇性地減輕上述應(yīng)變，使電洞或電子遷移率不致降低，然而由于n通道與p通道晶體管很靠近，所以上述植入的施行亦為困難。

發(fā)明內(nèi)容
有鑒于習(xí)知技術(shù)中于晶體管中導(dǎo)入應(yīng)變的方法，藉由一應(yīng)力區(qū)以導(dǎo)入應(yīng)變可使得具有第一導(dǎo)電性的晶體管受益但卻導(dǎo)致具有第二導(dǎo)電性的晶體管的表現(xiàn)劣化。藉由本實(shí)用新型的較佳實(shí)施例所提供的制造n通道及p通道場(chǎng)效應(yīng)晶體管的方法可達(dá)到解決或減少上述問(wèn)題或其它問(wèn)題，并達(dá)到分別最佳化其表現(xiàn)的目的。
于第一實(shí)施例中，本實(shí)用新型提供了一晶體管結(jié)構(gòu)以去除于此晶體管通道區(qū)的一應(yīng)力區(qū)的影響。如此的結(jié)構(gòu)極適合用于當(dāng)應(yīng)力區(qū)降低了其載子遷移率時(shí)。本實(shí)用新型亦提供了一種整合方法用以最適化n通道及p通道場(chǎng)效應(yīng)晶體管的通道區(qū)內(nèi)應(yīng)變。
依據(jù)本實(shí)用新型的一較佳實(shí)施例的一種晶體管，其包括一柵極介電層，覆蓋于一通道區(qū)上；一源極區(qū)及一汲極區(qū)，位于該通道區(qū)的對(duì)稱側(cè)，其中通道區(qū)包含有第一半導(dǎo)體材料而源極區(qū)及汲極區(qū)包含有第二半導(dǎo)體材料；一閘電極，覆蓋于柵極介電層上；以及一第一間隔物及一第二間隔物，形成于閘電極兩側(cè)上，其中此些間隔物各包含有鄰近于該通道區(qū)的一空隙(void)。
依據(jù)本實(shí)用新型的一較佳實(shí)施例的一種晶體管組件，其包括一半導(dǎo)體基底；一第一晶體管，形成于半導(dǎo)體基底內(nèi)，其中第一晶體管具有由第一半導(dǎo)體材料所構(gòu)成的一第一通道區(qū)以及對(duì)稱地設(shè)置于鄰近第一通道區(qū)的一第一源極區(qū)及一第一汲極區(qū)，而第一源極區(qū)及第一汲極區(qū)包含與第一半導(dǎo)體材料晶格不對(duì)稱的一第二半導(dǎo)體材料；以及一第二晶體管形成于半導(dǎo)體基底內(nèi)且具有異于第一晶體管的一導(dǎo)電性(conductivity type)，其中該第二晶體管具有由第二半導(dǎo)體材料所構(gòu)成的第二通道區(qū)，該第二晶體管亦具有對(duì)稱地設(shè)置于鄰近第二通道區(qū)的一第二源極區(qū)及一第二汲極區(qū)，而第二源極區(qū)及第二汲極區(qū)包含與異于第二半導(dǎo)體材料的一材料。


圖1a顯示具有作為應(yīng)力區(qū)的一松散鍺化硅層以使磊晶硅層上方產(chǎn)生應(yīng)變的一習(xí)知應(yīng)變硅(strained-Si)晶體管；圖1b及圖1c顯示于Si/SiGe異質(zhì)結(jié)構(gòu)間的原始應(yīng)變；圖2顯示采用一高應(yīng)力薄膜作為應(yīng)力區(qū)以導(dǎo)入應(yīng)變于通道區(qū)的另一方式。
圖3a～圖3g顯示第一實(shí)施例的制程流程。
圖4a～圖4d顯示第二實(shí)施例的制程流程。
符號(hào)說(shuō)明100～半導(dǎo)體組件； 108、130～晶體管；110～應(yīng)變硅層；112～松散鍺化硅層；114～衰減鍺化硅緩沖層；116、136～硅基底；120、134～通道區(qū)； 132～高應(yīng)力薄膜。
200～p通道晶體管； 201～n通道晶體管；202～硅基底；204a、204b、204c～隔離區(qū)；206～柵極介電層； 208～閘電極；210～源極延伸區(qū)； 212～汲極延伸區(qū)；214、216～間隔物； 218～介電罩幕；220、240～凹陷； 222、226～底切；224、225～源/汲極區(qū)； 228、238～高應(yīng)力膜層；230、232～空隙； 234～空隙的長(zhǎng)度；
236～通道區(qū)； 242～第一半導(dǎo)體材料；244～第二半導(dǎo)體材料。
具體實(shí)施方式
為了讓本實(shí)用新型的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖示，作詳細(xì)說(shuō)明如下以下將詳細(xì)討論較佳實(shí)施例的制作與使用。然而，本實(shí)用新型不僅提供了多種于廣泛領(lǐng)域可實(shí)施的發(fā)明概念，于特定實(shí)施例中所討論的制作與使用為更充分說(shuō)明本實(shí)用新型的制作與使用而非限制本實(shí)用新型的領(lǐng)域。
本實(shí)用新型的較佳實(shí)施例是有關(guān)于半導(dǎo)體組件的領(lǐng)域，且特別地有關(guān)于具有分別最佳化表現(xiàn)的經(jīng)應(yīng)變n通道及p通道場(chǎng)效應(yīng)晶體管。
于較佳實(shí)施例中，n通道及p通道晶體管可藉由操縱于其通道區(qū)中的應(yīng)變量及應(yīng)變本質(zhì)以最佳化其表現(xiàn)。比方說(shuō)，于n通道晶體管通道的源極至汲極方向中最好導(dǎo)入拉伸應(yīng)力以得到較佳表現(xiàn)，而于p通道晶體管通道的源極至汲極方向中最好導(dǎo)入壓縮應(yīng)力以得到較佳表現(xiàn)。
于一實(shí)施例中，可采用具有拉伸應(yīng)力的一高應(yīng)力膜層以導(dǎo)入拉伸應(yīng)力至晶體管的通道區(qū)?？墒牵谠礃O至汲極方向的拉伸應(yīng)力于改善了n通道晶體管的遷移率但降低了p通道晶體管的遷移率。依據(jù)本實(shí)用新型的較佳實(shí)施例中，當(dāng)高應(yīng)力膜層的效應(yīng)減低了于通道區(qū)中載子的遷移率時(shí)，可采用如空隙的一應(yīng)力減低區(qū)以減低于通道區(qū)上高應(yīng)力膜層的效應(yīng)。
舉例來(lái)說(shuō)，具有拉伸應(yīng)力的高應(yīng)力膜層可于源極至汲極方向產(chǎn)生拉伸應(yīng)變而降低了p通道晶體管中的電洞遷移率。可于p通道晶體管的間隔物區(qū)內(nèi)形成一空隙以降低此高應(yīng)力膜層的影響。所空出的表面表現(xiàn)出無(wú)應(yīng)力的邊界狀態(tài)且因此表現(xiàn)出極低應(yīng)力的區(qū)域。此空出表面或?yàn)榇丝粘霰砻嫠鶉@區(qū)域即為一空隙區(qū)。藉由于高應(yīng)力膜層及此p通道晶體管的通道區(qū)間設(shè)置空隙，將可減低拉伸應(yīng)力對(duì)于p通道晶體管的負(fù)面影響。因此，藉由設(shè)置空隙于所選擇通道區(qū)內(nèi)如所選擇晶體管的間隔物內(nèi)的空洞處，可降低所選擇通道區(qū)的此高應(yīng)力膜層的應(yīng)力。較大的空隙可造成較多降低效用而因此降低應(yīng)力規(guī)模。舉例來(lái)說(shuō)，于p通道晶體管間隔物內(nèi)的空隙可大于n通道晶體管的間隔物內(nèi)的空隙。
第一實(shí)施例圖3a～圖3g中圖示了第一實(shí)施例中分別最適化于一半導(dǎo)體芯片中晶體管的通道區(qū)應(yīng)變的方法。于此較佳實(shí)施例中，起始材料為硅基底，亦可使用含有如砷化鎵的化合物半導(dǎo)體材料或如鍺化硅的合金半導(dǎo)體材料。此起始材料亦可為如絕緣層上有硅基材的一絕緣層上有半導(dǎo)體層(SOI)基底。此外，此起始材料亦可為包含由磊晶成長(zhǎng)而成的一半導(dǎo)體層且/或?yàn)槿缫蝗鼐畢^(qū)結(jié)構(gòu)的為于半導(dǎo)體層內(nèi)經(jīng)摻雜的一區(qū)域。
圖3a顯示了使用起始材料為一硅基底塊202的較佳實(shí)施例。隔離區(qū)204a、204b及204c(以下統(tǒng)稱為204)則形成于基底202內(nèi)。此些隔離區(qū)204較佳地為熟悉此技藝者所熟知的淺溝槽隔離物。此外，為熟悉此技藝者所理解，亦可采用其它如場(chǎng)氧化層(藉由局部的硅氧化所形成)的其它隔離結(jié)構(gòu)。
圖3a中顯示有兩主動(dòng)區(qū)，分別為介于隔離區(qū)204a及204b間及隔離區(qū)204b及204c間的第一主動(dòng)區(qū)及第二主動(dòng)區(qū)。舉例來(lái)說(shuō)，可于此些主動(dòng)區(qū)其中之一內(nèi)形成一n通道晶體管，而于另一主動(dòng)區(qū)內(nèi)則可形成一p通道晶體管。且如習(xí)知技術(shù)所知，于含有上述n通道晶體管的基底202部分將摻雜有p型摻質(zhì)而含有上述p通道晶體管的基底202部分則將摻雜有n型摻質(zhì)。此些經(jīng)摻雜部將可由習(xí)知的一個(gè)或多個(gè)井區(qū)使用而形成。
于半導(dǎo)體區(qū)202上的表面則形成有一柵極介電層206。此柵極介電層206可包含二氧化硅、氮氧化硅及氮化硅，或?yàn)樯鲜霾馁|(zhì)的組合。此外，柵極介電層206亦可為由具有相對(duì)介電常數(shù)大于5的材質(zhì)所形成，其材質(zhì)例如為氧化鋁、氧化鉿、氧化鋯、氮氧化鉿、氧化鑭或?yàn)榇诵┎馁|(zhì)的組合。
接著沉積一閘電極材料。此閘電極材料較佳地含有如鉭、鈦、鉬、鎢、鉑、鋁、鉿、鑭的金屬、含有如鈦的硅化物、鈷的硅化物、鎳的硅化物、鉈的硅化物的金屬硅化物、經(jīng)摻雜的多晶硅或多晶硅鍺或任何其它的導(dǎo)電材質(zhì)。上述材質(zhì)亦可結(jié)合地使用。上述任何導(dǎo)體皆可搭配前述的柵極介電材料使用。例如，可先沉積一非晶硅并接著再結(jié)晶化此非晶硅以形成多晶硅。
接著依序?qū)嵤┮晃⒂安襟E及一蝕刻步驟以形成如圖3a中的堆棧柵極。此堆棧柵極含有閘電極208及其下的柵極介電層206。于較佳實(shí)施例中，閘電極208的材質(zhì)為多晶硅而柵極介電層206的材質(zhì)為氮氧化硅。閘電極厚度通常約介于500～2000埃，較佳地少于1500埃。而柵極介電層206的等效氧化硅厚度則通常介于3～50埃，較佳地少于20埃。
源極延伸區(qū)及汲極延伸區(qū)210、212則由離子植入方式所形成。于較佳實(shí)施例中，則形成具有不同導(dǎo)電類型通道區(qū)的兩晶體管200及201。例如，當(dāng)n通道組件被遮蔽時(shí)，p通道延伸區(qū)210(或212)可藉由植入如硼的摻質(zhì)以形成。同上，當(dāng)p通道組件被遮蔽時(shí)，n通道延伸區(qū)210(或212)可由植入如砷或磷的摻質(zhì)而形成。
請(qǐng)參照?qǐng)D3b，于閘電極208的側(cè)邊上形成有間隔物214/216。于一例子中，間隔物可如二氧化硅或氮化硅由化學(xué)氣相沉積法所沉積而成的介電材質(zhì)所構(gòu)成，并由對(duì)此介電材質(zhì)的非等向性蝕刻而形成簡(jiǎn)單的間隔物。于圖3b中所示，間隔物為一復(fù)合間隔物，其包含有介電襯層214以及間隔物主體216。此介電襯層214可由如氧化硅的介電襯層材質(zhì)的沉積所形成，而如氮化硅的間隔物主體216則可由采用反應(yīng)性離子蝕刻的一非等向性蝕刻而形成。于另一實(shí)施例中，介電襯層214可為氧化物而介電襯層可為氮化物。
依據(jù)較佳實(shí)施例，于第一主動(dòng)區(qū)內(nèi)(于隔離區(qū)204a及204b間的半導(dǎo)體區(qū)202)形成具有第一導(dǎo)電類型的晶體管200，其源極區(qū)及汲極區(qū)內(nèi)形成有晶格不相稱區(qū)。請(qǐng)參照?qǐng)D3c，其可藉由于包含有晶體管201的第二主動(dòng)區(qū)(于隔離區(qū)204b及204c間的半導(dǎo)體區(qū)202)內(nèi)形成一介電罩幕218所形成，而露出具有第一導(dǎo)電類型的晶體管200。
如圖3c所示，于此第一導(dǎo)電類型晶體管的源極區(qū)及汲極區(qū)中蝕刻形成凹陷區(qū)220。形成凹陷區(qū)220的蝕刻可為干式電漿蝕刻程序。于較佳實(shí)施例中，當(dāng)基底202為硅基底時(shí)，此電漿干蝕刻程序可采用含氟的化學(xué)品。值得注意的，于形成凹陷區(qū)220的蝕刻時(shí)，復(fù)合間隔物的介電襯層214亦可能輕微地被蝕刻而形成底切區(qū)222。
請(qǐng)參照?qǐng)D3d，接著施行一選擇性磊晶程序以形成此于具有第一導(dǎo)電種類晶體管的源極區(qū)及汲極區(qū)224。此磊晶成長(zhǎng)而成的材質(zhì)224較佳地為與基底202材質(zhì)具有不同自然晶格常數(shù)的一半導(dǎo)體材料。在此，當(dāng)?shù)谝粚?dǎo)電類型為p型時(shí)，此晶格不相稱材質(zhì)224較佳地為鍺化硅。而當(dāng)?shù)谝粚?dǎo)電類型為n型時(shí)，此晶格不相稱材質(zhì)224較佳地為碳化硅或碳硅鍺(Si1-x-yGexCy)合金，其中碳的穆?tīng)柗致蕐大于鍺的穆?tīng)柗致实氖种?。于第一?dǎo)電類型晶體管的源極區(qū)及汲極區(qū)224高度可能高于第二導(dǎo)電類型晶體管的源極汲極區(qū)的高度。
值得注意的，形成介電罩幕218、蝕刻凹陷區(qū)220以及磊晶成長(zhǎng)晶格不對(duì)稱材料224的制程步驟可于形成間隔物214、216于閘電極208的側(cè)邊上前先被執(zhí)行。
如圖3e所示，接著移除介電罩幕218。當(dāng)介電罩幕材質(zhì)為氧化硅時(shí)，其可由使用經(jīng)稀釋的氫氟酸溶液達(dá)成。于移除介電罩幕218過(guò)程中可能于晶體管201的介電襯層214中產(chǎn)生底切226。由于經(jīng)過(guò)兩次類似的上述制程，底切222可能大于底切226。
于遮蔽PMOS晶體管202時(shí)，可由離子植入方式形成NMOS晶體管201的源極區(qū)及汲極區(qū)。于較佳實(shí)施例中，所使用的摻質(zhì)可為砷、磷或其組合。其源極區(qū)及汲極區(qū)225則如圖3f中所示。
如圖3f所示，于晶體管200及201上形成一高應(yīng)力薄膜228。此高應(yīng)力薄膜228可為氮化硅或其它高應(yīng)力的材料。其應(yīng)力可為壓縮或拉伸應(yīng)力且其約為0.1～4GPa。此高應(yīng)力薄膜228的形成方法較佳地為化學(xué)氣相沉積法，如一低壓化學(xué)氣相沉積法(LPCVD)或一電漿加強(qiáng)型化學(xué)氣相沉積法(PECVD)或其它習(xí)知方法。
由于底切222及226分別形成于晶體管的間隔物內(nèi)，故空隙230及232則亦形成于間隔物內(nèi)。其為自然形成且?guī)?lái)額外的效益。值得注意的，于高應(yīng)力薄膜228的形成過(guò)程中，極可能完全地于填入此些底切內(nèi)而使得最終結(jié)構(gòu)中無(wú)空隙的形成。另一方面，本實(shí)用新型教導(dǎo)了于一應(yīng)變通道晶體管中自然形成空隙的方法以有效去除位于具有某一導(dǎo)電類型晶體管上高應(yīng)力薄膜的負(fù)面影響。
于較佳實(shí)施例中，當(dāng)此第一導(dǎo)電類型為p型而第二導(dǎo)電類型為n型時(shí)，于空隙230及232分別具有橫向的伸展并可視作為上述空隙的長(zhǎng)度。例如為于圖3f中所示n通道晶體管201的空隙232的長(zhǎng)度234。于此空隙區(qū)的空隙尺寸如剖面圖內(nèi)的第一空隙。當(dāng)于剖面圖中的第一空隙的尺寸大于相同圖示中的第二空隙，具有較大尺寸或較大長(zhǎng)度的空隙可較具有較小尺寸或較小長(zhǎng)度的空隙具有較高的應(yīng)力減低效應(yīng)。
于較佳實(shí)施例中，空隙230及232的尺寸可由量測(cè)間隔物214、216的寬度得知。比方說(shuō)，空隙232可能具有超過(guò)間隔物寬度的5％的一長(zhǎng)度234。而于另一實(shí)施例中，空隙232則可能具有超過(guò)間隔物214、216的至少10％的寬度。
當(dāng)于n通道及p通道晶體管201及200上為單一高拉伸應(yīng)力膜層228所覆蓋時(shí)，各晶體管的通道區(qū)236將感受到一拉伸應(yīng)變，而n通道晶體管201將可獲得較佳的遷移率改善，但此時(shí)p通道晶體管200的遷移率反而劣化。而依據(jù)較佳實(shí)施例，可導(dǎo)入空隙230于p通道通道區(qū)236的空缺處以消除高拉伸張力薄膜228的負(fù)面效應(yīng)。而依據(jù)另一較佳實(shí)施例，p通道晶體管200的通道區(qū)236可具有較鄰近于n通道晶體管201的通道區(qū)236內(nèi)空隙232為大的空隙230。
于另一實(shí)施例中，如圖3g所示，于p通道晶體管200上可為一高壓縮應(yīng)力膜層238所覆蓋而n通道晶體管可為一高拉伸應(yīng)力膜層228所覆蓋時(shí)。此時(shí)壓縮應(yīng)力依源極至汲極方向作用于p通道晶體管200的通道區(qū)236中并改善其內(nèi)的電洞遷移率，而拉伸應(yīng)力則依源極至汲極方向作用于n通道晶體管201的通道區(qū)236中并改善其內(nèi)的電子遷移率。
如圖3g中所示的結(jié)構(gòu)可由先形成圖3f中的結(jié)構(gòu)并接著形成一罩幕層(未顯示)覆蓋于n通道晶體管的高拉伸應(yīng)力膜層228。此覆蓋于p通道晶體管的高應(yīng)力膜層可接著形成于p通道晶體管上。比方說(shuō)，此膜層可完全地覆蓋于整個(gè)組件上且然后由蝕刻以定義出所期望的圖案。
第二實(shí)施例本實(shí)用新型的另一方法實(shí)施例將由圖4a～圖4d加以說(shuō)明，而于先前圖3a～圖3g中所討論的項(xiàng)目在此不再重復(fù)。兩種不同導(dǎo)電類型的晶體管200及201分別形成于不同的主動(dòng)區(qū)內(nèi)，且由一蝕刻步驟以蝕刻個(gè)別晶體管的源極區(qū)及汲極區(qū)。此蝕刻可采如干式電漿蝕刻的蝕刻步驟。所形成的結(jié)構(gòu)則如圖4a中所示，于晶體管200及201中分別顯示有凹陷220及240。
請(qǐng)參照?qǐng)D4b，于源極區(qū)及汲極區(qū)內(nèi)的凹陷220及240內(nèi)分別磊晶地成長(zhǎng)出晶格不對(duì)稱區(qū)242及244。于p通道晶體管及n通道晶體管200及201內(nèi)則可使用不同的晶格不相稱材料?？捎墒紫刃纬梢徽帜?未顯示)覆蓋于n通道晶體管上且施行一第一磊晶以選擇性成長(zhǎng)出一第一半導(dǎo)體材料242于p通道晶體管的源極區(qū)及汲極區(qū)內(nèi)。
于此罩幕移除后，接著形成一第二罩幕(未顯示)以覆蓋于p通道晶體管200。接著施行一第二磊晶程序以選擇性地于n通道晶體管201的源極區(qū)及汲極區(qū)內(nèi)成長(zhǎng)第二半導(dǎo)體材料244。于圖4b中則顯示了其最終結(jié)構(gòu)。
于較佳實(shí)施例中，第一半導(dǎo)體材料242可為鍺化硅而第二半導(dǎo)體材料244可為碳化硅或硅鍺碳(Si1-x-yGexCy)合金，其中碳的穆?tīng)柗致蕐大于鍺的穆?tīng)柗致实氖种?。由于基?02的材料較佳地為硅，具有較大晶格常數(shù)的鍺化硅材料的第一半導(dǎo)體材料的出現(xiàn)將導(dǎo)致p通道晶體管200的通道區(qū)236處于壓縮應(yīng)變。類似地，具有較小晶格常數(shù)的碳化硅材料的第二半導(dǎo)體材料的出現(xiàn)亦將導(dǎo)致n通道晶體管201的通道區(qū)236處于拉伸應(yīng)變。
晶體管200及201的間隔物214、216可為復(fù)合間隔物，而其介電襯層214暴露于蝕刻步驟時(shí)可自然地于其內(nèi)形成底切。當(dāng)介電襯層214為氧化硅時(shí)，上述蝕刻將可為一氫氟酸蝕刻，此時(shí)的結(jié)構(gòu)如圖4c中所示。
接著形成高應(yīng)力薄膜228(或238)于如圖4d中晶體管200及201上。雖未顯示，但可如前述圖3g中所圖標(biāo)，于n通道晶體管及p通道晶體管上可形成有不同的膜層。于另一實(shí)施例中，此高應(yīng)力薄膜可僅形成于晶體管200(或201)其中之一上。
權(quán)利要求1.一種半導(dǎo)體組件，其特征在于包括一柵極介電層，覆蓋于一通道區(qū)上；一源極區(qū)及一汲極區(qū)，位于該通道區(qū)的對(duì)稱側(cè)，其中該通道區(qū)包含有第一半導(dǎo)體材料而該源極區(qū)及汲極區(qū)包含有第二半導(dǎo)體材料；一閘電極，覆蓋于該柵極介電層上；以及一第一間隔物及一第二間隔物，形成于該閘電極兩側(cè)上，其中所述的間隔物各包含有鄰近于該通道區(qū)的一空隙。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，覆蓋于該閘電極與所述的間隔物上。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體組件，其特征在于該空隙減低了該高應(yīng)力膜層對(duì)于該通道區(qū)的影響。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體組件，其特征在于該高應(yīng)力膜層具有介于0.5～4Gpa的應(yīng)力。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于各間隔物包含一氧化襯層及一間隔物主體。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體組件，其特征在于該空隙是設(shè)置于該間隔物的氧化襯層內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于更包括該高應(yīng)力膜層，覆蓋于該閘電極與所述的間隔物上，其中該高應(yīng)力膜層具有拉伸應(yīng)力。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于更包括該高應(yīng)力膜層，覆蓋于該閘電極與所述的間隔物上，其中該高應(yīng)力膜層具有壓縮應(yīng)力。
9.一種半導(dǎo)體組件，包括一半導(dǎo)體基底；一第一晶體管，形成于該半導(dǎo)體基底內(nèi)，其中該第一晶體管具有由第一半導(dǎo)體材料所構(gòu)成的一第一通道區(qū)以及對(duì)稱地設(shè)置于鄰近該第一通道區(qū)的一第一源極區(qū)及一第一汲極區(qū)，而該第一源極區(qū)及第一汲極區(qū)包含與該第一半導(dǎo)體材料晶格不對(duì)稱的一第二半導(dǎo)體材料；以及一第二晶體管形成于該半導(dǎo)體基底內(nèi)且具有異于該第一晶體管的一導(dǎo)電性，其中該第二晶體管具有由該第二半導(dǎo)體材料所構(gòu)成的第二通道區(qū)，該第二晶體管亦具有對(duì)稱地設(shè)置于鄰近該第二通道區(qū)的一第二源極區(qū)及一第二汲極區(qū)，而該第二源極區(qū)及第二汲極區(qū)包含與異于該第二半導(dǎo)體材料的一材料。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，覆蓋于該第一晶體管及第二晶體管上。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于該第一晶體管更包括鄰近第一閘電極且覆蓋于該第一通道區(qū)上的一第一間隔物，而該第一間隔物包含形成于其內(nèi)的一第一空隙，其中該第二晶體管更包括鄰近該第二閘電極且覆蓋于該第二通道區(qū)上的一第二間隔物，而該第二間隔物包括有形成于其內(nèi)的第二空隙。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體組件，其特征在于該第一間隔物及該第二間隔物分別包括一介電襯層，其中該第一空隙與第二空隙是位于該介電襯層內(nèi)。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于該第一半導(dǎo)體材料具有一第一自然晶格常數(shù)，而該第二半導(dǎo)體材料具有一第二自然晶格常數(shù)，其中該第二自然晶格常數(shù)大于該第一晶格常數(shù)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體組件，其特征在于該第一通道區(qū)的至少一部分是處于源極至汲極方向上的壓縮應(yīng)力。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于該第二半導(dǎo)體材料向上延伸至高于該第一通道區(qū)高度的10～500埃。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于該第二通道區(qū)的至少一部分是處于源極至汲極方向上的拉伸應(yīng)力。
17.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，形成于該第一晶體管及第二晶體管的至少一部分上，其中該高應(yīng)力薄膜具有介于0.1～1.9Gpa的拉伸應(yīng)力。
18.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，形成于該第一晶體管及第二晶體管的至少一部分上，其中該高應(yīng)力薄膜具有介于0.1～1.9Gpa的壓縮應(yīng)力。
19.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于更包括形成于該第一晶體管的至少一部分上的一高應(yīng)力膜層以及形成于第二晶體管上的一第二高應(yīng)力膜層，其中該第一高應(yīng)力薄膜具有異于該第二高應(yīng)力膜層的應(yīng)力。
20.根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其特征在于該第一晶體管包含一p通道晶體管而該第二晶體管則包含一n通道晶體管。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，形成于該第一晶體管上，其中該高應(yīng)力膜層具有壓縮應(yīng)力。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體組件，其特征在于更包括一第二高應(yīng)力膜層，形成于該第二晶體管上，其中該第二高應(yīng)力膜層具有拉伸應(yīng)力。
23.根據(jù)權(quán)利要求20所述的半導(dǎo)體組件，其特征在于更包括一高應(yīng)力膜層，形成于該第二晶體管上，其中該高應(yīng)力膜層具有拉伸應(yīng)力。
專利摘要本實(shí)用新型是關(guān)于一種半導(dǎo)體組件，此半導(dǎo)體組件的結(jié)構(gòu)包括一柵極介電層，覆蓋于一通道區(qū)上；一源極區(qū)及一汲極區(qū)，位于該通道區(qū)的對(duì)稱側(cè)，其中通道區(qū)包含有第一半導(dǎo)體材料而源極區(qū)及汲極區(qū)包含有第二半導(dǎo)體材料；一閘電極，覆蓋于柵極介電層上；以及一第一間隔物及一第二間隔物，形成于閘電極兩側(cè)上，其中此些間隔物各包含有鄰近于該通道區(qū)的一空隙(void)。
文檔編號(hào)H01L21/8238GK2726123SQ20042004960
公開(kāi)日2005年9月14日 申請(qǐng)日期2004年4月22日 優(yōu)先權(quán)日2003年8月12日
發(fā)明者柯志欣, 楊育佳, 李文欽, 胡正明 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司