專利名稱：介質(zhì)分離型半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及介質(zhì)分離型半導(dǎo)體裝置及其制造方法，其半導(dǎo)體襯底的上面與下面分別設(shè)置介質(zhì)層和背面電極。
背景技術(shù)：
先有技術(shù)中，涉及介質(zhì)分離型半導(dǎo)體裝置的提案有多種(例如，專利文獻(xiàn)1日本特許第二739018號公報(bào))。
參照專利文獻(xiàn)1中的圖52和圖53，介質(zhì)分離型半導(dǎo)體裝置的半導(dǎo)體襯底的上、下面分別設(shè)有介質(zhì)層和背面電極，介質(zhì)層上設(shè)置n-型半導(dǎo)體層。
并且，介質(zhì)層將半導(dǎo)體襯底和n-型半導(dǎo)體層介電分離，絕緣膜將n-型半導(dǎo)體層限定到預(yù)定范圍。
在該預(yù)定范圍內(nèi)，n-型半導(dǎo)體層上形成阻值較小的n+型半導(dǎo)體區(qū)域，進(jìn)而形成p+型半導(dǎo)體區(qū)域，將n+型半導(dǎo)體區(qū)域包圍。并且，n+型半導(dǎo)體區(qū)域和p+型半導(dǎo)體區(qū)域分別連接陰極電極和陽極電極，陰極電極和陽極電極間通過絕緣膜相互絕緣。
另外，參照專利文獻(xiàn)1中的圖54，陽極電極和背面電極電壓都設(shè)定成0V，如使陰極電極上的正向電壓逐漸增加，則從n-型半導(dǎo)體區(qū)域和p+型半導(dǎo)體區(qū)域之間的pn結(jié)延伸出耗盡層。此時，半導(dǎo)體襯底被固定于接地電位，通過介質(zhì)層發(fā)揮場電極作用，因此，在前述耗盡層以外，由n-型半導(dǎo)體層和介質(zhì)層界面向n-型半導(dǎo)體層的上表面方向延伸出的另一耗盡層。
這樣，由于另一耗盡層的延伸，前述耗盡層容易向陰極電極方向延伸，從而緩和了n-型半導(dǎo)體層和p+型半導(dǎo)體區(qū)域之間的pn結(jié)處的電場。這種效應(yīng)，就是眾所周知的RESURF(Reduced SURface Field近面電場減小)效應(yīng)。
另外，參照專利文獻(xiàn)1中的圖55，在充分遠(yuǎn)離p+型半導(dǎo)體區(qū)域的位置處的截面上的電場強(qiáng)度中，設(shè)另一耗盡層的垂直方向?qū)挾葹閤，介質(zhì)層厚度為t0，使n-型半導(dǎo)體層上表面對應(yīng)于橫軸的原點(diǎn)，在所述剖面中的全電壓降V，用下式(3)表示。
V＝q·N/(ε2·ε0)×(x2/2+ε2·t0·x/ε3)…(3)式(3)中，N表示n型半導(dǎo)體層的雜質(zhì)濃度[cm-3]，ε0表示真空介電常數(shù)[C·V-1·cm-3]，ε2表示n-型半導(dǎo)體層的介電常數(shù)，ε3表示介質(zhì)層的介電常數(shù)。
由式(3)可以看出，如果在保持均勻的全電壓降V的同時增大介質(zhì)層的厚度t0，另一耗盡層在垂直方向的寬度x就會變小。這意味著RESURF效應(yīng)的減弱。
另一方面，在n-型半導(dǎo)體層和p+型半導(dǎo)體區(qū)域之間的pn結(jié)處的電場集中和n-型半導(dǎo)體層和n+型半導(dǎo)體區(qū)域的界面處的電場集中不導(dǎo)致發(fā)生雪崩條件的條件下，半導(dǎo)體裝置的耐壓，最終由位于n+型半導(dǎo)體區(qū)域正下方的、由于n-型半導(dǎo)體層和介質(zhì)層界面的電場集中而產(chǎn)生的雪崩條件決定。
滿足上述條件的半導(dǎo)體裝置結(jié)構(gòu)中，p+型半導(dǎo)體區(qū)域和n+型半導(dǎo)體區(qū)域之間的距離要充分大，n-型半導(dǎo)體層的厚度d和其雜質(zhì)濃度最適化便可。
參照專利文獻(xiàn)1中的圖56，一般認(rèn)為上述條件是指從n-型半導(dǎo)體層和介質(zhì)層的界面向n-型半導(dǎo)體層表面過渡時，n-型半導(dǎo)體層和介質(zhì)層界面的電場集中恰好滿足雪崩條件的條件。此時，耗盡層達(dá)到n+型半導(dǎo)體區(qū)域，n-型半導(dǎo)體層的整體被耗盡。
這樣條件下的耐壓V，用下式(4)表示。
V＝Ecr·(d/2+ε2·t0/ε3)… (4)式(4)中，Ecr表示引起雪崩條件的臨界電場強(qiáng)度，n+型半導(dǎo)體區(qū)域的厚度被忽略。
參照上述專利文獻(xiàn)1中的圖57，在n+型半導(dǎo)體區(qū)域正下方的剖面中垂直方向的電場強(qiáng)度分布中，n-型半導(dǎo)體層和介質(zhì)層的界面(從原點(diǎn)向電極側(cè)的距離為d的位置)處的電場強(qiáng)度達(dá)到臨界電場強(qiáng)度Ecr。
n-型半導(dǎo)體層由硅形成，介質(zhì)層由氧化硅膜形成，計(jì)算半導(dǎo)體裝置的耐壓V時，選用一般值，即d＝4×10-4t0＝2×10-4。
另外，臨界電場強(qiáng)度Ecr受n-型半導(dǎo)體層的厚度d影響，此時，一般以Ecr＝4×105表達(dá)。將所述臨界電場強(qiáng)度Ecr值、ε2(＝11.7)、ε3(＝3.9)代入式(4)中，耐壓V用下式(5)V＝320V… (5)表示。因此，如n-型半導(dǎo)體層的厚度d增加1μm，就得到用下式(6)表示的電壓上升值ΔV。
ΔV＝Ecr×0.5×10-4＝20[V]…(6)另外，如介質(zhì)層的厚度t0增加1μm，就得到用下式(7)表示的電壓上升值ΔV。
ΔV＝Ecr×11.7×10-4/3.9＝120[V]…(7)由式(6)、(7)的結(jié)果顯見，增厚介質(zhì)層比增厚n-型半導(dǎo)體層能更大地升高耐壓值，為使耐壓值提高，增厚介質(zhì)層是很有效的。
而且，如增厚n-型半導(dǎo)體層，為形成絕緣膜就要有形成較深凹槽的蝕刻技術(shù)，需要開發(fā)新技術(shù)，所以不合適。
但是，如使介質(zhì)層的厚度t0增大，如前所述，另一耗盡層的延伸量x就會變小，導(dǎo)致減弱RESURF效應(yīng)。即，p+型半導(dǎo)體區(qū)域和n+型半導(dǎo)體層之間的pn結(jié)處的電場集中增大，耐壓值受到所述pn結(jié)處產(chǎn)生的雪崩條件的限制。
傳統(tǒng)的介質(zhì)分離型半導(dǎo)體裝置如上所述，存在著半導(dǎo)體裝置的耐壓受限于介質(zhì)層的厚度t0和n-型半導(dǎo)體層的厚度d的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述的問題，提供一種可防止半導(dǎo)體裝置的耐壓受限于介質(zhì)層的厚度t0和n-型半導(dǎo)體層的厚度d的、高耐壓的介質(zhì)分離型半導(dǎo)體裝置及其制造方法。
本發(fā)明的介質(zhì)分離型半導(dǎo)體裝置中設(shè)有半導(dǎo)體襯底；與半導(dǎo)體襯底的整個第一主面鄰接配置的主介質(zhì)層；面向半導(dǎo)體襯底將主介質(zhì)層夾于其間地設(shè)于主介質(zhì)層表面的、低雜質(zhì)濃度的第一導(dǎo)電型的第一半導(dǎo)體層；有選擇地形成于第一半導(dǎo)體層的表面的、高雜質(zhì)濃度的第一導(dǎo)電型的第二半導(dǎo)體層；空出間隔圍著第一半導(dǎo)體層的外周邊設(shè)置的高雜質(zhì)濃度的第二導(dǎo)電型的第三半導(dǎo)體層；圍著第三半導(dǎo)體的外周邊設(shè)置的環(huán)形絕緣膜；與第二半導(dǎo)體層的表面接合的第一主電極；與第三半導(dǎo)體層的表面接合的第二主電極；與半導(dǎo)體襯底的相對于第一主面的第二主面鄰接設(shè)置的板狀背面電極；以及設(shè)于第二半導(dǎo)體層正下方的、且至少一部分與主介質(zhì)層的第二主面接合的第一輔助介質(zhì)層。
另外，本發(fā)明的制造方法所涉及的介質(zhì)分離型半導(dǎo)體裝置是形成在介質(zhì)分離襯底上的高耐壓橫型裝置，包括第一主電極和包圍第一主電極而形成的第二主電極，同時在介質(zhì)分離襯底的背面?zhèn)扔谐蔀榛椎陌雽?dǎo)體襯底。本發(fā)明的制造方法包括在含第一主電極的、由第一主電極到第二主電極的距離的40％以上的區(qū)域內(nèi)，用KOH蝕刻除去半導(dǎo)體襯底的步驟；在該區(qū)域內(nèi)形成第一埋入絕緣膜的步驟；以及在該區(qū)域內(nèi)以接于第一埋入絕緣膜正下方地形成第二埋入絕緣膜的步驟。


圖1是本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的示出局部剖面的透視圖。
圖2是本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的局部剖面圖。
圖3是用以說明本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的動作的剖面圖。
圖4是圖3中A-A’線截面上的電場強(qiáng)度分布的說明圖。
圖5是用以說明本發(fā)明實(shí)施例1的耐壓條件下的介質(zhì)分離型半導(dǎo)體裝置的動作的剖面圖。
圖6是沿圖5中B-B’線截面上的電場強(qiáng)度分布的說明圖。
圖7是表示本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖8是表示本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖9是表示本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖10是表示本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖11是表示本發(fā)明實(shí)施例2的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖12是表示本發(fā)明實(shí)施例2的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖13是表示本發(fā)明實(shí)施例2的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖14是表示本發(fā)明實(shí)施例3的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖15是表示本發(fā)明實(shí)施例3的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖16是表示本發(fā)明實(shí)施例3的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖17是表示本發(fā)明實(shí)施例4的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖18是表示本發(fā)明實(shí)施例4的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖19是表示本發(fā)明實(shí)施例4的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖20是表示本發(fā)明實(shí)施例5的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖21是表示本發(fā)明實(shí)施例5的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖22是表示本發(fā)明實(shí)施例5的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖23是表示本發(fā)明實(shí)施例6的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖24是表示本發(fā)明實(shí)施例6的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖25是表示本發(fā)明實(shí)施例6的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖26是表示本發(fā)明實(shí)施例7的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖27是表示本發(fā)明實(shí)施例7的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖28是表示本發(fā)明實(shí)施例7的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖29是表示本發(fā)明實(shí)施例8的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖30是表示本發(fā)明實(shí)施例8的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
圖31是表示本發(fā)明實(shí)施例8的介質(zhì)分離型半導(dǎo)體裝置的制造方法的剖面圖。
1、109半導(dǎo)體襯底；2n-型半導(dǎo)體層；3介質(zhì)層；43-1較薄的第一區(qū)域(介質(zhì)層)；3-2較厚的第二區(qū)域(介質(zhì)層)；3-3由氮化氧化膜形成的較薄的第三區(qū)域(氮化氧化膜層)；3-4由熱氮化膜或CVD氮化膜形成的較薄的第四區(qū)域(介質(zhì)層)；4n+型半導(dǎo)體區(qū)域；5p+型半導(dǎo)體區(qū)域；6陰極電極；7陰極電極；8背面電極9環(huán)形絕緣膜；11絕緣膜；21激活層襯底；100半導(dǎo)體裝置；101絕緣膜掩模；102氮(N注入處理)；103噴涂機(jī)；104涂敷區(qū)域；105高速硅干蝕刻處理；106高能量離子；107結(jié)晶破壞層；110P型激活區(qū)域；111陽極氧化電流；112多孔硅區(qū)域。
具體實(shí)施例方式下面，參照圖示對本發(fā)明實(shí)施例1進(jìn)行詳細(xì)說明。
圖1為本發(fā)明實(shí)施例1的介質(zhì)分離型半導(dǎo)體裝置100的局部剖面透視圖，圖2為圖1所示的介質(zhì)分離型半導(dǎo)體裝置100的局部剖面圖。
如圖1和圖2所示，介質(zhì)分離型半導(dǎo)體裝置100中設(shè)有半導(dǎo)體襯底1、n-型半導(dǎo)體層2、介質(zhì)層3、n+型半導(dǎo)體區(qū)域4、p+型半導(dǎo)體區(qū)域5、電極6和7、背面蒸鍍電極(以下簡稱[背面電極])、絕緣膜9和11。
半導(dǎo)體襯底1的上、下面分別設(shè)置介質(zhì)層3和背面電極8。
介質(zhì)層3的上面設(shè)置n-型半導(dǎo)體層2，介質(zhì)層3將半導(dǎo)體襯底1和n-型半導(dǎo)體層2分離。
絕緣膜9將n-型半導(dǎo)體層環(huán)狀地劃出預(yù)定范圍。
在絕緣膜9所劃出1的預(yù)定范圍內(nèi)，在n-型半導(dǎo)體層2的上面形成阻值小于n-型半導(dǎo)體層2的n+型半導(dǎo)體區(qū)域4，并圍著n+型半導(dǎo)體區(qū)域4形成p+型半導(dǎo)體區(qū)域5。
p+型半導(dǎo)體區(qū)域5有選擇地形成在n-型半導(dǎo)體層2上面內(nèi)。
n+型半導(dǎo)體區(qū)域4和p+型半導(dǎo)體區(qū)域5分別連接電極6和7，電極6和7由絕緣膜11加以絕緣。
此時，電極6和7分別具有陰極電極和陽極電極的功能，以下稱為[陰極電極6]和[陽極電極7]。
介質(zhì)層3分為由厚度較薄的介質(zhì)層形成的第一區(qū)域3-1和由厚度較厚的介質(zhì)層形成的第二區(qū)域3-2。
n+型半導(dǎo)體區(qū)域4在第二區(qū)域3-2上方以比第二區(qū)域3-2狹小的范圍形成。
圖3是圖1和圖2所示的介質(zhì)分離型半導(dǎo)體裝置100的剖面圖，用以說明順向耐壓的保持動作。圖4為圖3中沿A-A’線截面上的電場強(qiáng)度分布的說明圖。
圖3中，t0為第一區(qū)域(介質(zhì)層)3-1的厚度，31為第二區(qū)域(介質(zhì)層)3-2的邊緣，41a、41b為與n-型半導(dǎo)體層2相關(guān)的耗盡層，x為耗盡層41b的厚度，L為陰極電極6與陽極電極7之間的距離。
圖3中，陽極電極7和背面電極8電壓均設(shè)于接地電位(0V)，陰極電極6設(shè)為正向電壓(+V)并使之逐漸增大時，從n-型半導(dǎo)體層2和p+型半導(dǎo)體區(qū)域5之間的pn結(jié)延伸出耗盡層41a。
此時，由于半導(dǎo)體襯底1通過介質(zhì)層作為固定于接地電位的場電極起作用，因此，在耗盡層41a以外，耗盡層41b從n-型半導(dǎo)體層2和介質(zhì)層3的界面在朝向n-型半導(dǎo)體層2上面的方向延伸。
從而，由于RESURF效應(yīng)，緩和了n-型半導(dǎo)體層2和p+型半導(dǎo)體區(qū)域5之間的pn結(jié)處的電場。
再有，為避免電場集中，介質(zhì)層3-2的邊緣31與陰極電極的距離要以陽極電極和陰極電極間距L的40％以上為標(biāo)準(zhǔn)加以設(shè)置。
圖4所示為充分遠(yuǎn)離p+型半導(dǎo)體區(qū)域的預(yù)定位置(沿圖3中A-A’線的截面)上的電場強(qiáng)度分布。
圖4中，橫軸表示背面電極8側(cè)的位置，縱軸表示電場強(qiáng)度，耗盡層41b厚度(延伸)為x，介質(zhì)層3-1厚度為t0，n-型半導(dǎo)體層2的上面對應(yīng)于橫軸的原點(diǎn)。
沿A-A’線截面的全電壓降V與傳統(tǒng)的介質(zhì)分離型半導(dǎo)體裝置的情況相同，用前面的式(3)表示。
即，即使全電壓降V相等，如果將介質(zhì)層3的厚度t0設(shè)定得較厚，耗盡層41b的延伸量x會縮短，RESURF效應(yīng)就會緩和。
另一方面，在n-型半導(dǎo)體層2和p+型半導(dǎo)體區(qū)域5之間的pn結(jié)處的電場集中，以及n-型半導(dǎo)體層2和n+型半導(dǎo)體區(qū)域4的界面處的電場集中不導(dǎo)致發(fā)生雪崩條件的條件下，半導(dǎo)體裝置100的耐壓，最終由位于n+型半導(dǎo)體區(qū)域4正下方的、n-型半導(dǎo)體層2和介質(zhì)層3-1的界面處的電場集中產(chǎn)生的雪崩條件決定。
為了使半導(dǎo)體裝置100的結(jié)構(gòu)滿足上述條件，p+型半導(dǎo)體區(qū)域5和n+型半導(dǎo)體區(qū)域4間的距離L要充分大，n-型半導(dǎo)體層2的厚度d和其雜質(zhì)濃度N為最適化便可。
例如，如設(shè)定耐壓為600V，則距離L可以設(shè)計(jì)在70μm～100μm的范圍內(nèi)。
圖5是說明在上述條件下介質(zhì)分離型半導(dǎo)體裝置100的順向耐壓的保持動作的剖面圖。
上述條件一般表示從n-型半導(dǎo)體層2和介質(zhì)層3-1的界面到n-型半導(dǎo)體層2的表面成為耗盡時，n-型半導(dǎo)體層2和介質(zhì)層3-1的界面的電場集中恰好滿足雪崩條件的狀態(tài)。
如圖5所示，耗盡層41b達(dá)到n+型半導(dǎo)體區(qū)域4，n-型半導(dǎo)體層2整體成為耗盡。
這樣條件下的耐壓V，用n+型半導(dǎo)體區(qū)域4正下方(即，沿圖5中B-B’線的截面)的全電壓降表示，如下式(8)。
V＝Ecr·(d/2+ε2·t1/ε3)… (8)
但是，在式(8)中，t1表示第一介質(zhì)層3-1和第二介質(zhì)層3-2相加的總厚度[cm]，n+型半導(dǎo)體區(qū)域4的厚度被忽略。
再有，式(8)等同于用厚度t1替換前式(4)中的厚度t0的情形。
圖6為沿B-B’線截面處的電場強(qiáng)度分布的說明圖。
圖6中，n-型半導(dǎo)體層2和介質(zhì)層3的界面(從原點(diǎn)至電極8側(cè)距離為d的位置)處的電場強(qiáng)度達(dá)到臨界電場強(qiáng)度Ecr。
就是說，由前式(3)和上式(8)可知，將第一介質(zhì)區(qū)域3-1的厚度t0設(shè)定得較薄，使RESURF效應(yīng)不會削弱，而另一方面，將形成第二介質(zhì)區(qū)域3-2的范圍內(nèi)的介質(zhì)層3的厚度t1設(shè)定得較厚，能夠獲得電壓降而使耐壓值相對于傳統(tǒng)技術(shù)有所提高。
下面，參照圖7～圖10所示的各個工序的剖面圖，對本發(fā)明的實(shí)施例1中的介質(zhì)分離型半導(dǎo)體裝置的制造方法進(jìn)行說明。
圖7～圖10中與前述(參照圖1～圖3和圖5)中同樣的部分，分別用同一符號表示，不再詳細(xì)描述。
首先，參照圖7，假定半導(dǎo)體裝置100所處的狀態(tài)是利用形成了較薄的第一介質(zhì)區(qū)域的SOI(Silicon On Insulator硅絕緣物)襯底加以處理的晶片加工完成，并形成了高耐壓器件。
如圖7所示，該狀態(tài)的半導(dǎo)體裝置100的半導(dǎo)體襯底1的背面?zhèn)刃纬山^緣膜掩模101(CVP-氧化物膜、CVD-氮化物膜、等離子法-氮化物膜)。
絕緣膜掩模101與半導(dǎo)體裝置100的表面?zhèn)?n-型半導(dǎo)體層2側(cè))的圖案相匹配，圍繞著陰極電極6配置。圖7所示僅為圍著陰極電極6的絕緣膜掩模101中一側(cè)的剖面。
接下來，如圖8所示，在與背面?zhèn)鹊慕^緣膜掩模101相連的開口部，通過KOH蝕刻除去半導(dǎo)體襯底1，露出介質(zhì)層3-1。
此時，露出于背面?zhèn)鹊慕橘|(zhì)層3-1所占的區(qū)域包圍陰極電極6，且從陰極電極6側(cè)起，其露出部分與陰極電極6和陽極電極7的間距L相比至少占40％以上。
下面，如圖9所示，在半導(dǎo)體襯底1的整個背面?zhèn)刃纬山橘|(zhì)層3-2。此時的加工工序如圖9所示，具體如下。
即，對精度較低的第一PVSQ清漆和精度較高的第二PVSQ清漆，依次進(jìn)行涂敷工序和固化工序而成膜。
這里，介質(zhì)層3-2(第二埋入絕緣膜)可選擇下述的至少一種可硬化聚合物的硬化膜制作聚硅氧烷類聚合物、聚酰亞胺類聚合物、聚酰亞胺基聚硅氧烷類聚合物、聚烯丙醚類聚合物、雙苯并環(huán)丁烯類聚合物、聚喹啉類聚合物、全氟代烴類聚合物、氟代烴類聚合物、芳香烴類聚合物、環(huán)硼氮烷類聚合物，以及所述聚合物的鹵化物或氘化物。
另外，介質(zhì)層3-2由下述通式(1)表示的聚硅氧烷類聚合物的硬化膜形成。
k·[R1Si(O1/2)3]1·[R2R3Si(O1/2)2]m·[R4R5R6SiO1/2]n… (1)通式(1)中，R1、R2、R3、R4、R5、R6可為相同或相異的芳基、氫基、脂肪族烷基、三烷基甲硅烷基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。還有，k、l、m、n均為大于0的整數(shù)；“2k+(3/2)1+m+(1/2)n”為自然數(shù)；各聚合物的平均分子量不小于50。進(jìn)而，分子端基可為下述官能團(tuán)內(nèi)一種或相異的官能團(tuán)芳基、氫基、脂肪族烷基、羥基、三烷基甲硅烷基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。
另外，為了構(gòu)成第一和第二PVSQ清漆，可以考慮使用例如下述通式(2)表示的聚合物。
式(2)中，R1、R2可為相同或相異的芳基、氫基、脂肪族烷基、羥基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。R3、R4、R5、R6可為下述基團(tuán)中一種或相異的基團(tuán)氫基、芳基、脂肪族烷基、三烷基甲硅烷基、羥基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。進(jìn)而，n為整數(shù)，各聚合物的平均分子量在50以上。
官能團(tuán)R1、R2中，苯基占95％，乙烯基占5％。而且，官能團(tuán)R3～R6全部為氫原子。
使通式(2)表示的平均分子量為150k的聚硅氧烷(A樹脂)溶解在甲氧基苯溶劑中，得到固態(tài)百分濃度10wt％的第一清漆和固態(tài)百分濃度15wt％的第二清漆，將所得第一清漆和第二清漆依次進(jìn)行涂敷工序和固化工序。
具體來講，用10w％的甲氧基苯溶解分子量為150k的PVSQ形成第一清漆，在15w％的苯甲醚中溶解分子量為150k的PVSQ形成第二清漆，依次使用所述兩種清漆進(jìn)行100rpm×5秒、300rpm×10秒、300rpm×10秒的涂敷加工。而且，在所述涂敷加工后進(jìn)行固化工序，即在350℃左右放置1小時后再逐漸冷卻。
從而，可在半導(dǎo)體裝置100背面?zhèn)鹊拈_口區(qū)域獲得介質(zhì)層3-2，并且能夠有效抑制成膜深淺不均的現(xiàn)象。
另外，選擇合適的下滴量，也能夠控制膜厚。
最后，如圖10，在半導(dǎo)體裝置100的整個背面?zhèn)冗M(jìn)行拋光處理，除去形成在半導(dǎo)體襯底1上的介質(zhì)層3-2，形成由金屬蒸鍍層(例如，Ti/Ni/Au三層蒸鍍等)構(gòu)成的背面電極8。
其結(jié)果，介質(zhì)分離型半導(dǎo)體裝置100的介質(zhì)層3-1、3-2能夠?qū)崿F(xiàn)下述電學(xué)特性效果在決定耐壓的第一區(qū)域(介質(zhì)層3-1的厚度t0)，承擔(dān)大幅度電壓降；在影響RESURF效應(yīng)的第二區(qū)域(介質(zhì)層3-2的厚度t1)，能夠緩和第一半導(dǎo)體層和第三半導(dǎo)體層之間的電場集中。
從而，能夠RESURF效應(yīng)不被削弱地提高介質(zhì)分離型半導(dǎo)體裝置100的耐壓，另外，提供一種容易實(shí)現(xiàn)的介質(zhì)分離型半導(dǎo)體裝置100的結(jié)構(gòu)的制造方法。
而且，通過在基本不改變SOI層的結(jié)構(gòu)的條件下將主介質(zhì)層3-1和輔助介質(zhì)層3-2的膜厚與介電常數(shù)最佳化，能夠?qū)崿F(xiàn)主耐壓的大幅度上升。
另外，由于對其他特性(例如，導(dǎo)通電流、閾值電壓等)不會帶來負(fù)面影響，所以消除了耐壓與所述其他特性的折衷關(guān)系，能夠使設(shè)計(jì)變得容易。
還有，通過將輔助介質(zhì)層3-2設(shè)置在40％以上的區(qū)域內(nèi)，能夠確定使耐壓穩(wěn)定上所需的足夠的輔助介質(zhì)層3-2的形成范圍。就是說，完全不用擔(dān)心由于輔助介質(zhì)層3-2形成區(qū)域不必要的擴(kuò)大而使器件的機(jī)械強(qiáng)度降低。
還有，通過將輔助介質(zhì)層3-2做成有底部的筒狀(研缽狀)，與主介質(zhì)層3-1及半導(dǎo)體襯底1雙方接合，可以提高粘接強(qiáng)度，進(jìn)而，能夠?qū)崿F(xiàn)耐壓特性的穩(wěn)定化并延長使用壽命。尤其是在用PVSQ進(jìn)行輔助介質(zhì)層3-2的成膜的場合，可防止在與主介質(zhì)層3-1和半導(dǎo)體襯底1的分界區(qū)域產(chǎn)生裂紋，能夠形成具有穩(wěn)定的機(jī)械和電學(xué)性能的介質(zhì)層。
另外，在用PVSQ成膜的場合，能夠體現(xiàn)制造上的即容易控制膜厚的優(yōu)點(diǎn)。
再有，上述實(shí)施例1中沒有論及圖7所示的半導(dǎo)體裝置100的形成工序，半導(dǎo)體裝置100的可以這樣形成在激活層襯底兩面形成介質(zhì)層3-1，向激活層襯底主面注入氮后，粘合硅基底形成的半導(dǎo)體襯底1，進(jìn)而形成電極圖案。
下面，參照圖11～圖13所示各工序的剖面圖，對本發(fā)明實(shí)施例2中向激活層襯底上注入氮后粘合硅基底的介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行詳細(xì)說明。
圖11～圖13中與前述相同的部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖11所示，在制作粘合SOI襯底前的激活層襯底21的兩面，預(yù)先由氧化膜形成介質(zhì)層3-1，然后在后述的半導(dǎo)體襯底1的被粘合側(cè)的主面注入氮(N)102(如箭頭所示)。
接下來，如圖12所示，在激活層襯底21的氮注入側(cè)的主面上粘合硅基底形成的半導(dǎo)體襯底1。
此時，采用下述工序通過在例如1200℃以上的高溫下進(jìn)行退火處理，使激活層襯底21的主面(氮注入?yún)^(qū)域)作為氧氮化膜層3-3穩(wěn)定后，通過研磨激活層襯底21另一主面，將激活層襯底21控制到所需厚度。
如此，按圖12所示，制成激活層襯底21和半導(dǎo)體襯底1相粘合的SOI襯底。
以下，在圖12中的SOI襯底上進(jìn)行與前述的實(shí)施例1相同的的晶片加工，如圖13所示，在激活層襯底21內(nèi)形成耐壓器件等各種器件后，在其背面?zhèn)韧ㄟ^KOH蝕刻開口。
此時，由于存在由氧氮化層3-3形成的埋入介質(zhì)層，能夠防止氧化膜的介質(zhì)層3-1在進(jìn)行KOH蝕刻時產(chǎn)生損耗。例如在環(huán)境溫度60℃的條件下，用30％的KOH溶液蝕刻半導(dǎo)體襯底1時，對硅、氧化膜、氧氮化膜的蝕刻速度分別為40μm/小時、0.13μm/小時、0.01μm/小時，由此可以推測出其效果。
再有，如前面實(shí)施例1中所述，考慮到緩和半導(dǎo)體襯底1應(yīng)力的目的，介質(zhì)層3-1最好設(shè)置得較薄，另外，當(dāng)然要盡量防止KOH蝕刻的不均等產(chǎn)生的膜厚減薄。
這樣，在介質(zhì)層3-1和介質(zhì)層3-3無損耗地露出后，接下來，進(jìn)行與前述(參照圖10)同樣的處理工序，制作如圖13的耐壓器件。
從而，能夠?qū)崿F(xiàn)與前述同樣的電學(xué)特性效果。
另外，通過形成另一輔助介質(zhì)層3-3，能夠抑制制作過程中發(fā)生的主介質(zhì)層3-1的膜厚變化，實(shí)現(xiàn)符合設(shè)計(jì)的膜厚，從而能夠保持達(dá)到目標(biāo)值的耐壓特性。
再有，上述實(shí)施例2中，是向激活層襯底21注入氮后粘合半導(dǎo)體襯底1，但也可以在半導(dǎo)體襯底1上形成熱氮化膜或CVD氮化膜制成的介質(zhì)層后粘合激活層襯底21。
以下，參照圖14～圖16所示各工序的剖面圖，對本發(fā)明實(shí)施例3中在形成熱氮化膜或CVD氮化膜(介質(zhì)層)后粘合激活層襯底21的介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明。
圖14～圖16中與前述相同部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖14所示，在制成粘合SOI襯底前的硅基底形成的半導(dǎo)體襯底1的兩面，形成熱氮化膜或CVD氮化膜制成的介質(zhì)層3-4。
接下來，如圖15所示，使圖14中的半導(dǎo)體襯底1和預(yù)先形成氧化膜制成的介質(zhì)層3-1的激活層襯底21的主面粘合，成為一體。
此時，通過研磨激活層襯底21的另一主面，將激活層襯底21控制到所需厚度的工序，制作圖15所示的SOI襯底。
最后，對圖15所示的SOI襯底采用與前述實(shí)施例1相同的晶片加工工序，從而，如圖16所示，形成耐壓器件等各種器件后，在其背面?zhèn)韧ㄟ^KOH蝕刻開口，制作半導(dǎo)體裝置100。
此時，由于存在由氮化膜形成的介質(zhì)層3-4構(gòu)成的埋入式介質(zhì)層，與前述實(shí)施例2同樣，能夠防止氧化膜形成的介質(zhì)層3-1在進(jìn)行KOH蝕刻時的損耗。
這樣，無損耗地露出介質(zhì)層3-1和介質(zhì)層3-3后，接下來，進(jìn)行與前述(參照圖10)同樣的處理工序，制作如圖16所示的耐壓器件。
從而，能夠?qū)崿F(xiàn)與前述同樣的電學(xué)特性效果。
另外，由于形成熱氮化膜或CVD氮化膜制成的輔助介質(zhì)層3-4，與前述同樣，能夠抑制制作過程中主介質(zhì)層3-1厚度的變化，實(shí)現(xiàn)符合設(shè)計(jì)的膜厚，從而能夠保持達(dá)到目標(biāo)值的耐壓特性。
再有，上述實(shí)施例1～3中，部分除去半導(dǎo)體裝置100背面?zhèn)鹊陌雽?dǎo)體襯底1而形成研缽狀開口部，也可以進(jìn)行快速硅干蝕刻處理，形成側(cè)面垂直的圓筒狀開口部。
以下，參照前述圖7和圖17～圖19所示各工序的剖面圖，對本發(fā)明實(shí)施例4中半導(dǎo)體襯底1上形成有底部的筒狀開口部的介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明。
圖17～圖19中與前述相同的部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖7所示，在半導(dǎo)體裝置100的半導(dǎo)體裝置1的背面形成絕緣膜掩模101，且圍著電極6形成絕緣膜掩模101的開口區(qū)域。另外，如前文所述，陰極電極6與陽極電極7之間的距離L(參照圖8)，后述的開口區(qū)域所占范圍，從陰極電極6側(cè)起至少露出該距離的40％以上。
接著，如圖17中的箭頭105所示，在半導(dǎo)體襯底1中間部分進(jìn)行快速硅干蝕刻處理，除去成為基底的半導(dǎo)體襯底1的開口區(qū)域。
接下來，如圖18所示，用噴涂機(jī)103(或者借助微型噴嘴的掃描涂敷法)，在開口部和開口部臨近區(qū)域，有選擇地形成A樹脂膜的介質(zhì)層3-2。
此時，噴涂機(jī)103形成的噴涂區(qū)域104(參照箭頭)的范圍以掩模開口區(qū)域?qū)挾?100μm～300μm)的5倍以下為目標(biāo)。另外，涂敷介質(zhì)層3-2后，與前述實(shí)施例1同樣進(jìn)行固化工序。
然后，如圖19所示，研磨半導(dǎo)體襯底1背面?zhèn)?，除去形成在半?dǎo)體襯底1主面上的絕緣膜掩模101和介質(zhì)層(A樹脂膜)3-2，再形成在整個半導(dǎo)體襯底1背面蒸鍍的背面電極8。
這樣，在半導(dǎo)體裝置100背面?zhèn)刃纬捎械撞康耐矤铋_口部的場合，也能實(shí)現(xiàn)與前述同樣的電學(xué)特性效果。
另外，與前述同樣，由于形成輔助介質(zhì)層3-2，能夠抑制制作過程中主介質(zhì)層3-1的膜厚變化，實(shí)現(xiàn)符合設(shè)計(jì)的膜厚，從而能夠保持達(dá)到目標(biāo)值的耐壓特性。
再有，上述實(shí)施例4是在形成開口部后研磨半導(dǎo)體襯底1的背面，也可以在形成開口部前照射高能量離子，在半導(dǎo)體襯底1內(nèi)形成作為剝離層的硅結(jié)晶破壞區(qū)域，在開口部形成后從背面?zhèn)葎冸x。
以下，參照前述圖7、圖17及圖20～圖22所示各工序的剖面圖，對本發(fā)明實(shí)施例5中介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明，它具有這樣的結(jié)構(gòu)在半導(dǎo)體襯底1內(nèi)形成剝離層后形成開口部，該背面?zhèn)瓤杀粍冸x。
圖20～圖22中，與前述相同部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖20所示，形成絕緣膜掩模101前，從半導(dǎo)體裝置100背面?zhèn)日丈涓吣芰侩x子(例如氫H等)106，在半導(dǎo)體襯底1的一定深度范圍內(nèi)形成硅結(jié)晶被破壞的結(jié)晶破壞層107。
接下來，如圖7所示，在半導(dǎo)體裝置100背面形成絕緣膜掩模101。此時，與前述同樣的，絕緣膜掩模101的開口區(qū)域圍著電極6狀形成，并且，從陰極電極6側(cè)起開口區(qū)域所占范圍，至少為陰極電極6與陽極電極7的距離L的40％以上。
下面，如圖17所示，從半導(dǎo)體襯底1的背面?zhèn)冗M(jìn)行快速硅干蝕刻處理，除去半導(dǎo)體襯底1的開口區(qū)域。
接下來，如圖21所示，在開口部和開口部臨近區(qū)域，用噴涂機(jī)103有選擇地形成A樹脂膜的介質(zhì)層3-2。這時，噴涂機(jī)103形成的噴涂區(qū)域104的范圍以掩模開口區(qū)域?qū)挾?100μm～300μm)的5倍以下為目標(biāo)。另外，涂敷介質(zhì)層3-2后，進(jìn)行前述的固化工序。
然后，如圖22所示，結(jié)晶破壞層107作為剝離層從背面?zhèn)葏^(qū)域108全部剝離，從而，除去形成在半導(dǎo)體襯底(基底)1的主面上的絕緣膜掩模101和介質(zhì)層(A樹脂層)3-2，進(jìn)行研磨處理后，再形成在整個背面蒸鍍的背面電極8。
這樣，能實(shí)現(xiàn)與前述同樣的電學(xué)特性效果。
再有，上述實(shí)施例5是在半導(dǎo)體裝置100背面?zhèn)日丈涓吣芰侩x子106形成結(jié)晶破壞層107，也可以在半導(dǎo)體襯底內(nèi)的埋入絕緣膜(介質(zhì)層)3-1上設(shè)間斷區(qū)域，由半導(dǎo)體裝置100表面?zhèn)韧ㄈ腙枠O氧化電流，從而在半導(dǎo)體襯底內(nèi)形成多孔硅層，取代結(jié)晶破壞層107。
以下，參照前述圖7、圖17及圖23～圖25所示各工序的剖面圖，對半導(dǎo)體襯底109內(nèi)以多孔硅層112為剝離層的本發(fā)明實(shí)施例6的介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明。
圖23～圖25中與前述相同部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
再有，半導(dǎo)體襯底109對應(yīng)于前述半導(dǎo)體襯底1，由P型襯底構(gòu)成。
首先，如圖23所示，在半導(dǎo)體襯底109為基底的SOI襯底上，在半導(dǎo)體襯底內(nèi)的埋入絕緣膜(介質(zhì)層)3-1的一部分上預(yù)先設(shè)置被間斷的區(qū)域。并且，隔著介質(zhì)層3-1的間斷區(qū)域與半導(dǎo)體襯底109相接觸的P型激活區(qū)域109，且被溝槽分離區(qū)域(絕緣膜)9包圍，與n-型半導(dǎo)體層(SOI激活層)2分離。
另外，如圖23所示，對SOI襯底進(jìn)行晶片加工，主要是在SOI激活層2上形成半導(dǎo)體器件后，從P型激活區(qū)域110向半導(dǎo)體襯底109輸入陽極氧化電流(參照箭頭)。由此，半導(dǎo)體襯底109的背面?zhèn)鹊闹髅嫔闲纬啥嗫坠鑼?12作為剝離層(后述)。
下面，如圖7所示，在多孔硅層112上圍著陰極電極6形成絕緣膜掩模101。此時，與前述相同，絕緣膜掩模101的開口區(qū)域所占的范圍被設(shè)定為從陰極電極6側(cè)起至少露出陰極電極6與陽極電極7的距離L的40％以上。
接下來，如圖17所示，從半導(dǎo)體襯底109中背面?zhèn)冗M(jìn)行快速硅干蝕刻處理，然后除去半導(dǎo)體襯底109的開口區(qū)域。
接著，如圖24所示，在開口部和開口部臨近區(qū)域，用噴涂機(jī)103有選擇地形成A樹脂膜3-2。
此時，噴涂機(jī)103形成的噴涂區(qū)域104的范圍以掩模開口區(qū)域?qū)挾?100μm～300μm)的5倍以下為目標(biāo)。另外，涂敷介質(zhì)層3-2后，與前述實(shí)施例1同樣進(jìn)行固化工序。
然后，如圖24所示，多孔硅層112作為剝離層將半導(dǎo)體襯底109的背面?zhèn)葏^(qū)域全部剝離，從而，除去形成在半導(dǎo)體襯底109的主面上的絕緣膜掩模101和A樹脂膜3-2，經(jīng)研磨處理后，重新形成在整個背面?zhèn)日翦兊谋趁骐姌O8。
這樣，能實(shí)現(xiàn)與前述同樣的電學(xué)特性效果。
再有，上述實(shí)施例5(圖20～圖22)是形成開口部后用噴涂機(jī)103形成介質(zhì)層(A樹脂膜)3-2，但是也可以通過快速CVD淀積處理，形成厚CVD氧化膜的介質(zhì)層3-2。
以下，參照前述圖7、圖17以及圖26～圖28所示的各工序的剖面圖，對本發(fā)明實(shí)施例7的介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明，該裝置中在半導(dǎo)體襯底1的開口部和開口部鄰近區(qū)域，用快速CVD淀積處理形成CVD氧化膜(介質(zhì)層)3-2。
圖26～圖28對應(yīng)于前述的圖20～圖22，且圖26～圖28中與前述相同部分，分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖26所示，從半導(dǎo)體裝置100背面?zhèn)日丈涓吣芰侩x子(例如氫元素H等)106，在半導(dǎo)體襯底1的一定深度的范圍內(nèi)形成結(jié)晶破壞層107。
接下來，如圖7所示，在半導(dǎo)體裝置100背面圍著電極6形成絕緣膜掩模101；絕緣膜掩模101開口區(qū)域所占范圍，設(shè)為從陰極電極6側(cè)起至少露出陰極電極6與陽極電極7之間的距離L的40％以上的狀態(tài)。
下面，如前述的圖17所示，從半導(dǎo)體裝置100的背面?zhèn)冗M(jìn)行快速硅干蝕刻處理，部分除去半導(dǎo)體襯底1而形成開口部。
接下來，如圖27所示，通過快速CVD淀積處理，形成厚CVD氧化膜的介質(zhì)層3-2。
然后，如圖28所示，以結(jié)晶破壞層107作為剝離層，將背面?zhèn)葏^(qū)域108全部剝離，從而除去形成在半導(dǎo)體襯底(基底)1主面上的絕緣膜掩模101和CVD氧化膜(介質(zhì)層)3-2，進(jìn)行研磨處理后，重新形成在整個背面蒸鍍的背面電極8。
這樣，就能實(shí)現(xiàn)與前述相同的電學(xué)特性效果。
再有，上述實(shí)施例6(圖23～圖25)是形成開口部后用噴涂機(jī)103形成介質(zhì)層(A樹脂膜)3-2，但是也可以施加快速CVD淀積處理，形成厚CVD氧化膜制成的介質(zhì)層3-2。
以下，參照前述圖7、圖17以及圖29～圖31所示各工序的剖面圖，對本發(fā)明實(shí)施例7中介質(zhì)分離型半導(dǎo)體裝置100的制造方法進(jìn)行說明，在該裝置的半導(dǎo)體襯底1的開口部和開口部鄰近區(qū)域，用快速CVD淀積處理形成CVD氧化膜(介質(zhì)層)3-2。
圖29～圖31對應(yīng)于前述的圖23～圖25，圖29～圖31中與前述相同部分分別用與前述同樣的符號表示，不再詳細(xì)描述。
首先，如圖29所示，在P型半導(dǎo)體襯底109為基底的SOI襯底上，在半導(dǎo)體襯底內(nèi)的埋入絕緣膜(介質(zhì)層)3-1的一部分上預(yù)先設(shè)有間斷區(qū)域；隔著該間斷區(qū)域與半導(dǎo)體襯底109相接觸的P型激活區(qū)域110，被溝槽分離區(qū)域9包圍。
如圖29所示，對SOI襯底進(jìn)行晶片加工，主要是在n-型半導(dǎo)體層(SOI激活層)2上形成半導(dǎo)體器件后，通過陽極氧化電流111從P型激活區(qū)域110進(jìn)入半導(dǎo)體襯底109，在半導(dǎo)體襯底109的主面上形成多孔硅層112。
接著，如圖7所示，在多孔硅層112上圍著陰極電極6形成絕緣膜掩模101，絕緣膜掩模101的開口區(qū)域所占范圍設(shè)為這樣的狀態(tài)從陰極電極6側(cè)起露出陰極電極6與陽極電極7之間距離L的40％以上。
下面，如前面圖17所示，由半導(dǎo)體襯底100的背面?zhèn)冗M(jìn)行快速硅干蝕刻處理，除去半導(dǎo)體襯底109。
接下來，如圖30所示，通過快速CVD淀積，形成厚CVD氧化膜制成的介質(zhì)層3-2。
最后，如圖31所示，以多孔硅層112作為剝離層將背面?zhèn)葏^(qū)域全部剝離，從而除去在半導(dǎo)體襯底109的主面上形成的絕緣膜掩模101和CVD氧化膜(介質(zhì)層)3-2，再進(jìn)行研磨處理后，重新形成在整個背面?zhèn)日翦兊谋趁骐姌O8。
這樣，能實(shí)現(xiàn)與前述同樣的電學(xué)特性效果。
再有，以上各實(shí)施例1～8中，假設(shè)本發(fā)明應(yīng)用于作為半導(dǎo)體裝置100的SOI-二極管，當(dāng)然，同樣可以用于SOI-MOSFET、SOI-IGBT以及所有其他在SOI上形成的高耐壓橫型器件(lateral array typedevice)，發(fā)揮與前述同等的作用效果。
如上述，依據(jù)本發(fā)明的結(jié)構(gòu)中設(shè)有半導(dǎo)體襯底；與半導(dǎo)體襯底的整個第一主面鄰接配置的主介質(zhì)層；隔著主介質(zhì)層面對半導(dǎo)體襯底而設(shè)置在主介質(zhì)層表面的低雜質(zhì)濃度的第一導(dǎo)電型的第一半導(dǎo)體層；有選擇地形成于第一半導(dǎo)體層上的高雜質(zhì)濃度的第一導(dǎo)電型第二半導(dǎo)體層；空有間隔地圍著第一半導(dǎo)體層的外周邊配置的高雜質(zhì)濃度的第二導(dǎo)電型的第三半導(dǎo)體層；圍著第三半導(dǎo)體層的外周邊配置的環(huán)形絕緣膜；與第二半導(dǎo)體層的表面接合、配置的第一主電極；與第三半導(dǎo)體層的表面接合、配置的第二主電極；與相對于半導(dǎo)體襯底第一主面的第二主面鄰接設(shè)置的板狀的背面電極；以及設(shè)于第二半導(dǎo)體層正下方且至少部分與主介質(zhì)層第二主面相接合的第一輔助介質(zhì)層。由于上述結(jié)構(gòu)，本發(fā)明的介質(zhì)分離型半導(dǎo)體裝置能夠不損及RESURF效應(yīng)地提高耐壓性能。
另外，依據(jù)本發(fā)明的制造方法涉及這樣的介質(zhì)分離型半導(dǎo)體裝置，它是在介質(zhì)分離襯底上形成的高耐壓橫型器件，含有第一主電極和包圍第一主電極的第二主電極，并在介質(zhì)分離襯底的背面?zhèn)扔凶鳛榛椎陌雽?dǎo)體襯底；本發(fā)明的制造方法中包括在含第一主電極并遍及由第一主電極到第二主電極的距離的40％以上區(qū)域的范圍內(nèi)，通過KOH蝕刻除去半導(dǎo)體襯底的步驟；在該區(qū)域內(nèi)形成第一埋入絕緣膜的步驟；在該區(qū)域內(nèi)以與第一埋入絕緣膜正下方相接的方式形成第二埋入絕緣膜的步驟。因此，采用本發(fā)明的介質(zhì)分離型半導(dǎo)體裝置的制造方法能夠不損及RESURF效應(yīng)地提高耐壓性能。
權(quán)利要求
1.一種介質(zhì)分離型半導(dǎo)體裝置，其中設(shè)有半導(dǎo)體襯底；與所述半導(dǎo)體襯底的整個第一主面鄰接而配置的主介質(zhì)層；面對半導(dǎo)體襯底、隔著所述主介質(zhì)層設(shè)于所述主介質(zhì)層表面的低雜質(zhì)濃度的第一導(dǎo)電型的第一半導(dǎo)體層；有選擇地形成于所述第一半導(dǎo)體層的表面的高雜質(zhì)濃度的第一導(dǎo)電型的第二半導(dǎo)體層；空有間隔地圍著所述第一半導(dǎo)體層的外周邊配置的高雜質(zhì)濃度的第二導(dǎo)電型的第三半導(dǎo)體層；圍著所述第三半導(dǎo)體層的外周邊配置的環(huán)形絕緣膜；與所述第二半導(dǎo)體層的表面接合而配置的第一主電極；與所述第三半導(dǎo)體層的表面接合而配置的第二主電極；與面對所述半導(dǎo)體襯底的第一主面的第二主面鄰接而配置的板狀的背面電極；以及設(shè)于所述第二半導(dǎo)體層的正下方且與所述主介質(zhì)層的所述第二主面至少部分接合的第一輔助介質(zhì)層。
2.如權(quán)利要求1所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述第一輔助介質(zhì)層設(shè)置在從所述第一主電極到所述第二主電極的距離的40％以上的區(qū)域范圍內(nèi)，其一端設(shè)于對應(yīng)于所述第一主電極的位置。
3.如權(quán)利要求1或權(quán)利要求2所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述第一輔助介質(zhì)層形成為有底部的筒狀，它與所述半導(dǎo)體襯底和所述主介質(zhì)層雙方接合。
4.如權(quán)利要求3所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述第一輔助介質(zhì)層形成為研缽狀。
5.如權(quán)利要求1至權(quán)利要求4中任一項(xiàng)所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述第一輔助介質(zhì)層和所述主介質(zhì)層之間設(shè)有第二輔助介質(zhì)層。
6.如權(quán)利要求5所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述第二輔助介質(zhì)層由熱氮化膜或CVD氮化膜形成。
7.如權(quán)利要求1至權(quán)利要求6中任一項(xiàng)所述的介質(zhì)分離型半導(dǎo)體裝置，其特征在于所述半導(dǎo)體襯底上有一體形成的P型半導(dǎo)體區(qū)域。
8.一種介質(zhì)分離型半導(dǎo)體裝置的制造方法，該介質(zhì)分離型半導(dǎo)體裝置是在介質(zhì)分離襯底上形成的高耐壓橫型器件，它包括第一主電極與包圍所述第一主電極的第二主電極，并在所述介質(zhì)分離襯底的背面?zhèn)扔凶鳛榛椎陌雽?dǎo)體襯底，所述制造方法的特征在于包括在含所述第一主電極并遍及從所述第一主電極到所述第二主電極的距離的40％以上區(qū)域的范圍內(nèi)，通過KOH蝕刻除去所述半導(dǎo)體襯底的步驟；在所述區(qū)域內(nèi)形成第一埋入絕緣膜的步驟；以及在所述區(qū)域內(nèi)以與所述第一埋入絕緣膜正下方相接的方式形成第二埋入絕緣膜的步驟。
9.如權(quán)利要求8所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述第二埋入絕緣膜由從如下物質(zhì)中選擇的至少一種可固化聚合物的固化膜形成聚硅氧烷類聚合物、聚酰亞胺類聚合物、聚酰亞胺聚硅氧烷類聚合物、聚烯丙醚類聚合物、雙苯并環(huán)丁烯類聚合物、聚喹啉類聚合物、全氟代烴類聚合物、氟代烴類聚合物、芳香烴類聚合物、環(huán)硼氮烷類聚合物及所述各聚合物的鹵化物或氘化物。
10.如權(quán)利要求8或權(quán)利要求9所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述第二埋入絕緣膜由如下的通式(1)[Si(O1/2)4]k·[R1Si(O1/2)3]1·[R2R3Si(O1/2)2]m·[R4R5R6SiO1/2]n… (1)表示的聚硅氧烷類聚合物的固化膜形成(通式(1)中，R1、R2、R3、R4、R5、R6為下列相同或相異的芳基、氫基、脂肪族烷基、三烷基甲硅烷基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。并且，k、l、m、n均為大于0的整數(shù)；“2k+(3/2)1+m+(1/2)n”為自然數(shù)；所述各聚合物的平均分子量不小于50。另外，分子端基為相同或相異的芳基、氫基、脂肪族烷基、羥基、三烷基甲硅烷基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。)。
11.如權(quán)利要求8或權(quán)利要求9所述的一種介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述第二埋入絕緣膜由下述通式(2) 表示的具有階梯狀結(jié)構(gòu)的聚硅氧烷類聚合物的固化膜形成(式(2)中，R1、R2可為相同或相異的芳基、氫基、脂肪族烷基、羥基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。R3、R4、R5、R6可為相同或相異的氫基、芳基、脂肪族烷基、三烷基甲硅烷基、羥基、氘基、氘代烷基、氟基、氟代烷基或含不飽和鍵的官能團(tuán)。另外，n為整數(shù)，所述各聚合物的平均分子量不小于50。)。
12.如權(quán)利要求8至權(quán)利要求11中任一項(xiàng)所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述第二埋入絕緣膜含清漆或樹脂，通過旋轉(zhuǎn)涂敷法、采用微噴射的噴射涂敷法或采用微噴嘴的掃描涂敷法在所述介質(zhì)分離襯底上全范圍或有選擇地涂敷而形成。
13.如權(quán)利要求12所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述第二埋入絕緣膜，用10wt％的苯甲醚溶液溶解分子量為150k的PVSQ而形成的第一清漆和用15w％的苯甲醚溶液溶解分子量為150k的PVSQ而形成的第二清漆，依次進(jìn)行100rpm×5秒·300rpm×10秒·300rpm×60秒的涂敷處理而形成，同時，在所述涂敷處理后進(jìn)行350℃×1小時后徐冷的固化處理。
14.如權(quán)利要求8至權(quán)利要求13中任一項(xiàng)所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于包括在所述第二埋入絕緣膜形成后形成結(jié)晶破壞層的步驟；以及以所述結(jié)晶破壞層為剝離面將所述介質(zhì)分離襯底的一部分除去的步驟。
15.如權(quán)利要求14所述的介質(zhì)分離型半導(dǎo)體裝置的制造方法，其特征在于所述結(jié)晶破壞層由多孔硅層形成。
全文摘要
本發(fā)明的介質(zhì)分離型半導(dǎo)體裝置包括設(shè)于半導(dǎo)體襯底(1)的第一主面的主介質(zhì)層(3－1)、隔著主介質(zhì)層(3－1)面對半導(dǎo)體襯底(1)的第一導(dǎo)電型的第一半導(dǎo)體層(2)、形成于第一半導(dǎo)體層(2)表面的第一導(dǎo)電型的第二半導(dǎo)體層(4)、包圍第一半導(dǎo)體層(2)外周邊的第二導(dǎo)電型的第三半導(dǎo)體層(5)、包圍第三半導(dǎo)體層(5)外周邊的環(huán)形絕緣膜(9)、設(shè)于第二半導(dǎo)體層(4)上的第一主電極、設(shè)于第三半導(dǎo)體層(5)上的第二主電極、設(shè)于半導(dǎo)體襯底(1)的第二主面的背面電極(8)、設(shè)于第二半導(dǎo)體層(4)正下方且至少與第二主面一部分接合的輔助介質(zhì)層(3－2)。由于上述結(jié)構(gòu)，本發(fā)明的介質(zhì)分離型半導(dǎo)體裝置能夠不損及RESURF效應(yīng)地提高耐壓性能。
文檔編號H01L29/06GK1508840SQ03157738
公開日2004年6月30日 申請日期2003年8月25日 優(yōu)先權(quán)日2002年12月19日
發(fā)明者秋山肇, 保田直紀(jì), 紀(jì) 申請人:三菱電機(jī)株式會社