專利名稱：：具有晶體管及電容的單柵極非易失存儲單元及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于非易失存儲器集成電路，特別是具有包含一晶體管及一電容器兩者的單柵極存儲單元的非易失存儲器集成電路及其制造方法。
背景技術(shù)：
：非易失存儲單元的實(shí)例，像是單次編程(OTP)存儲單元是該單柵極存儲單元，而其包含一晶體管及一電容器。這種非易失存儲單元的實(shí)例揭露于美國專利第6,054,732號專利、第6,875,648號專利、第6,025,625號專利、第5,896,315號專利，以及美國專利申請案第2006/0022255號的專利公開說明書中。
發(fā)明內(nèi)容本發(fā)明的一目的是揭露一種非易失存儲器集成電路，包含一半導(dǎo)體襯底，以及一非易失存儲裝置在該半導(dǎo)體襯底上。該非易失存儲器裝置包含一晶體管在該半導(dǎo)體襯底上，以及一電容器在該半導(dǎo)體襯底上，該晶體管被一柵極區(qū)域、一源極區(qū)域及一漏極區(qū)域所控制。該晶體管被一柵極區(qū)域所控制。該晶體管具有多重?fù)诫s區(qū)域。一摻雜區(qū)域是在該柵極區(qū)域的兩側(cè)以及定義該源極及該漏極區(qū)域，并具有一摻雜類型像是n-型。至少具有三種以上的摻雜區(qū)域，并位于該柵極區(qū)域的兩側(cè)，及覆蓋該源極及該漏極區(qū)域，此兩者具有與該源極及漏極區(qū)域相同的摻雜類型(像是n-型)，而第三者具有與該源極及漏極區(qū)域相反的摻雜類型(像是p-型)。一共享浮動?xùn)艠O連接該晶體管的該柵極區(qū)域以及該電容器的該柵極區(qū)域。在一些實(shí)施例中，該襯底具有與該柵極及漏極區(qū)域相反的一摻雜類型(像是p-型)。在一些實(shí)施例中，更包含具有與該柵極及漏極區(qū)域相反的一摻雜類型(像是p-型)的一外延層。在各種實(shí)施例中，該外延層作為像是該晶體管及該電容器結(jié)構(gòu)的基底。在各種實(shí)施例中，具有與該柵極及漏極區(qū)域相反的一摻雜類型(像是p-型)以及與該柵極及漏極區(qū)域相同的一摻雜類型(像是n-型)的一阱區(qū)，或是兩者都有。一些實(shí)施例中，具有一晶體管在一此種阱區(qū)之上、一電容器在一此種阱區(qū)之上、晶體管及電容器兩者在一此種阱區(qū)之上以及晶體管及電容器兩者在不同的此種阱區(qū)之上。在一些實(shí)施例中包含鄰近于該晶體管的該柵極區(qū)域的間隔物，并在該源極及漏極區(qū)域旁部分地覆蓋該摻雜區(qū)域。在一些實(shí)施例中包含施加存儲器操作的安置偏壓至該非易失存儲裝置的電路。本發(fā)明的另一目的是揭露具有多重包含本發(fā)明所述的一晶體管及一電容器的非易失存儲裝置的一非易失存儲器集成電路。本發(fā)明的另一目的是揭露一種制造本發(fā)明所述非易失存儲裝置的方法。圖1繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一n-型阱區(qū)。圖2繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一p-型阱區(qū)。圖3繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是在結(jié)構(gòu)之間長出隔離氧化物。圖4繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是對該晶體管及該電容成長柵極氧化物。圖5繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積多晶硅及硅化鎢。圖6繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕多晶硅及硅化鎢以定義該晶體管的該柵極區(qū)域以及該電容器的該柵極區(qū)域。圖7繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入N-摻雜區(qū)域(具有與即將形成的N+源極及漏極區(qū)域的相同摻雜類型)于該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上。圖8繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入兩個額外的摻雜區(qū)域在該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上，其中一組具有與即將形成的源極及漏極區(qū)域相反的慘雜類型(P型)，而另外一組則具有與即將形成的源極及漏極區(qū)域之上相同的摻雜類型(N型)。圖9繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積一氧化物層。圖IO繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕該氧化層以形成靠該晶體管的該柵極區(qū)域的間隔物以及形成靠該電容器的該柵極區(qū)域的間隔物。圖11繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入該源極及漏極區(qū)域(N+)在該晶體管的該柵極區(qū)域的兩側(cè)，以及具有相同摻雜類型(N+)的該源極及漏極區(qū)域在該電容器的該柵極區(qū)域的兩側(cè)。圖12繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入具有與該源極及漏極區(qū)域的相反摻雜類型(P+)的一區(qū)域。9圖13繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積該單柵極以連結(jié)該晶體管及該電容器的該柵極區(qū)域。圖14繪示具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一頂視圖。圖14A至圖14C繪示圖14的具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖。圖15繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一p-型阱區(qū)，類似圖2的工藝步驟。圖16繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是在結(jié)構(gòu)之間長出隔離氧化物，類似圖3的工藝步驟。圖17繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是對該晶體管及該電容成長柵極氧化物，類似圖4的工藝步驟。圖18繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積多晶硅24及硅化鎢28，類似圖5的工藝步驟。圖19繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕多晶硅及硅化鴇以定義該晶體管的該柵極區(qū)域以及該電容器的該柵極區(qū)域，類似圖6的工藝步驟。圖20繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入N-摻雜區(qū)域(具有與即將形成的N+源極及漏極區(qū)域的相同摻雜類型)于該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上。圖21繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入兩個額外的摻雜區(qū)域在該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上，其中一組具有與即將形成的源極及漏極區(qū)域相反的摻雜類型(P型)，而另外一組則具有與即將形成的源極及漏極區(qū)域之上相同的摻雜類型(N型)，類似圖8的工藝步驟。圖22繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積一氧化物層，類似圖9的工藝步驟。圖23繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕該氧化層58以形成靠該晶體管的該柵極區(qū)域的間隔物以及形成靠該電容器的該柵極區(qū)域的間隔物，類似圖10的工藝步驟。圖24繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入該源極及漏極區(qū)域(N+)在該晶體管的該柵極區(qū)域的兩側(cè)，以及具有相同摻雜類型(N+)的該源極及漏極區(qū)域在該電容器的該柵極區(qū)域的兩側(cè)，類似圖11的工藝步驟o圖25繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入具有像是該源極及漏極區(qū)域的相對摻雜類型(P+)的一區(qū)域68，類似圖12的工藝步驟。圖26繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積該單柵極以連結(jié)該晶體管及該電容器的該柵極區(qū)域，類似圖13的工藝步驟。圖27繪示具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的一頂視圖。圖27A至圖27C繪示圖27的具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖。圖28繪示具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖，類似圖26，但包含一外延表面。圖29繪示具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的一剖面圖，類似圖26，但包含一外延表面。圖30繪示具有一晶體管及一電容器的一單柵極存儲單元的一非易失存儲器集成電路的一實(shí)施例。主要元件符號說明8n-型阱區(qū)12p-型阱區(qū)16隔離氧化物20柵極氧化物24多晶硅28硅化鎢32、33、36、37、40、41柵極區(qū)域44、45N-摻雜區(qū)域48、49、52、53額外的摻雜區(qū)域58氧化物層60、61、62、63間隔物64、66源極區(qū)域65、67漏極區(qū)域68該源極及漏極區(qū)域的相反摻雜類型(P+)的區(qū)域72單柵極(浮動?xùn)艠O)76N-阱摻雜窗80、81、82氧化物定義窗84N-摻雜窗88P摻雜窗92N摻雜窗96、97N+注入窗100P+注入窗3000存儲陣列3001列譯碼器3003行譯碼器3006方塊3007數(shù)據(jù)總線3008偏壓安排供應(yīng)電壓3009偏壓安排狀態(tài)機(jī)構(gòu)3011數(shù)據(jù)輸入線3015數(shù)據(jù)輸出線3050集成電路具體實(shí)施例方式圖1繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一n-型阱區(qū)8。圖2繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一p-型阱區(qū)12。圖3繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是在結(jié)構(gòu)之間長出隔離氧化物16。圖4繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是對該晶體管及該電容成長柵極氧化物20。圖5繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積多晶硅24及硅化鎢28。圖6繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕多晶硅及硅化鎢以定義該晶體管的該柵極區(qū)域32、36、40以及該電容器的該柵極區(qū)域33、37、41。圖7繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入N-摻雜區(qū)域44、45(具有與即將形成的N+源極及漏極區(qū)域的相同摻雜類型)于該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上。圖8繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入兩個額外的摻雜區(qū)域在該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上，其中一組(48、49)具有與即將形成的源極及漏極區(qū)域相反的慘雜類型(P型)，而另外一組(52、53)則具有與即將形成的源極及漏極區(qū)域之上相同的摻雜類型(N型)。圖9繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積一氧化物層58。圖IO繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕該氧化層58以形成靠該晶體管該柵極區(qū)域的間隔物60、61以及形成靠該電容器該柵極區(qū)域的間隔物62、63。圖11繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入該源極及漏極區(qū)域(N+)64、65在該晶體管的該柵極區(qū)域的兩側(cè)，以及具有相同摻雜類型(N+)的該區(qū)域64、65在該電容器的該柵極區(qū)域的兩側(cè)。圖12繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是注入具有與該源極及漏極區(qū)域相反的摻雜類型(P+)的一區(qū)域68。圖13繪示在圖1至圖13中制造具有一晶體管及一電容器在不同的阱區(qū)并具有不同慘雜類型的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積該單柵極72以連結(jié)該晶體管及該電容器的該柵極區(qū)域。圖14繪示具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一頂視圖。氧化物定義窗82部分地覆蓋P+注入窗100。氧化物定義窗81部分地覆蓋N+注入窗96。N+摻雜窗96部分地覆蓋N-摻雜窗84、P摻雜窗88及N摻雜窗92。氧化物定義窗80部分地覆蓋N+注入窗97。N+注入窗97部分地覆蓋N-阱摻雜窗76。浮動?xùn)艠O1472重疊在氧化物定義窗80、81之間。剖面線14A，-14A，、14B，-14B，以及14C，-14C，指出圖14A至圖14C的剖面圖。圖14A至圖14C繪示圖14的具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖。圖14A繪示對應(yīng)圖14剖面線14A，-14A，的剖面。圖14B繪示對應(yīng)圖14剖面線14B'-14B'的剖面。圖14C繪示對應(yīng)圖14剖面線14C'-14C'的剖面。圖15繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入一p-型阱區(qū)12，其類似圖2的工藝步驟。圖16繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是在結(jié)構(gòu)中成長隔離氧化物16，類似圖3的工藝步驟。圖17繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是對該晶體管及該電容器成長柵極氧化物20，類似圖4的工藝步驟。圖18繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積多晶硅24及硅化鎢28，類似圖5的工藝步驟。圖19繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕多晶硅及硅化鴇以定義該晶體管的該柵極區(qū)域32、36、40以及該電容器的該區(qū)域33、37、41，類似圖6的工藝步驟。圖20繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入N-摻雜區(qū)域44、45(具有與即將形成的N+源極及漏極區(qū)域的相同摻雜類型)于該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上，類似圖7的工藝步驟。圖21繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入兩個額外的摻雜區(qū)域在該晶體管的該柵極區(qū)域的兩側(cè)，以及形成覆蓋于即將形成的源極及漏極區(qū)域之上，其中一組(48、49)具有與即將形成的源極及漏極區(qū)域相反的摻雜類型(P型)，而另外一組(52、53)則具有與即將形成的源極及漏極區(qū)域之上相同的摻雜類型(N型)，類似圖8的工藝步驟。圖22繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積一氧化物層58，類似圖9的工藝步驟。圖23繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是刻蝕該氧化層58以形成靠該晶體管的該柵極區(qū)域的間隔物60、61以及形成靠該電容器的該柵極區(qū)域的間隔物62、63，類似圖10的工藝步驟。圖24繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入該源極及漏極區(qū)域(N+)64、65在該晶體管的該柵極區(qū)域的兩側(cè)，以及具有相同摻雜類型(N+)的該區(qū)域64、65在該電容器的該柵極區(qū)域的兩側(cè)，類似圖ll的工藝步驟。圖25繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是注入具有像是該源極及漏極區(qū)域的相反的摻雜類型(P+)的一區(qū)域68，類似圖12的工藝步驟。圖26繪示在圖15至圖26中制造具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的工藝的一剖面圖式，特別是沉積該單柵極72以連結(jié)該晶體管及該電容器的該柵極區(qū)域，類似圖13的工藝步驟。圖27繪示具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的一頂視圖。氧化物定義窗82部分地覆蓋P+摻雜窗100。氧化物定義窗81部分地覆蓋N+注入窗96。N+注入窗96部分地覆蓋N-摻雜窗84、P摻雜窗88及N摻雜窗92。氧化物定義窗80部分地覆蓋N+摻雜窗97。浮動?xùn)艠O72重疊在氧化物定義窗80、81之間。剖面線27A，-27A，、27B，-27B，以及27C'-27C'指出圖27A至圖27C的剖面圖。圖27A至圖27C繪示圖27的具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖。圖27A繪示對應(yīng)圖27剖面線27A，-27A，的剖面。圖27B繪示對應(yīng)圖27剖面線27B，-27B，的剖面。圖27C繪示對應(yīng)圖27剖面線27C'-27C'的剖面。圖28繪示具有一晶體管及一電容器在不同的阱區(qū)并具有不同摻雜類型的一單柵極存儲單元的一剖面圖，類似圖26，但包含一外延表面104。圖29繪示具有一晶體管及一電容器在相同的阱區(qū)的一單柵極存儲單元的一剖面圖，類似圖26，但包含一外延表面104。下方表1顯示本發(fā)明所述具有5V單次編程存儲單元的示范非易失存儲單元的實(shí)驗(yàn)數(shù)據(jù)。依據(jù)該表的上部，工藝1僅注入?yún)^(qū)域44、45，工藝2具有兩組注入?yún)^(qū)域44、45，工藝3具有注入?yún)^(qū)域44、45;52、53，以及工藝4具有注入?yún)^(qū)域44、45;48、49;52、53。Vt是指閾值電壓，BVD是指一長信道的崩潰電壓或擊穿電壓。Ids是指信道電流。Isb是指襯底電流，及對于編程該存儲單元熱載子的一指標(biāo)。Vpt是指一短信道的擊穿電壓或崩潰電壓。Id是指漏電流。表1:5V單次編程存儲單元<table>tableseeoriginaldocumentpage17</column></row><table>IsbOiA)Vds=5.5V-58.2-308.8-341.6-517Vpt(V)在100nA11.55.510.610.1Id(pA)Vd=6V22.14X10-653.357.4范例3數(shù)據(jù)W/L20^im/0.45pmVpt(V)在謂nA11.52,410.610.1下方表2顯示本發(fā)明所述具有3V單次編程存儲單元的示范非易失罕儲單元的實(shí)驗(yàn)數(shù)據(jù)。表2:3V單次編程存儲單元工藝1工藝2工藝3工藝4注入?yún)^(qū)域44,45(e.g.,N-LDD)XXXX2nd注入?yún)^(qū)域44,45X(e.g.N-LDD)注入?yún)^(qū)域52,53(e.g.,N-熱載子)X注入?yún)^(qū)域48,49，52，53(e.g.,P-口袋，N-熱載子)X范例1數(shù)據(jù)W/L20(im/20^imvt(v)0.550.560.560.56BVD(V)12.211.69.99.6范例2數(shù)據(jù)W/L20^im70.5^imvt(v)0.550.500.540.61Ids(mA)Vgs=Vds=3V7.29,89.28.718<table>tableseeoriginaldocumentpage19</column></row><table>表1及表2顯示對于具有注入?yún)^(qū)域44、45;48、49;52、53的工藝4，Isb具有該最大的幅度。因?yàn)镮sb或襯底是編程該存儲單元熱載子的一指標(biāo)，而工藝4是有關(guān)于該非易失存儲單元的高度編程特性。工藝3亦有關(guān)于該非易失存儲單元的高襯底電流及高度編程，但是不及于工藝4。工藝4亦有關(guān)于良好的短信道效應(yīng)，如范例3的高擊穿電壓Vpt所示。在范例2中，工藝3及4具有良好的短信道效應(yīng)。下方表3顯示該各種注入?yún)^(qū)域的示例范圍。該能量是大于20keV。同時該晶圓的示例范圍是在8至100ohms之間。表3:注入劑量<table>tableseeoriginaldocumentpage19</column></row><table>圖30繪示具有一晶體管及一電容器的一單柵極存儲單元的一非易失存儲器集成電路的一實(shí)施例。該集成電路3050包含實(shí)施使用編程存儲單元的一存儲陣列3000，每一存儲單元是本發(fā)明所述的一單一柵極場效晶體管(FET)及電容器存儲單元在該晶體管中具有至少四個摻雜區(qū)域。一列譯碼器3001是耦接至在該存儲陣列中3000沿著列安置的多個字線3002。一行譯碼器3003是耦接至在該存儲陣列中3000沿著行安置的多個位線3004。地址是經(jīng)由一總線3005而提供至一行譯碼器3003與一列譯碼器3001。在方塊3006中的感測放大器與數(shù)據(jù)輸入結(jié)構(gòu)是經(jīng)由一數(shù)據(jù)總線3007而耦接至行譯碼器3003。數(shù)據(jù)是從集成電路3050的輸入/輸出端、或集成電路內(nèi)部與外部的其它數(shù)據(jù)來源，而經(jīng)由數(shù)據(jù)輸入線3011以將數(shù)據(jù)傳輸至方塊中的數(shù)據(jù)輸入結(jié)構(gòu)。數(shù)據(jù)是從方塊3006中的感測放大器、經(jīng)由數(shù)據(jù)輸出線3015、而傳輸至集成電路3050的輸入/輸出端或其它位于集成電路3050內(nèi)部或外部的數(shù)據(jù)目的地。一偏壓安排狀態(tài)機(jī)器3009，控制了偏壓安排供應(yīng)電壓3008的應(yīng)用。使用p-信道晶體管另一實(shí)施例，以及關(guān)于p-區(qū)域交換n-區(qū)域，和n-區(qū)域交換p-區(qū)域。操作的實(shí)例敘述于下方。圖13的一實(shí)施例具有以下操作上示例電壓設(shè)定信;道F-N擦除至低閾值電壓(電子直接由該晶體管的該柵極區(qū)域進(jìn)入該P(yáng)-阱12)終端電壓控制柵極67足夠的負(fù)電壓漏極64浮動源極65足夠的正電壓主體68足夠的正電壓邊緣F-N擦除至低閾值電壓(電子直接由該晶體管的該柵極區(qū)域進(jìn)入該P(yáng)-阱12在該源極65的方向)終端電壓控制柵極67足夠的負(fù)電壓漏極64浮動源極65足夠的正電壓主體68接地信道F-N擦除至高閾值電壓(電子直接由該P(yáng)-阱12進(jìn)入該晶體管的該柵極區(qū)域)終端電壓控制柵極67足夠的正電壓漏極64浮動源極65足夠的負(fù)電壓20<table>tableseeoriginaldocumentpage21</column></row><table>熱電子編程至高閾值電壓(電子直接由該P(yáng)-阱12進(jìn)入該晶體管的該柵極區(qū)域)<table>tableseeoriginaldocumentpage22</column></row><table>在一些實(shí)施例中多重控制柵極，像是控制柵極66、67接受該控制柵極電壓已達(dá)到該電容器區(qū)域的更一致的電壓控制。本發(fā)明已參照較佳示范實(shí)施例來加以描述，并可以理解的這些實(shí)施例中是一種示范性的而非限制本發(fā)明。在常用技藝中所做各種的修飾、結(jié)合，而這些修飾、結(jié)合皆不脫離本發(fā)明的精神范疇，以及是亦落在本發(fā)明于隨附權(quán)利要求范圍及其均等物所界定的范疇之中。權(quán)利要求1、一種非易失存儲集成電路，其特征在于，包含一半導(dǎo)體襯底；一非易失存儲裝置在該半導(dǎo)體襯底上，包括一晶體管在該半導(dǎo)體襯底上并由一柵極區(qū)域及具有一第一摻雜類型的一源極區(qū)域和一漏極區(qū)域所控制，包含多個具有該第一摻雜類型的第一摻雜區(qū)域，該第一摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第一摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有相對于該第一摻雜類型的第二摻雜類型的第二摻雜區(qū)域，該第二摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第二摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有該第一摻雜類型的第三摻雜區(qū)域，該第三摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第三摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有該第一摻雜類型的第四摻雜區(qū)域，該第四摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第四摻雜區(qū)域定義該源極區(qū)域及該漏極區(qū)域；一電容器在該半導(dǎo)體襯底之上并由一柵極區(qū)域所控制；一共享浮動?xùn)艠O連接該晶體管的該柵極區(qū)域及該電容器的該柵極區(qū)域。2、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，該襯底具有該第二摻雜類型。3、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，更包含一外延層在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該外延層之上。4、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該阱區(qū)之上。5、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一外延層在該襯底之上并具有該第二摻雜類型，其中該電容器是在該外延層之上。6、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該晶體管是在該阱區(qū)之上。7、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該電容器是在該阱區(qū)之上。8、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該晶體管及該電容器是在該阱區(qū)之上。9、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一外延層在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該外延層之上；以及一阱區(qū)在該外延層之上并具有該第二摻雜類型，其中該晶體管是在該阱區(qū)之上。10、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一外延層在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該外延層之上；以及一阱區(qū)在該外延層之上并具有該第一摻雜類型，其中該晶體管是在該阱區(qū)之上。11、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一第一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該電容器是在該第一阱區(qū)之上；以及一第二阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該第二阱區(qū)之上。12、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含一外延層在該襯底之上并具有該第二摻雜類型，其中該電容器是在該外延層之上；以及一第一阱區(qū)在該外延層之上并具有該第一摻雜類型，其中該電容器是在該第一阱區(qū)之上；一第二阱區(qū)在該外延層之上并具有該第二摻雜類型，其中該晶體管是在該第二阱區(qū)之上。13、根據(jù)權(quán)利要求l所述的集成電路，其特征在于，更包含多個間隔物鄰近于該晶體管的該柵極區(qū)域，而該間隔物部分地覆蓋該第一摻雜區(qū)域、該第二摻雜區(qū)域以及該第三摻雜區(qū)域。14、一種非易失存儲集成電路，其特征在于，包含一半導(dǎo)體襯底；多個非易失存儲裝置在該半導(dǎo)體襯底上，每一包括-一晶體管在該半導(dǎo)體襯底上并由一柵極區(qū)域及具有一第一摻雜類型的一源極區(qū)域和一漏極區(qū)域所控制，包含多個具有該第一摻雜類型的第一摻雜區(qū)域，該第一摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第一摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有相對于該第一摻雜類型的第二摻雜類型的第二摻雜區(qū)域，該第二摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第二摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有該第一摻雜類型的第三摻雜區(qū)域，該第三摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第三摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域之上；多個具有該第一摻雜類型的第四摻雜區(qū)域，該第四摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第四摻雜區(qū)域定義該源極區(qū)域及該漏極區(qū)域；一電容器在該半導(dǎo)體襯底之上并由一柵極區(qū)域所控制；一共享浮動?xùn)艠O連接該晶體管的該柵極區(qū)域及該電容器的該柵極區(qū)域。15、根據(jù)權(quán)利要求14所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該多個非易失存儲裝置的該電容器是在該阱區(qū)之上。16、根據(jù)權(quán)利要求14所述的集成電路，其特征在于，更包含一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該多個非易失存儲裝置的該電容器是在該阱區(qū)之上。17、根據(jù)權(quán)利要求14所述的集成電路，其特征在于，更包含一第一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該多個非易失存儲裝置的該電容器是在該第一阱區(qū)之上；以及一第二阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該多個非易失存儲裝置的該晶體管是在該第二阱區(qū)之上。18、一種制造一非易失存儲集成電路的方法，其特征在于，包含:提供一半導(dǎo)體襯底；提供一非易失存儲裝置在該半導(dǎo)體襯底上，包括提供一晶體管在該半導(dǎo)體襯底上并由一第一柵極區(qū)域及具有一第一摻雜類型的一源極區(qū)域和一漏極區(qū)域所控制，以及提供一電容器在該半導(dǎo)體襯底上并由一第二柵極區(qū)域所控制，包含提供多個具有該第一摻雜類型的第一摻雜區(qū)域，該第一摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第一摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域；提供多個具有相對于該第一摻雜類型的第二摻雜類型的第二摻雜區(qū)域，該第二摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第二摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域；提供多個具有該第一摻雜類型的第三摻雜區(qū)域，該第三摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第三摻雜區(qū)域覆蓋該源極區(qū)域及該漏極區(qū)域；提供多個具有該第一摻雜類型的第四摻雜區(qū)域，該第四摻雜區(qū)域位于該柵極區(qū)域的兩側(cè)，而該第四摻雜區(qū)域定義該源極區(qū)域及該漏極區(qū)域；提供一共享浮動?xùn)艠O連接該晶體管的該柵極區(qū)域及該電容器的該柵極區(qū)域。19、根據(jù)權(quán)利要求18所述的方法，其特征在于，更包含提供一阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該電容器是在該阱區(qū)之上。20、根據(jù)權(quán)利要求18所述的方法，其特征在于，更包含提供一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該電容器是在該阱區(qū)之上。21、根據(jù)權(quán)利要求18所述的方法，其特征在于，更包含-提供一第一阱區(qū)在該襯底之上并具有該第一摻雜類型，其中該電容器是在該第一阱區(qū)之上；以及提供一第二阱區(qū)在該襯底之上并具有該第二摻雜類型，其中該晶體管是在該第二阱區(qū)之上。全文摘要本發(fā)明公開了一種具有晶體管及電容的單柵極非易失存儲單元及其制造方法，以及一種具有一半導(dǎo)體襯底以及在該半導(dǎo)體襯底上具有一非易失存儲裝置的非易失存儲集成電路。該裝置具有一晶體管及一電容器在該半導(dǎo)體襯底上，以及一共享浮動?xùn)艠O連接該晶體管及該電容器的該柵極區(qū)域。該晶體管具有至少一摻雜區(qū)域定義該源極及漏極區(qū)域，以及其它三個摻雜區(qū)域覆蓋該源極及漏極區(qū)域。本發(fā)明也揭露具有多重此類非易失存儲裝置的一非易失存儲電路，以及制造具有一者以上此類非易失存儲裝置的該非易失集成電路的方法。文檔編號H01L29/06GK101562183SQ200810172929公開日2009年10月21日申請日期2008年10月24日優(yōu)先權(quán)日2008年4月14日發(fā)明者葉清本,吳錫垣,林正基,連士進(jìn)申請人:旺宏電子股份有限公司