專利名稱：橋接形式的多芯片封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片封裝構(gòu)造，特別涉及一種橋接形式的多芯片封裝構(gòu)造。
背景技術(shù)：
近年來(lái)，隨著電子技術(shù)的日新月異，高科技電子產(chǎn)品也相繼問(wèn)世，因而更人性化、功能性更佳的電子產(chǎn)品不斷推陳出新，然而各種產(chǎn)品無(wú)不朝向輕、薄、短、小的趨勢(shì)設(shè)計(jì)，以提供更便利舒適的使用。而一個(gè)電子產(chǎn)品的完成，電子封裝扮演著重要的角色，其芯片間電性連接的方式，一般常見(jiàn)的有兩種，第一種為打線(wire-bonding)的方式、第二種為覆晶(flip chip)的方式。就打線的方式而言，其利用一打線機(jī)臺(tái)將其打線頭先移動(dòng)至芯片的接點(diǎn)上，并利用尖端放電的方式將導(dǎo)電線的端點(diǎn)熔化而成為球型的樣式，如此便可以將導(dǎo)電線打到芯片的接點(diǎn)上，然后便移動(dòng)打線頭到另一芯片的接點(diǎn)上，而在移動(dòng)的過(guò)程中打線頭亦會(huì)放出導(dǎo)電線，最后再利用超音波熔接的方式將導(dǎo)電線打到另一芯片的接點(diǎn)上。
接下來(lái)，將介紹一種已知利用打線方式的多芯片封裝結(jié)構(gòu)。請(qǐng)參照?qǐng)D1，其圖示已知利用打線方式的多芯片封裝結(jié)構(gòu)的剖面示意圖。該封裝結(jié)構(gòu)包括一載板10、一第一芯片12、一第二芯片14、復(fù)數(shù)條導(dǎo)電線160、162、164、一封裝材料18及多個(gè)焊球19。載板10具有一上表面102及對(duì)應(yīng)的下表面104，而載板10具有多個(gè)載板接點(diǎn)106及第一芯片座105與第二芯片座109，載板接點(diǎn)106及第一芯片座105與第二芯片座109位在載板10的上表面102上，并且載板接點(diǎn)106環(huán)繞在第一芯片座105與第二芯片座109的周圍，而載板接點(diǎn)107位在載板10的下表面104上。第一芯片12具有一主動(dòng)表面122及對(duì)應(yīng)的第一背面124，而第一芯片12還具有多個(gè)第一芯片接點(diǎn)126，位在第一芯片12的主動(dòng)表面122上。第一芯片12以其第一背面124并通過(guò)一黏著材料(未標(biāo)示于圖中)貼附到載板10的芯片座108上，而利用打線的方式使第一芯片12與載板10電性連接，其中導(dǎo)電線160的一端接合到第一芯片接點(diǎn)126上，而導(dǎo)電線160的另一端接合到載板接點(diǎn)106上。同樣地，第二芯片14具有一第二主動(dòng)表面142及對(duì)應(yīng)的第二背面144，而第二芯片14還具有多個(gè)第二芯片接點(diǎn)146，位在第二芯片14的第二主動(dòng)表面142上。第二芯片14以其第二背面144并通過(guò)一黏著材料(未標(biāo)示于圖中)貼附到載板10的芯片座109上，而利用打線的方式使第二芯片14與載板10電性連接，其中導(dǎo)電線162的一端接合到第二芯片接點(diǎn)146上，而導(dǎo)電線162的另一端接合到載板接點(diǎn)108上。此外，第一芯片12與第二芯片14通過(guò)導(dǎo)電線164電性導(dǎo)通。另外，封裝材料18包覆第一芯片12、第二芯片14、載板10的上表面102及導(dǎo)電線160、162及164。
在上述的封裝結(jié)構(gòu)中，第一芯片12通過(guò)導(dǎo)線164與第二芯片14電性連接，然而由于導(dǎo)線164的截面積甚小并且長(zhǎng)度甚長(zhǎng)，因此特性阻抗匹配不良，使得訊號(hào)會(huì)被快速地衰減，并且在高頻電路運(yùn)作時(shí)，會(huì)有電感電容寄生效應(yīng)(Parasitics)的發(fā)生，以致產(chǎn)生訊號(hào)反射的情形。此外，由于導(dǎo)線164與第一芯片接點(diǎn)傳輸路徑的面積甚小，不利于電壓及電流提供，導(dǎo)致電源及接地的效果變差。
有鑒于此，為避免前述多芯片封裝構(gòu)造的缺點(diǎn)，以提升多芯片封裝構(gòu)造的芯片效能，實(shí)為一重要的課題。

發(fā)明內(nèi)容
有鑒于上述課題，本發(fā)明的目的提供一種多芯片封裝結(jié)構(gòu)，以橋接型式的導(dǎo)電材料取代導(dǎo)電線，如此可縮短芯片間電性連接的距離，使得多芯片封裝結(jié)構(gòu)的電性效能可以提高。
由此，為了達(dá)成上述目的，本發(fā)明提出一種芯片封裝結(jié)構(gòu)，至少包括一載板、一第一芯片、一第二芯片及至少一導(dǎo)電體及復(fù)數(shù)個(gè)焊球。載板具有一上表面及對(duì)應(yīng)的下表面，載板還具至少一載板接點(diǎn)，均位在載板的上表面。第一芯片具有一第一主動(dòng)表面，第一芯片還具有至少一第一芯片接點(diǎn)，配置在第一芯片的第一主動(dòng)表面上。同樣地，第二芯片具有一第二主動(dòng)表面，第二芯片還具有至少一第二芯片接點(diǎn)，配置在第二芯片的第二主動(dòng)表面上。其中，第一芯片及第二芯片以打線方式配置于載板上，并與載板電性連接。此外，第一芯片的至少一第一側(cè)壁緊鄰第二芯片的第二側(cè)壁，并且第一芯片的第一主動(dòng)表面與第二芯片的第二主動(dòng)表面為共平面的配置。導(dǎo)電體在第一芯片的第一主動(dòng)表面上及第二芯片的第二表面上延伸，使第一芯片的第一接點(diǎn)與第二芯片的第二接點(diǎn)電性連接。
承上所述，其中芯片封裝結(jié)構(gòu)還包括一封裝材料，包覆第一芯片及第二芯片、載板的上表面及導(dǎo)電體。第一芯片接點(diǎn)及第二芯片接點(diǎn)分別位在第一芯片及第二芯片的邊緣上，且緊鄰配置。此外，導(dǎo)電體可以是錫鉛合金、無(wú)鉛導(dǎo)電材料或?qū)щ娔z。
綜上所述，本發(fā)明的多芯片封裝結(jié)構(gòu)，由于芯片間的接點(diǎn)可以透過(guò)導(dǎo)電體電性連接，因此芯片接點(diǎn)間的傳導(dǎo)路徑甚短，且傳導(dǎo)路徑的徑寬甚大，故可以降低傳導(dǎo)阻抗，而減緩訊號(hào)的衰減，并且可以適于在高頻電路的運(yùn)作，而減少電感電容寄生效應(yīng)的發(fā)生。另外，由于導(dǎo)電體與芯片接點(diǎn)接觸的面積甚大，且載板接點(diǎn)可以直接與芯片接點(diǎn)接觸，故可以避免發(fā)生如打線結(jié)構(gòu)的阻抗不匹配的現(xiàn)象，并且會(huì)有甚佳的電源及接地效果。
以下將參照相關(guān)附圖，說(shuō)明依本發(fā)明較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造。


圖1為一示意圖，顯示已知多芯片封裝構(gòu)造。
圖2為一示意圖，顯示本發(fā)明第一較佳實(shí)施例中的橋接形式的多芯片封裝結(jié)構(gòu)。
圖3為一示意圖，顯示本發(fā)明第二較佳實(shí)施例中的橋接形式的多芯片封裝結(jié)構(gòu)。
圖4為一示意圖，顯示本發(fā)明第三較佳實(shí)施例中的橋接形式的多芯片封裝結(jié)構(gòu)。
圖5為一示意圖，顯示本發(fā)明第四較佳實(shí)施例中的橋接形式的多芯片封裝結(jié)構(gòu)。
圖6為一示意圖，顯示本發(fā)明第五較佳實(shí)施例中的橋接形式的多芯片封裝結(jié)構(gòu)。
圖7至圖9為一示意圖，顯示本發(fā)明第四較佳實(shí)施例的一種橋接形式的多芯片封裝結(jié)構(gòu)制程的剖面示意圖。
圖中符號(hào)說(shuō)明10 載板102載板上表面104載板下表面105第一芯片座106、108 載板接點(diǎn)107導(dǎo)電組件(焊球)109第二芯片座12 第一芯片122第一主動(dòng)面124第一背面126第一芯片接點(diǎn)14 第二芯片142第二主動(dòng)表面144第二背面146第二芯片接點(diǎn)
160、162、164 導(dǎo)電線18封膠體20載板201 開(kāi)口202 載板上表面203 周壁204 載板下表面206、208 載板接點(diǎn)207 導(dǎo)電組件(焊球)21散熱片22第一芯片221 第一側(cè)壁222 第一主動(dòng)面223 第三側(cè)壁224 第一背面226、228 第一芯片接點(diǎn)24第二芯片241 第二側(cè)壁242 第二主動(dòng)表面243 第四側(cè)壁244 第二背面246、248 第二芯片接點(diǎn)254 屏蔽層256 開(kāi)口258 焊料259 導(dǎo)電體260、262 導(dǎo)電線264 導(dǎo)電體268 導(dǎo)電體28封膠體
29 填充體292 填充體上表面具體實(shí)施方式
圖2揭示一種本發(fā)明第一較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造，其主要包括一載板20、一第一芯片22、一第二芯片24及一導(dǎo)電體264。該載板20具有一上表面202及對(duì)應(yīng)的一下表面204，復(fù)數(shù)個(gè)載板接點(diǎn)206、208，均位在載板20的上表面。第一芯片22具有一第一主動(dòng)表面222，該第一芯片22還具有至少一第一接點(diǎn)226，配置在第一芯片22的第一主動(dòng)表面222上。同樣地，第二芯片24具有一第二主動(dòng)表面242，該第二芯片24還具有至少一第二接點(diǎn)246，配置在第二芯片24的第二主動(dòng)表面242上。其中，第一芯片22以其背面(第一背面224)并通過(guò)一黏著材料(如銀膠)設(shè)置于載板20上；同樣地，第二芯片24以其背面(第二背面224)并通過(guò)一黏著材料(如銀膠)設(shè)置于載板20上。導(dǎo)電線260電性連接第一芯片22的第一接點(diǎn)226與載板20的載板接點(diǎn)206，而導(dǎo)電線262電性連接第二芯片24的第二接點(diǎn)246與載板20的載板接點(diǎn)208。
此外，第一芯片22的第一側(cè)壁221緊鄰第二芯片24的第二側(cè)壁241，且第一芯片22的第一主動(dòng)表面222與第二芯片24的第二主動(dòng)表面242為共平面的配置，再者，第一芯片接點(diǎn)226及第二芯片接點(diǎn)246分別位在第一芯片22及第二芯片24的邊緣上，且緊鄰配置。導(dǎo)電體264在第一芯片22的第一主動(dòng)表面222上及第二芯片24的第二主動(dòng)表面242上延伸，使第一芯片22的第一接點(diǎn)228與第二芯片24的第二接點(diǎn)248電性連接。承上所述，該多芯片封裝結(jié)構(gòu)還包括一封裝材料280，包覆第一芯片22及第二芯片24、載板20的上表面202及導(dǎo)電體264。此外，上述的導(dǎo)電體264可以是錫鉛合金、無(wú)鉛導(dǎo)電材料或?qū)щ娔z。
如圖3所示，本發(fā)明的第二較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造，當(dāng)?shù)谝恍酒?2的第一側(cè)邊221與第二芯片24的第二側(cè)邊241間具有一較大的空隙時(shí)，可先設(shè)置一填充體29，如不導(dǎo)電膠體。該填充體29的上表面與第一芯片22的第一主動(dòng)表面222及第二芯片24的第二主動(dòng)表面242共平面。接著，可以利用網(wǎng)板印刷的方式，形成一焊料到第一芯片接點(diǎn)226、第二芯片接點(diǎn)246及填充體的上表面292上，其中焊料由一助焊劑(未繪示)及多個(gè)金屬粒子(未繪示)所構(gòu)成，金屬粒子均勻地混合在助焊劑中。的后，便進(jìn)行回焊的制程，使得金屬粒子可以熔融聚合而固化形成導(dǎo)電體264到第一芯片接點(diǎn)226及第二芯片接點(diǎn)246上。其中第一芯片接點(diǎn)226及第二芯片接點(diǎn)246可通過(guò)導(dǎo)電體264相互電性連接，而導(dǎo)電體264比如是錫鉛合金或是無(wú)鉛導(dǎo)電材料。
接著，請(qǐng)參照?qǐng)D4，為本發(fā)明的第三較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造。其中，載板20具有一開(kāi)口201，第一芯片22及第二芯片24容置于該開(kāi)口201中，而封膠體28包覆該載板20上表面202的部分、第一芯片22、第二芯片24及導(dǎo)電體264，并且使第一芯片22及第二芯片24的背面外露的，以藉此進(jìn)一步縮小整體封裝構(gòu)造的厚度。
再者，承上所述，如圖5所示，亦可設(shè)置一散熱片21于載板20下表面204，而第一芯片22及第二芯片24設(shè)置在散熱片21上，如此更可提升封裝體的散熱效能，此為本發(fā)明的第四較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造。
承上所述，請(qǐng)參照?qǐng)D6，為本發(fā)明的第五較佳實(shí)施例的橋接形式的多芯片封裝構(gòu)造。載板20亦具有一開(kāi)口201，第一芯片22及第二芯片24同時(shí)容置于該開(kāi)口201中，而該開(kāi)口201的大小恰可容置第一芯片22及第二芯片24。其中，第一芯片22具有一第三側(cè)邊223，第二芯片24具有一第四側(cè)邊243，開(kāi)口20內(nèi)具有一周壁203，該第一芯片22及第二芯片24的側(cè)壁緊鄰開(kāi)口的周壁203，且第一芯片22的第一主動(dòng)表面222、第二芯片24的第二主動(dòng)表面242與載板20的上表面202共平面配置。接著，形成一第二導(dǎo)電體266以電性連接第一芯片22與載板20。同樣地，另形成一第三導(dǎo)電體268以電性連接第二芯片24與載板20。
不論是上述何種實(shí)施例，皆可于載板的上表面或下表面另植接復(fù)數(shù)個(gè)焊球于其上，用以與外界電性導(dǎo)通的接點(diǎn)。
在上述的封裝結(jié)構(gòu)中，由于芯片接點(diǎn)間可以透過(guò)導(dǎo)電體電性連接，因此芯片接點(diǎn)間及芯片與載板接點(diǎn)間的傳導(dǎo)路徑甚短，且傳導(dǎo)路徑的徑寬甚大，故可以降低傳導(dǎo)阻抗，而減緩訊號(hào)的衰減，并且可以適于在高頻電路的運(yùn)作，而減少電感電容寄生效應(yīng)(Parasitics)的發(fā)生。此外，由于導(dǎo)電體與載板接點(diǎn)或芯片接點(diǎn)接觸的面積甚大，且載板接點(diǎn)可以直接與芯片接點(diǎn)接觸，因此其接觸阻抗甚小，故可以避免發(fā)生阻抗不匹配的現(xiàn)象，以致產(chǎn)生訊號(hào)反射的情形。另外，由于本發(fā)明可以改善芯片封裝結(jié)構(gòu)中如上所述的電性效能，因此會(huì)有甚佳的電源及接地的效果。
在上述實(shí)施例中，以網(wǎng)板印刷的方式形成焊料于芯片接點(diǎn)上及載板點(diǎn)上，然而本發(fā)明形成焊料的方式并非僅限于此，請(qǐng)參照?qǐng)D7至圖9，亦可以先形成一屏蔽層(mask layer)254到第一芯片22的第一主動(dòng)表面222、第二芯片24的第二主動(dòng)表面242及載板20的上表面202上，當(dāng)屏蔽層254為感光材質(zhì)時(shí)，如光阻，便可以直接透過(guò)曝光的步驟而直接形成開(kāi)口256，以暴露出第一芯片接點(diǎn)226、第二芯片接點(diǎn)246及載板接點(diǎn)208；當(dāng)屏蔽層254為非感光材質(zhì)時(shí)，便可以透過(guò)微影蝕刻等步驟而形成開(kāi)口256，以暴露出第一芯片接點(diǎn)226、第二芯片接點(diǎn)246及載板接點(diǎn)208。接著，便可以利用印刷的方式，形成一焊料258到屏蔽層254的開(kāi)口256中，形成如圖8所示的樣式，其中焊料258由一助焊劑(未繪示)及多個(gè)金屬粒子(未繪示)所構(gòu)成，金屬粒子均勻地混合在助焊劑中。的后，便進(jìn)行回焊的制程，使得金屬粒子可以熔融聚合而固化形成導(dǎo)電體259到第一芯片接點(diǎn)226、第二芯片接點(diǎn)246及載板接點(diǎn)208，如圖9所示，其中第一芯片接點(diǎn)226可以通過(guò)導(dǎo)電體259與第二芯片接點(diǎn)246電性連接。同樣地，第一芯片接點(diǎn)226可以通過(guò)導(dǎo)電體259與載板接點(diǎn)208電性連接。接著，便將屏蔽層254去除。其接下來(lái)的制程，如第一較佳實(shí)施例所述，在此便不再贅述。需說(shuō)明的是，圖4、5、6、7、8及9中各組件的參考符號(hào)與圖3中的各組件的參考符號(hào)相對(duì)應(yīng)。
于本實(shí)施例的詳細(xì)說(shuō)明中所提出的具體的實(shí)施例僅為了易于說(shuō)明本發(fā)明的技術(shù)內(nèi)容，而并非將本發(fā)明狹義地限制于該實(shí)施例，因此，在不超出本發(fā)明的精神及以下申請(qǐng)專利范圍的情況，可作種種變化實(shí)施。
權(quán)利要求
1.一種橋接形式的多芯片封裝構(gòu)造，其特征在于，包含一載板，該載板具有一上表面及一下表面；一第一芯片，其具有一第一主動(dòng)表面、一第一背面及一第一側(cè)壁，該第一主動(dòng)表面具有至少一第一接點(diǎn)且該節(jié)一側(cè)壁連接第一主動(dòng)表面與該第一背面，該第一芯片以該第一背面面向該封裝載板的上表面配置，并與該載板電性連接；一第二芯片，其具有一第二主動(dòng)表面、一第二背面及一第二側(cè)壁，該第二主動(dòng)表面具有至少一第二接點(diǎn)且該第二側(cè)壁連接該第二主動(dòng)表面與該第二背面，該第二芯片以該第二背面面向該封裝載板的上表面配置，并與該載板電性連接；及至少一第一導(dǎo)電體，該導(dǎo)電體依附在該第一芯片的第一主動(dòng)表面上及第二芯片的第二主動(dòng)表面上延伸，使該第一芯片與該第二芯片電性連接。
2.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中更包含一封裝材料，其包覆該第一芯片、該第二芯片、該載板的上表面及該第一導(dǎo)電體。
3.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中更包含復(fù)數(shù)個(gè)導(dǎo)電組件，該導(dǎo)電組件設(shè)置在該載板的下表面。
4.如權(quán)利要求3所述的橋接形式的多芯片封裝構(gòu)造，其中該等導(dǎo)電組件為焊球。
5.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第一芯片接點(diǎn)至少部份位在該第一芯片的邊緣上。
6.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第二芯片接點(diǎn)至少部份位在該第二芯片的邊緣上。
7.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該等第一導(dǎo)電體為錫鉛合金。
8.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該等第一導(dǎo)電體無(wú)鉛導(dǎo)電材料。
9.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第一芯片的第一接點(diǎn)緊靠在該第二芯片的第二接點(diǎn)的旁邊。
10.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該等第一導(dǎo)電體為導(dǎo)電膠。
11.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第二芯片的第二側(cè)壁緊鄰該第一芯片的第一側(cè)壁。
12.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第二芯片接點(diǎn)緊鄰該第一芯片接點(diǎn)配置。
13.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該第二芯片的主動(dòng)表面與該第一芯片的主動(dòng)表面為共平面的配置。
14.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，更包含復(fù)數(shù)條導(dǎo)電線，其中第一芯片藉該等導(dǎo)電線與該載板電性連接。
15.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，更包含復(fù)數(shù)條導(dǎo)電線，其中第二芯片藉該等導(dǎo)電線與該載板電性連接。
16.如權(quán)利要求13所述的橋接形式的多芯片封裝構(gòu)造，其中該第一芯片的第一側(cè)壁及該第二芯片的第二側(cè)壁間設(shè)置一填充體，該填充體具有一上表面同時(shí)與第一芯片的主動(dòng)表面與第二芯片的主動(dòng)表面共平面。
17.如權(quán)利要求1所述的橋接形式的多芯片封裝構(gòu)造，其中該載板更具有一開(kāi)口，該第一芯片及該第二芯片容置于該開(kāi)口中。
18.如權(quán)利要求17所述的橋接形式的多芯片封裝構(gòu)造，其中更包含一散熱片，該散熱片設(shè)置于該載板至下表面。
19.如權(quán)利要求18所述的橋接形式的多芯片封裝構(gòu)造，其中更包含復(fù)數(shù)個(gè)焊球，該等焊球設(shè)置在該載板的上表面。
20.如權(quán)利要求17所述的橋接形式的多芯片封裝構(gòu)造，其中該開(kāi)口內(nèi)部具有一周壁，該第一芯片及該第二芯片更分別具有第三側(cè)壁及一第四側(cè)壁，且該第三側(cè)壁及第四側(cè)壁分別緊鄰該周壁。
21.如權(quán)利要求17所述的橋接形式的多芯片封裝構(gòu)造，其中該第二芯片的主動(dòng)表面、該第一芯片的主動(dòng)表面及該載板的上表面為共平面的配置。
22.如權(quán)利要求20所述的橋接形式的多芯片封裝構(gòu)造，其中更包含一散熱片，該散熱片設(shè)置于該載板至下表面。
23.如權(quán)利要求21所述的橋接形式的多芯片封裝構(gòu)造，其中更包含一散熱片，該散熱片設(shè)置于該載板至下表面。
24.如權(quán)利要求22所述的橋接形式的多芯片封裝構(gòu)造，其中更包含復(fù)數(shù)個(gè)焊球，該等焊球設(shè)置在該載板的上表面。
25.如權(quán)利要求23所述的橋接形式的多芯片封裝構(gòu)造，其中更包含復(fù)數(shù)個(gè)焊球，該等焊球設(shè)置在該載板的上表面。
26.如權(quán)利要求17所述的橋接形式的多芯片封裝構(gòu)造，更包含復(fù)數(shù)條導(dǎo)電線，其中第一芯片藉該等導(dǎo)電線與該載板電性連接。
27.如權(quán)利要求17所述的橋接形式的多芯片封裝構(gòu)造，更包含復(fù)數(shù)條導(dǎo)電線，其中第二芯片藉該等導(dǎo)電線與該載板電性連接。
28.如權(quán)利要求20所述的橋接形式的多芯片封裝構(gòu)造，更包含至少一第二導(dǎo)電體，其中第一芯片藉該等第二導(dǎo)電體與該載板電性連接。
29.如權(quán)利要求20所述的橋接形式的多芯片封裝構(gòu)造，更包含至少一第二導(dǎo)電體，其中第二芯片藉該等第二導(dǎo)電體與該載板電性連接。
30.如權(quán)利要求21所述的橋接形式的多芯片封裝構(gòu)造，更包含至少一第二導(dǎo)電體，其中第一芯片藉該等第二導(dǎo)電體與該載板電性連接。
31.如權(quán)利要求21所述的橋接形式的多芯片封裝構(gòu)造，更包含至少一第二導(dǎo)電體，其中第二芯片藉該等第二導(dǎo)電體與該載板電性連接。
全文摘要
一種橋接型式的多芯片封裝構(gòu)造主要包括一載板、一第一芯片、一第二芯片及至少一導(dǎo)電體。該載板具有一上表面及對(duì)應(yīng)的一下表面，復(fù)數(shù)個(gè)載板接點(diǎn)，位在載板的上表面。第一芯片具有一第一主動(dòng)表面，該第一芯片還具有至少一第一接點(diǎn)，配置在第一芯片的第一主動(dòng)表面上。同樣地，第二芯片具有一第二主動(dòng)表面，該第二芯片還具有至少一第二接點(diǎn)，配置在第二芯片的第二主動(dòng)表面上。第一芯片的第一側(cè)壁緊鄰第二芯片的第二側(cè)壁，且第一芯片的第一主動(dòng)表面與第二芯片的第二主動(dòng)表面為共平面的配置。導(dǎo)電體在第一芯片的第一主動(dòng)表面上及第二芯片的第二主動(dòng)表面上延伸，使第一芯片的第一接點(diǎn)與第二芯片的第二接點(diǎn)電性連接。
文檔編號(hào)H01L23/12GK1591862SQ03156270
公開(kāi)日2005年3月9日 申請(qǐng)日期2003年9月2日 優(yōu)先權(quán)日2003年9月2日
發(fā)明者洪志斌 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司