專利名稱：制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法
技術領域：
本發(fā)明涉及一種電學領域電組件制造中的集成電路的制造方法，包含非揮發(fā)性存儲元件的制造方法，特別是涉及一種制造具有氧化硅/氮化硅/氧化硅層(oxide-nitride-oxide film，簡稱ONO film)的半導體組件的方法。
背景技術：
氧化硅/氮化硅/氧化硅層被使用于制造集成電路存儲元件上的一些底板(setting)中，通常是當作有高積集度的介電層。舉例來說，典型的浮置閘極存儲元件，其包括有在一基底中的一源極與汲極、在基底上的一閘氧化層、在閘氧化層上的多晶硅浮置閘極、在浮置閘極上的一氧化硅/氮化硅/氧化硅層以及位于氧化硅/氮化硅/氧化硅層上的一控制閘極(controlgate)。此外，氧化硅/氮化硅/氧化硅層也常用于所謂的“SONOS”存儲元件中，譬如美國專利第6011725號中被用作一電荷儲存結(jié)構(charge storagestructure)的氧化硅/氮化硅/氧化硅層。
通常在集成電路存儲元件中，其中含有氧化硅/氮化硅/氧化硅層的記憶胞結(jié)構需要一連串不同于集成電路上的周邊電路的邏輯組件(logicdevice)結(jié)構制造步驟。在集成電路的制造中，氧化硅/氮化硅/氧化硅層通常形成于集成電路中會形成記憶胞的區(qū)域的基底上。然后，為了后續(xù)在集成電路中會形成周邊電路的區(qū)域形成閘氧化層(gate oxide layer)做準備。而這個需要為后續(xù)閘氧化層的形成所作的準備步驟通常包括在形成閘氧化層之前的清潔步驟，但是該清潔步驟將導致氧化硅/氮化硅/氧化硅層的頂氧化層被損害。
舉例來說，氟化氫(hydrogen fluoride，化學式為HF)被用于蝕刻掉基底上的犧牲氧化層或殘留氧化物。在典型的制程中，應用500∶1的稀氟化氫(diluted HF，簡稱DHF)具有約每分鐘5埃的二氧化硅蝕刻率(etchrate)。同樣地，眾所皆知用于去除基底上微粒的SC1清潔溶液(例如在攝氏45-70度NH4OH∶H2O2∶H2O的比例為1∶1∶5或1∶1∶40)具有約每分鐘0.2埃的二氧化硅蝕刻率。另外，還有一些制程使用眾所皆知用于去除金屬離子與元素的SC2清潔溶液(例如在攝氏45-70度HCl∶H2O2∶H2O的比例為1∶1∶5或1∶1∶40)。這個典型的清潔制程將包含一連串包括DHF、SC1與SC2的清潔步驟。稀氟化氫常用于去除一定數(shù)量的氧化物。在氧化物去除后，SC1被用來更進一步清潔基底與去除微粒。如果可能的話，還會使用SC2來去除晶圓表面的金屬離子。
在包含氧化硅/氮化硅/氧化硅層的組件上，為了保護其氧化硅/氮化硅/氧化硅層的頂氧化層也許會省略氟化氫的沖洗(rinse)。然而，SC1步驟仍舊會對氧化硅/氮化硅/氧化硅層的頂氧化層造成損害。因為該氧化硅/氮化硅/氧化硅層的厚度對組件來講是很重要的，所以不能接受上述的損害。因此，需要額外的制程步驟在清潔步驟期間保護氧化硅/氮化硅/氧化硅層不受傷害，或是使用不會傷害氧化層的清潔溶液。然而，這種清潔溶液在很多情形下是較差的。
由此可見，上述現(xiàn)有的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法仍存在有諸多的缺陷，而亟待加以進一步改進。
為了解決上述現(xiàn)有的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法存在的缺陷，相關廠商莫不費盡心思來謀求解決的道，但是長久以來一直未見適用的設計被發(fā)展完成，此顯然是相關業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，積極加以研究創(chuàng)新，以期創(chuàng)設一種新的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，能夠改進一般現(xiàn)有常規(guī)的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法存在的缺陷，而提供一種新的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，所要解決的主要技術問題是提供一種形成用于集成電路中的氧化硅/氮化硅/氧化硅層的方法，使其可以防止在形成該層之后所需進行的清潔制程期間對氧化硅/氮化硅/氧化硅層造成傷害。
本發(fā)明的另一目的在于，提供一種制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，所要解決的技術問題是提供一種形成用于集成電路中的氧化硅/氮化硅/氧化硅層的方法，使其可以維持氧化硅/氮化硅/氧化硅層重要的厚度。
本發(fā)明的再一目的在于，提供一種制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，所要解決的技術問題是提供一種形成用于集成電路中的氧化硅/氮化硅/氧化硅層的方法，使其可以省略現(xiàn)有習知方法在制程期間為了保護氧化硅/氮化硅/氧化硅層所施行的昂貴步驟。
本發(fā)明的目的及解決其主要技術問題是采用以下的技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，其包括在一基底的一表面上形成一多層膜，該多層膜包括一氧化硅第一層、一氮化硅中間層以及一氧化硅頂層，該氧化硅頂層具有一暴露面；以及暴露該暴露面于一含氮自由基電漿中，以在該暴露面上形成氧化物的一氮化層。
本發(fā)明的目的及解決其技術問題還可以采用以下的技術措施來進一步實現(xiàn)。
前述的方法，其中所述的氮化層的厚度在1-10埃之間。
前述的方法，其中所述的氮化層包括SixOyNz。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間，并持續(xù)120-180秒。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用包括SC1的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用包括氟化氫的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底中的一區(qū)域上形成一閘氧化層。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底上形成一導體層，該導體層與該氮化層相接觸。
本發(fā)明的目的及解決其主要技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種制造一集成電路組件的方法，其包括在一基底的一表面上形成一膜，該膜包括一氧化硅頂層，該氧化硅頂層具有一暴露面；暴露該暴露面于一含氮自由基電漿中，藉以在該暴露面上形成氧化物的一氮化層；使用一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底上的區(qū)域中形成一閘氧化層。
本發(fā)明的目的及解決其技術問題還可以采用以下的技術措施來進一步實現(xiàn)。
前述的方法，其中所述的氮化層的厚度在1-10埃之間。
前述的方法，其中所述的氮化層包括SixOyNz。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間并持續(xù)120-180秒。
前述的方法，其中所述的清潔該基底所使用的該清潔劑包括SC1。
前述的方法，其中所述的清潔該基底所使用的該清潔劑包括氟化氫。
前述的方法，其中使用該清潔劑清潔該基底之后，更包括在該基底上形成一導體層，該導體層與該氮化層相接觸。
前述的方法，其中所述的氮化層具有一厚度，足以保護該氧化硅頂層不受該清潔劑的損害。
本發(fā)明的目的及其解決其主要技術問題另外還采用以下的技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種制造一集成電路存儲元件的方法，其包括在一記憶數(shù)組區(qū)中的一基底的一表面上形成一多層膜，該多層膜包括一氧化硅第一層、一氮化硅中間層以及一氧化硅頂層，該氧化硅頂層具有一暴露面；暴露該暴露面于一含氮自由基電漿中，藉以在該暴露面上形成氧化物的一氮化層，該氮化層的厚度在1-10埃之間；使用一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；在該記憶數(shù)組區(qū)外的該基底上的區(qū)域中形成一閘氧化層；在該基底上形成一導體層，該導體層與該氮化層以及與該閘氧化層相接觸；以及圖案化該導體層。
本發(fā)明的目的及解決其技術問題還可以采用以下的技術措施來進一步實現(xiàn)。
前述的方法，其中所述的氮化層包括SixOyNz。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
前述的方法，其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間，并持續(xù)120-180秒。
前述的方法，其中所述的清潔該基底所使用的該清潔劑包括SC1。
前述的方法，其中所述的清潔該基底所使用的該清潔劑包括氟化氫。
本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。由以上技術方案可知，本發(fā)明提出一種制造集成電路組件的方法，其中包含在一基底表面形成如氧化硅/氮化硅/氧化硅層的一多層膜，該多層膜包括一二氧化硅第一層、一氮化硅中間層以及一二氧化硅頂層。其中，二氧化硅頂層具有一暴露面。然后，將多層膜的二氧化硅頂層暴露面顯露于一含氮自由基電漿(plasma containing nitrogen radical)下，以在暴露面上形成一氧化物的氮化層。接著，對基底實施清潔步驟，例如用來預備在多層膜遠程區(qū)域的基底上形成閘氧化層。
在多層膜的二氧化硅頂層上的氧化物的氮化層具有足夠厚的厚度，以保護多層膜在清潔步驟期間不受損害。而該氮化層包括氮氧化硅化合物(silicon oxynitride compound，SixOyNz)，其厚度例如約在1-10埃之間。
因此，可以施行一道侵害二氧化硅比侵害氮化層更厲害的清潔制程，而不會對多層膜造成重大的傷害。這個方式將提供一個較精確與一致的(uniformity)氧化硅/氮化硅/氧化硅層的制造方法。
將多層膜的二氧化硅頂層暴露于一含氮自由基電漿下的制程較佳是以遠程電漿氮化制程(remote plasma nitridation，簡稱RPN)來執(zhí)行(請見美國專利第6261973號，標題為“REMOTE PLASMA NITRIDATION TO ALLOWSELECTIVELY ETCHING OXIDE”)。在較佳的方式中，可將基底升溫至約攝氏600-900度并維持120-180秒，并提供含氮自由基電漿流到暴露面。
在氮化層形成之后，在一制造程序中使用如氟化氫、SC1與SC2的一清潔劑來清潔基底，并使氮化層暴露于清潔劑中。在清潔制程后，在遠離氧化硅/氮化硅/氧化硅層的區(qū)域形成一閘氧化層。而在形成閘氧化層后，沉積一多晶硅或其它導體材質(zhì)于閘氧化層以及氧化硅/氮化硅/氧化硅層上，用以作為邏輯閘極(logic gate)以及或是存儲元件的控制閘極。
本發(fā)明可應用于包含有氧化硅/氮化硅/氧化硅層作為內(nèi)多晶硅介電層(interpoly dielectrics)的浮置閘極的集成電路存儲元件的制造方法。本發(fā)明也可應用于包含SONOS胞的集成電路存儲元件中。
因此，本發(fā)明包含氮化在氧化硅/氮化硅/氧化硅層中的二氧化硅頂層，以形成一氮化的氧化層。由于氧化硅/氮化硅/氧化硅層的二氧化硅頂層上具有一氮化的氧化層，所以能減少或防止在接下來的清潔步驟中二氧化硅頂層的損失(loss)。在此方法中，氧化硅/氮化硅/氧化硅層的總厚度不會在清潔步驟期間改變。因此，可實現(xiàn)對氧化硅/氮化硅/氧化硅層總厚度的較佳控制，進而維持在組件中有較一致的特征。
本發(fā)明是關于一種制造半導體組件的方法，其是在一基底表面形成一多層膜，如氧化硅/氮化硅/氧化硅層，該多層膜包含一二氧化硅第一層、一氮化硅中間層以及一二氧化硅頂層。其中，二氧化硅頂層具有一暴露面。然后，將多層膜的二氧化硅頂層暴露面顯露于一含氮自由基電漿下，以在暴露面上形成一氧化物的氮化層。而且，該多層膜的二氧化硅頂層上的氧化物的氮化層具有足夠厚的厚度，以保護多層膜不受后續(xù)例如為了準備在多層膜遠程閘氧化層的形成的基底所采用的清潔步驟期間所造成的損害。
借由上述結(jié)構，本發(fā)明可提供一種形成用于集成電路中的氧化硅/氮化硅/氧化硅層的方法，其可以防止在形成該層之后所需進行的清潔制程期間對氧化硅/氮化硅/氧化硅層造成傷害，另其還可以維持氧化硅/氮化硅/氧化硅層重要的厚度，此外其還可以省略現(xiàn)有習知方法在制程期間為了保護氧化硅/氮化硅/氧化硅層所施行的昂貴步驟。
綜上所述，本發(fā)明新的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，具有上述諸多優(yōu)點及實用價值，其在制造方法上確屬創(chuàng)新，較現(xiàn)有的制造方法具有增進的多項功效，且具有產(chǎn)業(yè)的廣泛利用價值。其不論在制造方法上或功能上皆有較大改進，且在技術上有較大進步，并產(chǎn)生了好用及實用的效果，而確實具有增進的功效，從而更加適于實用，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。
本發(fā)明的具體制造方法由以下實施例及其附圖詳細給出。


圖1是包含氧化硅/氮化硅/氧化硅層的集成電路簡要示意圖。
圖2是依照本發(fā)明受到遠程電漿氮化處理的氧化硅/氮化硅/氧化硅層的示意圖。
圖3是適用于本發(fā)明的遠程電漿氮化制程的步驟流程圖。
圖4是在對圖1所示的包含氧化硅/氮化硅/氧化硅層的集成電路進行遠程電漿氮化制程后所施行的一清潔步驟的示意圖。
圖5是在圖4所示的清潔步驟后在集成電路上的閘氧化層的形成示意圖。
圖6是在閘氧化層形成后的閘極/控制閘極電極(gate/control gateelectrodes)的形成示意圖。
10基底 11，12，70區(qū)域13隧穿氧化層 14浮置閘極15多層膜 16氧化硅第一層17氮化硅中間層 18氧化硅頂層19暴露面 20氧化硅的氮化層30，31，32隔離結(jié)構50將具有ONO層的晶圓置入快速熱制程腔體內(nèi)51產(chǎn)生氮自由基52傳輸?shù)杂苫狡芈队诰A上的ONO表面53氮自由基從表面擴散到二氧化硅54氮自由基與二氧化硅反應形成為氮化層SixOyNz
60清潔劑 71閘氧化層72導體材質(zhì)具體實施方式
以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法具體制造方法、步驟、特征及功效，詳細說明如后。
請參閱圖1至圖6所示，是本發(fā)明詳細描述的一實施例。圖1是包含氧化硅/氮化硅/氧化硅層(oxide-nitride-oxide film，簡稱ONO film)的集成電路存儲元件的簡圖。該集成電路存儲元件包含一基底10，其包括一第一區(qū)域11與一第二區(qū)域12。記憶胞是形成于第一區(qū)域11上，而周邊邏輯則形成于第二區(qū)域12上。在基底中還顯示有隔離結(jié)構(isolationstructure)30、31與32。在此范例實施例中，被制作的記憶胞，包括一隧穿氧化層(tunnel oxide)13、一多晶硅浮置閘極(floating gate)14以及一多層膜(multi-layer film)15。而在該多層膜15中，包括一氧化硅第一層16、一氮化硅中間層17以及一氧化硅頂層18。在此范例中，該多層膜15將被用作浮置閘極記憶胞的內(nèi)多晶硅介電層(interpoly dielectrics)。而多層膜的厚度將影響數(shù)組(array)中記憶胞功效的一致性。因此，必須盡可能去維持整個數(shù)組中的厚度均勻性。
在組件的區(qū)域11中形成多層膜的方法可以利用已知的技術來完成。而在區(qū)域12中不會有多層膜形成，或是選擇在制程期間將其由區(qū)域12中去除。
根據(jù)本發(fā)明，實施一遠程電漿氮化制程(remote plasma nitridation，簡稱RPN)在圖1所示的基底。圖2所示是依照本發(fā)明的一較佳實施例的多層膜放大示意圖。在圖2中所示的多層膜15，包括氧化硅第一層16、氮化硅中間層17以及氧化硅頂層18。在其它實施例中還可包括其它材質(zhì)的附加層(additional layer)，用以促進內(nèi)多晶硅介電層的功效，且適合特殊功用(particular implementation)的需求。舉例來說，在氧化硅第一層16下可形成一層附加的氮化硅層或是氮氧化硅化合物(silicon oxynitridecompound)。在另一個例子中，在氮化硅中間層17以及氧化硅頂層18之間可形成一層二氧化硅附加層以及一層氮化硅附加層，以建立一ONONO多層膜。
在此一范例中，該氧化硅第一層16的厚度為40-60埃。在另一范例中，該氧化硅第一層16的厚度為80-150埃。該氮化硅中間層17的厚度為40-80埃。該氧化硅頂層18的厚度為40-60埃。當然，多層膜中各層的厚度是因應不同實施例而改變，以符合薄膜的特殊用途的需求。
請參閱圖2所示，氧化硅頂層18的暴露面19被暴露在一含氮自由基電漿(plasma containing nitrogen radical)下，以形成一氧化硅的氮化層20。該層氧化硅的氮化層20包括氮氧化硅化合物(silicon oxynitridecompound，SixOyNz)，且該氧化硅的氮化層20的較佳厚度為1-10埃。
請參閱圖3所示，是根據(jù)本發(fā)明的遠程電漿氮化制程的步驟流程圖。首先在步驟50，將包含多層膜的晶圓置入一快速熱制程(rapid thermalprocess，簡稱RTP)腔體(chamber)內(nèi)，該多層膜具有一暴露面。然后在步驟51，產(chǎn)生氮自由基以傳送至晶圓。而氮自由基例如是在與晶圓相隔很遠處以微波能量(microwave energy)激發(fā)氮氣而產(chǎn)生的。部分氮氣分子被破壞而變成氮自由基。隨后在步驟52，在快速熱制程腔體內(nèi)傳輸?shù)杂苫骄A上的多層膜的暴露面。這種傳輸例如是藉由流通具有氮自由基的氮氣到腔體內(nèi)而發(fā)生的，或是藉由流通具有氦(helium)的氮氣混合物到腔體內(nèi)而發(fā)生的。接著在步驟53，氮自由基擴散到二氧化硅的暴露面。之后在步驟54，擴散進入二氧化硅的氮自由基將打斷硅-氧鍵(silicon-oxide bond)并且再結(jié)合成為氮氧化硅化合物。
在多層膜的氧化硅頂層氮化期間，晶圓會被加熱至攝氏600-900度。而被傳送到基底的含氮自由基氣體的時間為120-180秒。含氮自由基載體(carrier)的總流速為2-3slm。載體氣體包括氮氣或是例如具有氦氣或其它鈍氣(inert gas)的氮氣混合物。在某些實施例中的載體包括50％以上的氦氣。這些參數(shù)根據(jù)特殊功用而使其最佳化，以達到氧化硅頂層的充分氮化，進而在后續(xù)清潔步驟期間維持各層的完整(integrity)。舉例來說，形成的氮化層的較佳厚度為1-10埃。
請參閱圖4、圖5、圖6所示，是根據(jù)本發(fā)明的集成電路存儲元件的制程的后續(xù)步驟示意圖。圖4中所示是圖1的結(jié)構在進行遠程電漿氮化制程后，在多層膜的氧化硅頂層18上形成一氮化層20的示意圖。在遠程電漿氮化制程后，進行清潔制程，其中包括將基底暴露于清潔劑(agent)60中，并且準備在區(qū)域70中的基底，以在之后形成周邊電路(peripheral circuit)的閘氧化層(gate oxide layer)。其中，在各種實施例中的清潔劑60包括稀氟化氫(diluted hydrogen fluoride，簡稱DHF)以及SC1，且以氮化層20保護氧化硅/氮化硅/氧化硅層。此外，在某些實施例中會使用清潔劑SC2。而更有某些實施例中的清潔步驟包括連續(xù)采用多種清潔劑，其中包括使用DHF、SC1以及SC2。
請參閱圖5所示，是在清潔制程后，在周邊電路的區(qū)域上形成閘氧化層71。圖6所示則是在閘氧化層71上形成一層導體材質(zhì)72如多晶硅，以形成周邊邏輯電路(logic circuit)的閘極電極(gate electrode)。在某些實施例中，導體材質(zhì)72也可在多層膜15上形成，以作為包含多層膜的浮置閘極組件的控制閘極電極(control gate electrode)。
本發(fā)明已經(jīng)描述關于集成電路存儲元件的制造方法。然而，這也可以應用于任何需要控制多層膜的頂氧化層厚度的制程中，尤其是當這層頂氧化層在濕式清潔制程中會被侵蝕或損害時本發(fā)明更顯功效。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的方法及技術內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權利要求
1.一種制造具有氧化硅/氮化硅/氧化硅層的半導體組件的方法，其特征在于其包括在一基底的一表面上形成一多層膜，該多層膜包括一氧化硅第一層、一氮化硅中間層以及一氧化硅頂層，該氧化硅頂層具有一暴露面；以及暴露該暴露面于一含氮自由基電漿中，以在該暴露面上形成氧化物的一氮化層。
2.根據(jù)權利要求1所述的方法，其特征在于其中所述的氮化層的厚度在1-10埃之間。
3.根據(jù)權利要求1所述的方法，其特征在于其中所述的氮化層包括SixOyNz。
4.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
5.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間，并持續(xù)120-180秒。
6.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用包括SC1的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
7.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用包括氟化氫的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
8.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中。
9.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底中的一區(qū)域上形成一閘氧化層。
10.根據(jù)權利要求1所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中之后，更包括使用會傷害二氧化硅的一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底上形成一導體層，該導體層與該氮化層相接觸。
11.一種制造一集成電路組件的方法，其特征在于其包括在一基底的一表面上形成一膜，該膜包括一氧化硅頂層，該氧化硅頂層具有一暴露面；暴露該暴露面于一含氮自由基電漿中，藉以在該暴露面上形成氧化物的一氮化層；使用一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；以及在該基底上的區(qū)域中形成一閘氧化層。
12.根據(jù)權利要求1所述的方法，其特征在于其中所述的氮化層的厚度在1-10埃之間。
13.根據(jù)權利要求11所述的方法，其特征在于其中所述的氮化層包括SixOyNz。
14.根據(jù)權利要求11所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
15.根據(jù)權利要求11所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間并持續(xù)120-180秒。
16.根據(jù)權利要求11所述的方法，其特征在于其中所述的清潔該基底所使用的該清潔劑包括SC1。
17.根據(jù)權利要求11所述的方法，其特征在于其中所述的清潔該基底所使用的該清潔劑包括氟化氫。
18.根據(jù)權利要求11所述的方法，其特征在于其中使用該清潔劑清潔該基底之后，更包括在該基底上形成一導體層，該導體層與該氮化層相接觸。
19.根據(jù)權利要求11所述的方法，其特征在于其中所述的氮化層具有一厚度，足以保護該氧化硅頂層不受該清潔劑的損害。
20.一種制造一集成電路存儲元件的方法，其特征在于其包括在一記憶數(shù)組區(qū)中的一基底的一表面上形成一多層膜，該多層膜包括一氧化硅第一層、一氮化硅中間層以及一氧化硅頂層，該氧化硅頂層具有一暴露面；暴露該暴露面于一含氮自由基電漿中，藉以在該暴露面上形成氧化物的一氮化層，該氮化層的厚度在1-10埃之間；使用一清潔劑清潔該基底，且該氮化層會暴露于該清潔劑中；在該記憶數(shù)組區(qū)外的該基底上的區(qū)域中形成一閘氧化層；在該基底上形成一導體層，該導體層與該氮化層以及與該閘氧化層相接觸；以及圖案化該導體層。
21.根據(jù)權利要求20所述的方法，其特征在于其中所述的氮化層包括SixOyNz。
22.根據(jù)權利要求20所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間。
23.根據(jù)權利要求20所述的方法，其特征在于其中暴露該暴露面于該含氮自由基電漿中時，該基底的溫度在攝氏600-900度之間，并持續(xù)120-180秒。
24.根據(jù)權利要求20所述的方法，其特征在于其中所述的清潔該基底所使用的該清潔劑包括SC1。
25.根據(jù)權利要求20所述的方法，其特征在于其中所述的清潔該基底所使用的該清潔劑包括氟化氫。
全文摘要
本發(fā)明是關于一種制造半導體組件的方法，其是在一基底表面形成有一多層膜，如氧化硅/氮化硅/氧化硅層，該一多層膜包含一二氧化硅第一層、一氮化硅中間層以及一二氧化硅頂層。其中，該二氧化硅頂層具有一暴露面。然后，將多層膜的二氧化硅頂層暴露面顯露于一含氮自由基電漿下，以在暴露面上形成一氧化物的氮化層。而且，該多層膜的二氧化硅頂層上的氧化物的氮化層具有足夠厚的厚度，以保護多層膜不受后續(xù)例如為了準備在多層膜遠程閘氧化層的形成的基底所采用的清潔步驟期間所造成的損害。
文檔編號H01L21/28GK1467799SQ0313064
公開日2004年1月14日 申請日期2003年5月6日 優(yōu)先權日2002年6月12日
發(fā)明者陳政順 申請人:旺宏電子股份有限公司