專利名稱：絕緣柵型半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電力控制中使用的絕緣柵型半導(dǎo)體裝置，特別涉及一種開關(guān)用功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)或IGBT(絕緣柵雙極場(chǎng)效應(yīng)晶體管)等的MOS(金屬氧化物半導(dǎo)體)柵極(gate)元件。
背景技術(shù)：
開關(guān)電源等電源電路的小型化對(duì)提高開關(guān)頻率有效。即，對(duì)減小電源電路內(nèi)的電感或電容等無源元件有效。但是，如果提高開關(guān)的頻率，則會(huì)增加MOSFET或者IGBT等開關(guān)元件的開關(guān)損失。開關(guān)損失的增加會(huì)招致電源功率的低下。因此，電源電路的小型化必須降低開關(guān)元件的高速化所帶來的損失。
現(xiàn)在，正在縮短作為開關(guān)元件使用的MOSFET或IGBT等的MOS柵極元件中的柵極長(zhǎng)度。由此減小柵極與漏極相對(duì)的面積。通過這樣減小柵·漏極間電容使MOS柵極元件高速化。
但是，如果為了高速化而減小柵·漏極間電容，將引起包括配線的寄生電感與開關(guān)元件電容之間的共振。這將成為引起開關(guān)時(shí)高頻噪音(開關(guān)噪音)的主要因素。為了抑制這樣的開關(guān)噪音，必須進(jìn)行軟開關(guān)?；蛘撸瑹o疑必須在門驅(qū)動(dòng)電路上下工夫。這樣，開關(guān)噪音的抑制會(huì)伴隨成本的增加。
如上所述，以往通過減小柵·漏極間電容雖然可以高速化，但必須抑制開關(guān)噪音，因此，存在必須進(jìn)行軟開關(guān)或使用濾波電路等外部電路這樣的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是要提供一種高速、并且不使用外部電路就能夠抑制開關(guān)噪音的絕緣柵型半導(dǎo)體裝置。
為了達(dá)到上述目的，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面上的控制電極，至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面上的控制電極，至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在所述第2主電極上施加電壓時(shí)的所述控制電極與所述第2主電極之間的電容在低電壓下減小，在高電壓時(shí)一定或者增加這樣構(gòu)成著。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面上的控制電極，至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在施加到所述第2主電極上的電壓為額定電壓的1/3到2/3時(shí)，所述控制電極與所述第2主電極之間的電容開始增加。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面上的控制電極，至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在施加到所述第2主電極上的電壓為額定電壓的1/3到2/3時(shí)，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層完全耗盡這樣構(gòu)成著。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1單元和第2單元，第1單元至少包括選擇性地形成在第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；第2單元至少包括選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1單元和第2單元，第1單元至少包括選擇性地形成在第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；第2單元至少包括選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；所述第1導(dǎo)電型第1半導(dǎo)體層上設(shè)置有具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層；所述第1單元的相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間設(shè)置有具有比所述第1導(dǎo)電型低電阻層低的不純物濃度的第1導(dǎo)電型第7半導(dǎo)體層。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，選擇性地形成在所述第1導(dǎo)電型低電阻層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型低電阻層的各表面上的控制電極，多個(gè)設(shè)置在所述第1導(dǎo)電型低電阻層上、分別與相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層之間設(shè)置有具有比所述第1導(dǎo)電型低電阻層低的不純物濃度的第1導(dǎo)電型第7半導(dǎo)體層。
或者，本發(fā)明的絕緣柵型半導(dǎo)體裝置包括第1導(dǎo)電型第1半導(dǎo)體層，設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，選擇性地形成在所述第1導(dǎo)電型低電阻層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極，形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極，通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型低電阻層的各表面上的控制電極，多個(gè)設(shè)置在所述第1導(dǎo)電型低電阻層上、分別與相鄰的所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
如果采用本發(fā)明的絕緣柵型半導(dǎo)體裝置，通過施加一定程度的高電壓，切斷時(shí)能夠耗盡第2導(dǎo)電型第5半導(dǎo)體層。由此能夠不損害高速性地抑制切斷時(shí)的峰突電壓。
發(fā)明效果如上述詳細(xì)敘述的那樣，如果采用本發(fā)明，能夠提供一種高速、并且不使用外部電路就能夠抑制開關(guān)噪音的絕緣柵型半導(dǎo)體裝置。


圖1將本發(fā)明的第1實(shí)施形態(tài)所涉及的縱型功率MOSFET的示例的一部分切開，表示其結(jié)構(gòu)的透視2將圖1所示MOSFET中柵·漏極間電容對(duì)源·漏間電壓的依存性與以往結(jié)構(gòu)的MOSFET的相對(duì)比的特性示意3將圖1所示的MOSFET中切斷時(shí)的漏極電壓波形及漏極電流波形分別與以往結(jié)構(gòu)的MOSFET相對(duì)比的特性示意4將本發(fā)明的第1實(shí)施形態(tài)所涉及的縱型功率MOSFET的其他示例的一部分切開，表示其結(jié)構(gòu)的透視5將本發(fā)明的第1實(shí)施形態(tài)所涉及的縱型功率MOSFET的再其他的示例的一部分切開，表示其結(jié)構(gòu)的透視6將本發(fā)明的第1實(shí)施形態(tài)所涉及的MOSFET的切斷波形與以往結(jié)構(gòu)的MOSFET相對(duì)比的特性示意7表示在本發(fā)明的第1實(shí)施形態(tài)所涉及的MOSFET中改變柵極下p層的面積時(shí)的切斷功率損失的變化的特性8表示在本發(fā)明的第1實(shí)施形態(tài)所涉及的MOSFET中改變柵極下p層的凈含量時(shí)的切斷功率損失的變化的特性9表示本發(fā)明的第1實(shí)施形態(tài)所涉及的MOSFET中P基極層的間隔與柵極下p層的最大凈含量的關(guān)系的特性10表示本發(fā)明的第2實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的主要部分的剖視11表示本發(fā)明的第3實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的主要部分的剖視12表示本發(fā)明的第3實(shí)施形態(tài)所涉及的功率MOSFET的其他結(jié)構(gòu)的示例的主要部分的剖視13表示本發(fā)明的第4實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的主要部分發(fā)剖視14表示本發(fā)明的第4實(shí)施形態(tài)所涉及的功率MOSFET的其他結(jié)構(gòu)示例的主要部分的剖視15將本發(fā)明的第5實(shí)施形態(tài)所涉及的功率MOSFET的示例的一部分切開，表示其結(jié)構(gòu)的透視16將本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET的示例的一部分切開，表示其結(jié)構(gòu)的透視17將本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET的其他示例的一部分切開，表示其結(jié)構(gòu)的透視18將本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET的再其他的示例的一部分切開，表示其結(jié)構(gòu)的透視19表示本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET中柵極下p層的配置模式的一例的俯視20表示本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET中柵極下p層的配置模式的其他示例的俯視21表示本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET中柵極下p層的配置模式的再其他的示例的俯視22表示本發(fā)明的第7實(shí)施形態(tài)所涉及的、用于IGBT時(shí)的示例的主要部分的剖視23表示本發(fā)明的第7實(shí)施形態(tài)所涉及的IGBT的其他結(jié)構(gòu)的示例的主要部分的剖視24表示本發(fā)明的第7實(shí)施形態(tài)所涉及的IGBT的再其他的結(jié)構(gòu)示例的主要部分的剖視25表示本發(fā)明的第8實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的主要部分的剖視26表示本發(fā)明的第8實(shí)施形態(tài)所涉及的、用于IGBT時(shí)的示例的主要部分的剖視27表示本發(fā)明的第9實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的主要部分的剖視28表示本發(fā)明的第9實(shí)施形態(tài)所涉及的功率MOSFET的其他結(jié)構(gòu)的示例的主要部分的剖視29表示本發(fā)明的第10實(shí)施形態(tài)所涉及的、在圖1所示結(jié)構(gòu)的MOSFET中柵極下p層的面積比與柵極下p層的最大凈含量的關(guān)系的特性30表示在圖1所示結(jié)構(gòu)的MOSFET中P基極層的深度與柵極下p層的最大凈含量的關(guān)系的特性示意31表示在圖1所示結(jié)構(gòu)的MOSFET中n低電阻層的劑量與柵極下p層的最大凈含量的關(guān)系的特性示意32表示在圖1所示結(jié)構(gòu)的MOSFET中柵極下p層的面積比與柵極下p層的最小凈含量的關(guān)系的特性示意33表示在圖1所示結(jié)構(gòu)的MOSFET中P基極層的間隔與柵極下p層的最小凈含量的關(guān)系的特性示意34表示在圖1所示結(jié)構(gòu)的MOSFET中P基極層的深度與柵極下p層的最小凈含量的關(guān)系的特性示意35表示在圖1所示結(jié)構(gòu)的MOSFET中n低電阻層的劑量與柵極下p層的最小凈含量的關(guān)系的特性示意36將柵極的一部分切開，表示本發(fā)明的第11實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的俯視37將柵極的一部分切開，表示本發(fā)明的第11實(shí)施形態(tài)所涉及的功率MOSFET的其他結(jié)構(gòu)的示例的俯視38將柵極的一部分切開，表示本發(fā)明的第11實(shí)施形態(tài)所涉及的功率MOSFET的再其他的結(jié)構(gòu)的示例的俯視39將柵極的一部分切開，表示本發(fā)明的第11實(shí)施形態(tài)所涉及的功率MOSFET的再其他的結(jié)構(gòu)的示例的俯視40表示本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET的一個(gè)示例的結(jié)構(gòu)41表示用于說明圖40所示的功率MOSFET的制造過程的工序剖面42表示本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET的其他示例的結(jié)構(gòu)43將柵極的一部分切開，表示本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET的再其他的結(jié)構(gòu)的示例的俯視44將柵極的一部分切開，表示本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET的再其他的結(jié)構(gòu)的示例的俯視45表示在本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成帶狀時(shí)的其他示例的結(jié)構(gòu)46表示在本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成格子狀時(shí)的其他示例的結(jié)構(gòu)47表示在本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成格子狀時(shí)的再其他的示例的結(jié)構(gòu)48表示本發(fā)明的第13實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的剖視49將柵極的一部分切開，表示本發(fā)明的第14實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的俯視50將柵極的一部分切開，表示本發(fā)明的第15實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的俯視51將柵極的一部分切開，表示本發(fā)明的第16實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)示例的俯視52將本發(fā)明的第16實(shí)施形態(tài)所涉及的功率MOSFET的其他示例的一部分切開，表示其結(jié)構(gòu)的透視圖具體實(shí)施方式
下面參照?qǐng)D說明本發(fā)明的實(shí)施形態(tài)。并且，在各實(shí)施形態(tài)中，對(duì)第1導(dǎo)電型作為n型、第2導(dǎo)電型作為p型時(shí)進(jìn)行說明。
(第1實(shí)施形態(tài))圖1表示本發(fā)明第1實(shí)施形態(tài)所涉及的縱型功率MOSFET的構(gòu)成示例。
在圖1中，作為第1半導(dǎo)體層的n-漂移層11在其一個(gè)面(表面)上通過擴(kuò)散設(shè)置了n低電阻層11a。n低電阻層11a的表面部通過擴(kuò)散選擇性地形成有多個(gè)作為第2半導(dǎo)體層的P基極層12。各P基極層12沿與元件的正面垂直的第1方向配置成帶狀。各P基極層12的表面部通過擴(kuò)散分別選擇性地形成作為第3半導(dǎo)體層的多個(gè)n+源極層13。
并且，在相鄰的2個(gè)P基極層12之間的上述n低電阻層11a的表面部通過擴(kuò)散選擇性地形成有作為第5半導(dǎo)體層的p層14。在本實(shí)施形態(tài)的情況下，p層14呈帶狀地配置在沿上述P基極層12的第1方向上。并且，與相鄰的2個(gè)P基極層12中的任何一個(gè)P基極層12相連。并且，該p層14具有比上述P基極層12低的不純物濃度形成著。
上述n-漂移層11的另一面(背面)形成有作為第4半導(dǎo)體層的n+漏極(drain)層15。在該n+漏極層15的整個(gè)面上連接著作為第2主電極的漏極21。
另外，上述各P基極層12分別包含上述n+源極層13的一部分，形成有作為第1主電極的源電極22。各源電極22沿第1方向配置成帶狀。并且，所述源電極22之間通過柵極絕緣膜(例如硅氧化膜)23形成有作為控制電極的柵極電極24。即，平面型結(jié)構(gòu)的柵極電極24形成在一個(gè)從上述P基極層12內(nèi)的上述n+源極層13經(jīng)過上述n低電阻層11a及上述p層14到達(dá)另一個(gè)上述P基極層12內(nèi)的上述n+源極層13的區(qū)域內(nèi)。使上述柵極絕緣膜23的膜厚為約0.1微米。
這里，作為用于形成上述n-漂移層11及上述n+漏極層15的基板，例如使用在低電阻硅基板上通過外延(エピタキシャル)生長(zhǎng)形成n-層的基板。或者也可以使用在硅基板上通過擴(kuò)散形成n+層的基板。
如上所述那樣，在相鄰的上述P基極層12之間的上述柵極電極24下面的上述n低電阻層11a的表面，配置p層(以下也稱為柵極下p層)14。并且，以具有比上述P基極層12低的不純物濃度形成該p層14。在施加高電壓時(shí)該p層14耗盡(空泛化)。由此，在MOSFET中實(shí)現(xiàn)高速并且低噪音的開關(guān)特性。
即，本實(shí)施形態(tài)所涉及的結(jié)構(gòu)(以下只稱為本實(shí)施形態(tài)結(jié)構(gòu))的MOSFET利用根據(jù)漏極電壓增加?xùn)拧ぢO間電容這樣的特性實(shí)現(xiàn)高速、低噪音的開關(guān)特性。
圖2為在本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中柵·漏極間電容對(duì)柵·漏極間電壓的依賴關(guān)系與以往結(jié)構(gòu)的MOSFET(圖中沒有示出)相對(duì)比的示意圖。
如圖2虛線所示，在以往結(jié)構(gòu)的MOSFET(B)時(shí)，柵·漏極間電容與柵·漏極間電壓成比例持續(xù)減少。
與此相反，如圖2實(shí)線所示，本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET(A)的柵·漏極間電容當(dāng)柵·漏極間電壓為高電壓時(shí)增加。
即，當(dāng)柵·漏極間電壓為低電壓時(shí)，柵·漏極間電容慢慢地減小，而隨著柵·漏極間電壓變?yōu)楦唠妷?，柵·漏極間電容增加。這是由于源·漏間電壓的高電壓化(高漏極電壓)導(dǎo)致柵極下p層14耗盡，由此看上去與柵極長(zhǎng)度變長(zhǎng)一樣，相當(dāng)于柵極電極24與漏極21相對(duì)的面積增加了。
這里，柵·漏極間電容越小MOSFET的開關(guān)速度越高。但是如果MOSFET完全斷開時(shí)的電容小，則切斷時(shí)峰突電壓變大。MOSFET最好是剛開始切斷時(shí)，即在漏極電壓低的狀態(tài)下電容小，在斷開完了時(shí)，即在漏極電壓高的狀態(tài)下電容大。
在以往結(jié)構(gòu)的MOSFET(B)的情況下，P基極層的間隔越窄柵極與漏極相對(duì)的面積越小。即，柵·漏極間電容越小。并且如果施加漏極電壓，P基極層的耗盡層延伸。因此柵·漏極間電容越來越小。因此為了實(shí)現(xiàn)高速、低噪音的開關(guān)，需要柵極驅(qū)動(dòng)電路?；蛘撸枰箹艠O電流慢慢地小下去等復(fù)雜的控制。
這樣，本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET(A)利用柵·漏極間電容隨漏極電壓增加的特性。即，在MOSFET開始切斷時(shí)，利用低漏極電壓使柵極下p層14非耗盡，使P基極層12之間變窄。這樣使柵極電極24與漏極21相對(duì)的面積變小，使柵·漏極間電容變小。由此確保開關(guān)特性的高速性。另一方面，在切斷完了時(shí)，通過高漏極電壓使柵極下p層14耗盡，使P基極層12之間看上去變寬。這樣使柵極電極24與漏極21相對(duì)的面積變大，增大柵·漏極間電容。由此抑制漏極電壓突增，減小開關(guān)噪音。這樣不需外部電路或復(fù)雜的控制也能實(shí)現(xiàn)高速、低噪音的開關(guān)特性。
圖3為本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中切斷時(shí)的漏電電壓(Vds)波形及漏電電流(Id)波形分別與以往結(jié)構(gòu)的MOSFET相對(duì)比的示意圖。
在以往結(jié)構(gòu)的MOSFET(B)的情況下，如先前說明的那樣，通過縮短?hào)艠O長(zhǎng)度，使開關(guān)特性高速化。并且，如圖3虛線所示的那樣，斷開時(shí)的峰突電壓(漏電電壓Vds)與此成比例地增加。漏電電壓Vds此后的振動(dòng)也大，非常不穩(wěn)定。
與此相反，本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET(A)減小低漏極電壓時(shí)的柵·漏極間電容，并且增加高漏極電壓時(shí)的柵·漏極間電容。由此保持高速性，并例如圖3實(shí)線所示的那樣，峰突電壓為以往時(shí)的一半以下，呈抑制了漏電電壓Vds的振動(dòng)的開關(guān)特性。
上述本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET采用例如圖1所示的那樣，只柵極下p層14設(shè)置在相鄰的2個(gè)P基極層12之中的任何一個(gè)上的結(jié)構(gòu)。但不局限于此，也可以采用例如圖4所示那樣的將柵極下p層14分別設(shè)置在相鄰的2個(gè)P基極層12中的每個(gè)上的結(jié)構(gòu)。
并且，柵極下p層14并不局限于形成比P基極層12淺。即，柵極下p層14只要在動(dòng)作上用高漏極電壓耗盡就可以。因此，柵極下p層14的結(jié)合深度可以與P基極層12一樣，也可以比P基極層12深。但是，如果柵極下p層14形成得淺，完全耗盡時(shí)柵極電極24與漏極21有效的相對(duì)面積的增加變大。因此，對(duì)于漏極電壓的增加?xùn)拧ぢO間電容的變化變大，能夠取得對(duì)低噪音大的效果。因此，柵極下p層14最好比P基極層12淺。
并且，在圖1所示的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中，n低電阻層11a為了減低相鄰的P基極層12之間的電阻而設(shè)置。即，n低電阻層11a形成比P基極層12深。因此，能夠抑制電阻從被P基極層12夾著的窄的結(jié)型場(chǎng)效應(yīng)晶體管(JFET)區(qū)域向?qū)挼膎-漂移層11擴(kuò)大。在降低接通電阻的意義上，n低電阻層11a也可以比P基極層12淺。
這樣，n低電阻層11a不直接影響高速、低噪音開關(guān)特性。因此，例如圖5所示的那樣，也可以省略形成n低電阻層(圖4所示的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET時(shí)也同樣)。
如果不僅注意高速性、同時(shí)注意接通電阻，通常，表示高速性的柵極電容與面積成正比，接通電阻與面積成反比。因此，高速化與低接通電阻為折中關(guān)系。但是，本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET只稍微增加通道電阻或結(jié)型場(chǎng)效應(yīng)晶體管區(qū)域的電阻，因此能夠大大地高速化。因此，改善了高速化與低接通電阻的折中關(guān)系。因此能夠容易地在維持原來的開關(guān)速度不變的情況下使接通電阻更低。
通常，開關(guān)元件的額定電壓(元件耐壓)選擇電源電壓的1.5倍到3倍。因此，對(duì)于電源電壓量級(jí)的電壓希望柵·漏極間電容大。即，希望開關(guān)元件具有其柵·漏極間電容在額定電壓的1/3到2/3的電壓下開始增加的特性。
如果柵極下p層14完全耗盡，柵極電極24與漏極21相對(duì)的面積大大增加，柵·漏極間電容增加。因此，希望柵極下p層14被額定電壓的1/3到2/3的電壓完全耗盡。
并且，在使柵極下p層14完全耗盡的情況下，柵·漏極間電容增加(參照?qǐng)D2)。但是，即使在柵·漏極間電容不增加，即電容不減小、為一定的電容的情況下，或者電容的減小被控制在很小的情況下，斷開時(shí)的電容也比以往結(jié)構(gòu)的MOSFET的大。因此，由于開關(guān)噪音被抑制，柵極下p層14不完全耗盡，部分地耗盡也可以。
圖6為本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET(A)的切斷(turn off)波形與以往結(jié)構(gòu)的MOSFET(B)的切斷波形相對(duì)比的示意圖。
在低漏極電壓狀態(tài)下，柵·漏極間電容由于p層14變小。因此，呈高速開關(guān)特性。而在高漏極電壓狀態(tài)下，p層14耗盡。由此相當(dāng)于柵極長(zhǎng)度變長(zhǎng)，柵·漏極間電容變大。因此，能夠抑制峰突電壓。
如從圖6也能夠明了的那樣，柵極電極24下的P基極層12的耗盡p層14的面積越增加，開關(guān)特性越高速化。
圖7為在本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中，改變柵極下p層14的面積時(shí)的切斷功率損失(Eoff)的變化的示意圖。并且，橫軸為耗盡p層14占柵極電極24下的P基極層12之間的面積的比率?？v軸為由于感應(yīng)性載荷的切斷功率損失。
如圖7所示，當(dāng)面積比在30％以上時(shí)，可以預(yù)計(jì)對(duì)高速化有效，切斷功率損失也比以往結(jié)構(gòu)的MOSFET(約1.35mj)小，因此，希望面積比比該值(30％)大。
圖8為改變本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中柵極下p層14的凈含量(有效劑量)時(shí)切斷功率損失的變化的示意圖。
凈含(ネツトド-ズ)量并不是實(shí)際離子注入的不純物量。而是相當(dāng)于存在于p層14部分的載流子數(shù)的不純物量(濃度)，為p型不純物量減去存在于P基極層12之間的n型不純物量的不純物量。
如果凈含量小，則由于在低電壓下p層14就被完全耗盡了，因此對(duì)高速化效果小。而當(dāng)凈含量達(dá)到一定程度以上時(shí)，施加高電壓時(shí)p層14也不耗盡，電容不增加。此時(shí)雖然能高速化，但由于切斷功率損失一定，與進(jìn)行通常的高速化一樣，開關(guān)噪音變大了。因此，p層14的凈含量最好在1～3.2×1012cm-2左右以下。
在實(shí)際制造MOSFET時(shí)，n低電阻層11a及柵極下p層14的摻雜物分別使用磷(P)和硼(B)。此時(shí)，由于擴(kuò)散常數(shù)不同，n低電阻層11a和柵極下p層14可以同時(shí)擴(kuò)散形成。
由于高濃度的n低電阻層11a與p層14重疊，因此凈含量與實(shí)際離子注入的不純物量不同。如圖8所示，為了使凈含量為最合適的不純物量，只要調(diào)整離子注入的不純物量就可以了。
圖9為本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中相鄰的P基極層12之間的距離Lj與對(duì)低噪音有效的柵極下p層14的最大凈含量Np0的關(guān)系的示意圖。并且，這里表示的是使P基極層12的深度為4微米時(shí)的情況。
最大凈含量Np0為施加高電壓時(shí)柵極下p層14耗盡的最大凈含量。如果比這個(gè)量大，則柵極下p層14不耗盡，柵極電容不增加。因此，噪音增大了。所以，柵極下p層14的凈含量最好控制在最大凈含量Np0以下。
如圖9所示，最大凈含量Np0與P基極層12之間的距離大致成比例。所以，最大凈含量Np0與P基極層12之間的距離Lj之比(Np0/Lj)最好在2×1015/厘米3以下。
并且，如果增加P基極層12的深度，則漏極電壓難以向柵極下p層14施加，耗盡困難。因此，最大凈含量Np0與P基極層12的深度Xj成反比。
如圖9所示，當(dāng)P基極層12的深度Xj為4微米時(shí)，最大凈含量Np0與P基極層12的深度Xj與間隔Lj的乘積之比(Np0/(Lj·Xj))最好為5×1018/厘米4以下。
(第2實(shí)施形態(tài))圖10為本發(fā)明的第2實(shí)施形態(tài)所涉及的功率MOSFET的構(gòu)成例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖10所示的以省略了n低電阻層的形成時(shí)為例。
在圖10中，采用作為第5半導(dǎo)體層的p層14A分別被埋入n-漂移層11內(nèi)的結(jié)構(gòu)。即，在本實(shí)施形態(tài)的情況下，2個(gè)上述p層14A配置在上述各P基極層12的下方。并且，這2個(gè)上述p層14A分別與相鄰的2個(gè)P基極層12相連。并且，各p層14A分別沿第1方向呈帶狀配置在上述各P基極層12上。并且，該p層14A分別具有比上述各P基極層12低的不純物濃度形成。
本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET與例如圖1所示結(jié)構(gòu)的MOSFET同樣，通過施加高漏極電壓p層14A耗盡。并且，通過增加?xùn)艠O電極24與漏極21的相對(duì)面積柵·漏極間電容增加。因此，能夠?qū)嵕€高速、低噪音的開關(guān)特性。
這樣，如果柵極電極24與漏極21之間存在p層14A，則能夠獲得與上述第1實(shí)施形態(tài)時(shí)大致相同的效果。因此，由于高漏極電壓而耗盡的p層不一定形成在n-漂移層11(或者n低電阻層)的表面也可以。
本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET的制作工序稍微比圖1所示的MOSFET要復(fù)雜一些。即，p層14A形成在n-漂移層11的內(nèi)部，使制造工序變得復(fù)雜。但是，施加高電壓時(shí)電場(chǎng)集中的點(diǎn)靠近P基極層12的底部。因此，耐破壞性比圖1所示結(jié)構(gòu)的MOSFET高。
(第3實(shí)施形態(tài))圖11為本發(fā)明的第3實(shí)施形態(tài)所涉及的功率MOSFET的構(gòu)成例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖11所示的以省略了n低電阻層的形成時(shí)為例。
在圖11中，作為控制電極的柵極電極24a通過柵極絕緣膜23a埋入n-漂移層11的表面部。即，在本實(shí)施形態(tài)的情況下，溝槽型結(jié)構(gòu)的柵極(溝槽柵極)24a呈帶狀設(shè)置在相鄰的2個(gè)P基極層12之間。并且，作為第5半導(dǎo)體層的p層14B形成在該溝槽柵極電極24a的周圍。并且，該p層14B至少與P基極層12中的一個(gè)相連。該p層14B具有比上述各P基極層12低的不純物濃度形成。
在具有這樣的溝槽柵極電極24a的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中，p層14B在低漏極電壓下殘留未耗盡的部分。因此，柵·漏極間電容小、能夠高速開關(guān)。而如果施加高漏極電壓，則p層14B耗盡。因此相當(dāng)于柵極面積增加，柵·漏極間電容增加。因此噪音低，大致與具有圖1所示的平面型結(jié)構(gòu)的柵極的MOSFET時(shí)效果相同，即能夠?qū)崿F(xiàn)高速、低噪音的開關(guān)特性。
并且，在本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET的情況下，可以改變圍繞p層14B的溝槽柵極電極24a的個(gè)數(shù)的比例或p層14B的面積與溝槽柵極電極24a的面積之比。由此能夠獲得與圖1所示結(jié)構(gòu)的MOSFET中改變p層面積比相同的效果。
并且，也可以例如圖12所示那樣，圍繞溝槽柵極電極24a的一個(gè)側(cè)壁和底部那樣地形成p層14B′。即，能夠除去溝槽柵極電極24a的側(cè)壁的一部分以外形成p層14B′。此時(shí)由于不是制作電流不完全流通的通道，因此能夠降低接通電阻。
(第4實(shí)施形態(tài))圖13為本發(fā)明的第4實(shí)施形態(tài)所涉及的功率MOSFET的構(gòu)成例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖13所示的以形成n低電阻層的情況為例。
在圖13中，作為控制電極的柵極電極24b具有裂縫柵極(スプリツトグ-ト)結(jié)構(gòu)形成。在本實(shí)施形態(tài)的情況下，作為第5半導(dǎo)體層的2個(gè)柵極下p層14形成在n低電阻層11a的表面。這2個(gè)柵極下p層14分別與相鄰的2個(gè)上述P基極層12相連。并且，該p層14具有比上述各P基極層12低的不純物濃度形成。
通常，通過使柵極結(jié)構(gòu)為裂縫柵極結(jié)構(gòu)，通過減小柵極電容，能夠使開關(guān)特性高速化。因此，在形成柵極下p層14的情況下，還能夠?qū)崿F(xiàn)高速開關(guān)特性。
并且，作為制造本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET時(shí)的過程，可以在形成柵極下p層14后形成(分割)柵極電極24b。或者在n低電阻層11a的整個(gè)面上形成柵極下p層14后形成柵極電極24b。而且，可以掩蓋該柵極電極24b形成(分割p層14)n低電阻層11a。
并且，柵極結(jié)構(gòu)并不局限于上述縫隙柵極結(jié)構(gòu)的柵極電極24b，也可以使用例如圖14所示的階梯柵極結(jié)構(gòu)的柵極(控制電極)24c。即使在這樣的情況下，也能夠得到與上述縫隙柵極結(jié)構(gòu)大致相同的結(jié)果。
(第5實(shí)施形態(tài))圖15為本發(fā)明的第5實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖15所示的以形成n低電阻層的情況為例。
在圖15中，作為第2半導(dǎo)體層的多個(gè)P基極層12呈帶狀形成在與元件的正面垂直的第1方向上。另一方面，作為第5半導(dǎo)體層的多個(gè)柵極下p層14呈帶狀形成在與上述各P基極層12垂直的第2方向上。
如果采用這樣的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET，不僅能夠獲得與圖1所示結(jié)構(gòu)的MOSFET大致相同的效果，而且還能期待別的效果。例如，不受位置不一致的影響，能夠形成耗盡的p層14。
(第6實(shí)施形態(tài))圖16為本發(fā)明的第6實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖16所示的以形成n低電阻層的情況為例。
在圖16中，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14分別具有矩形配置在相鄰的4個(gè)P基極層12a之間。
并且，作為第3半導(dǎo)體層的多個(gè)n+源極層13a呈環(huán)狀形成在上述各P基極層12a的表面。而且，在分別與上述P基極層12a及n+源極層13a相對(duì)應(yīng)的部位設(shè)置了作為第1主電極的矩形源電極22a。并且，作為控制電極的柵極電極24d通過柵極絕緣膜23d設(shè)置在除上述各源電極22a以外的部位。
這樣的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET也能夠取得與圖1所示結(jié)構(gòu)的MOSFET大致相同的效果。并且，由于各P基極層12a的角部的電場(chǎng)更加緩和，因此能夠抑制耐壓低下。
并且，例如如圖16所示，使相鄰的柵極下p層14的間隔Wp比相鄰的P基極層12a的間隔Wj窄。這樣，成為與使P基極層12a的面積變窄等價(jià)的結(jié)果。由此緩和P基極層12a與n低電阻層11a結(jié)合的電場(chǎng)。所以能夠抑制耐壓低下。這樣的結(jié)果在例如圖15所示的將各P基極層12形成為帶狀的結(jié)構(gòu)中也同樣能夠獲得。
圖17表示將圖16所示結(jié)構(gòu)中的功率MOSFET中的上述柵極下p層14a與上述n低電阻層11a的配置反過來時(shí)的示例。即作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面，而將作為第5半導(dǎo)體層的多個(gè)柵極下p層14a分別具有矩形配置在相鄰的2個(gè)P基極層12a之間。
采用這樣的結(jié)構(gòu)時(shí)也能獲得與圖16所示的MOSFET大致相同的效果。
圖18表示將圖16所示結(jié)構(gòu)的功率MOSFET中的柵極下p層配置成帶狀時(shí)的示例。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。而作為第5半導(dǎo)體層的多個(gè)柵極下p層14b分別具有帶狀配置在相鄰的P基極層12a之間。
采用這樣的結(jié)構(gòu)也能獲得與圖16所示的MOSFET大致相同的效果。
圖19～圖21分別表示第6實(shí)施形態(tài)所涉及的功率MOSFET的其他另外的結(jié)構(gòu)的示例。
圖19表示將P基極層配置成格子狀(或鋸齒狀)時(shí)的柵極下p層的配置模式的一個(gè)示例。此時(shí)能夠?qū)⒆鳛榈?半導(dǎo)體層的多個(gè)柵極下p層14c配置成鋸齒狀以便圍繞某幾個(gè)作為第2半導(dǎo)體層的P基極層12a。
圖20表示將P基極層配置成格子狀(或鋸齒狀)時(shí)的柵極下p層的配置模式的其他的一個(gè)示例。此時(shí)能夠?qū)⒆鳛榈?半導(dǎo)體層的多個(gè)柵極下p層14c配置成一方向的帶狀以便圍繞某幾個(gè)作為第2半導(dǎo)體層的P基極層12a。
圖21表示將P基極層配置成格子狀(或鋸齒狀)時(shí)的柵極下p層的配置模式的再其他的一個(gè)示例。此時(shí)能夠?qū)⒆鳛榈?半導(dǎo)體層的多個(gè)柵極下p層14c配置成二方向的帶狀以便圍繞某幾個(gè)作為第2半導(dǎo)體層的P基極層12a。
分別如圖19～圖21所示，無論采取哪種結(jié)構(gòu)都能容易地實(shí)現(xiàn)本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET。
(第7實(shí)施形態(tài))圖22表示本發(fā)明的第7實(shí)施形態(tài)所涉及的、用于IGBT時(shí)的示例。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖22所示的以省略了n低電阻層的形成時(shí)為例。
在圖22中，本實(shí)施形態(tài)結(jié)構(gòu)的IGBT(非穿通型結(jié)構(gòu))具有與圖5所示的省略形成n低電阻層時(shí)的MOSFET大致相同的結(jié)構(gòu)形成。
即，作為第1半導(dǎo)體層的n-漂移層11通過擴(kuò)散在其一個(gè)面(表面)上選擇性地形成作為第2半導(dǎo)體層的多個(gè)P基極層12。各P基極層12呈帶狀配置在從圖面的近前向里的第1方向上。各P基極層12的表面通過擴(kuò)散分別選擇性地形成有至少1個(gè)作為第3半導(dǎo)體層的n+源極層13。
并且，相鄰的2個(gè)P基極層12之間的上述n-漂移層11的表面通過擴(kuò)散選擇性地形成了作為第5半導(dǎo)體層的p層14。在本實(shí)施形態(tài)的情況下，p層14呈帶狀配置在沿上述P基極層12的第1方向上。而且，與相鄰的2個(gè)P基極層12中的任何一個(gè)P基極層12相連。并且，該p層14具有比上述P基極層12低的不純物濃度形成。
上述n-漂移層11的另一面(表面)形成有作為第4半導(dǎo)體層的p+漏極層31。該p+漏極層31的整個(gè)面上連接著作為第2主電極的漏極21。
另一方面，上述各P基極層12上分別包含上述n+源極層13的一部分，形成有作為第1主電極的源電極22。各源電極22呈帶狀配置在第1方向上。并且，上述源電極22之間通過柵極絕緣膜23形成有作為控制電極的柵極電極24。即，平面型結(jié)構(gòu)的柵極電極24形成在從一個(gè)P基極層12內(nèi)的上述n+源極層13經(jīng)過上述n-漂移層11及上述p層14到達(dá)其他的上述P基極層12內(nèi)的上述n+源極層13的區(qū)域上。上述柵極絕緣膜23的厚度為約0.1微米。
這樣，本實(shí)施形態(tài)結(jié)構(gòu)的IGBT，MOSFET中的n+漏極層15的一部分由p+漏極層31構(gòu)成。由此構(gòu)成作為IGBT動(dòng)作。
一般，如果是MOS柵極元件，開關(guān)特性由MOS柵極結(jié)構(gòu)決定的電容大致唯一確定。因此，對(duì)于絕緣柵雙極場(chǎng)效應(yīng)晶體管(IGBT)，本實(shí)施形態(tài)結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)柵極結(jié)構(gòu)也有效。
另外，IGBT并不局限于非穿通型結(jié)構(gòu)，對(duì)于例如圖23所示的穿通型結(jié)構(gòu)的IGBT也同樣能夠使用。在穿通型結(jié)構(gòu)的IGBT的情況下，n-漂移層11與p+漏極層31之間設(shè)置作為第6半導(dǎo)體層的n+緩沖層32。
圖24表示本發(fā)明的第7實(shí)施形態(tài)所涉及的IGBT的其他結(jié)構(gòu)的示例。并且，與圖23所示的IGBT相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖24所示的以形成n低電阻層的情況為例。而且，它為用于穿通型結(jié)構(gòu)的IGBT時(shí)的示例。
如圖24所示，IGBT為具有抽取源極接點(diǎn)的一部分(源電極22A)的空(dummy)單元(cell)(第2單元)41的元件。通過抽取源極接點(diǎn)，能夠增強(qiáng)n-漂移層11的傳導(dǎo)性調(diào)制。
在這樣的結(jié)構(gòu)的IGBT中，上述空單元41形成作為第5半導(dǎo)體層的柵極下p層14d。此時(shí)，p層14d完全覆蓋n低電阻層11a的表面那樣地形成。另一方面，如通常那樣，使在兩側(cè)形成了源極接點(diǎn)(源電極22)的正常單元(第1單元)42上，不形成柵極下p層14d。因此，低漏極電壓時(shí)柵·漏極間電容變小，能夠高速開關(guān)，而高漏極電壓時(shí)柵·漏極間電容增加，能夠使之成為低噪音開關(guān)。
并且，如圖22～圖24所示，本實(shí)施形態(tài)結(jié)構(gòu)的IGBT不局限于平面型的MOS柵極結(jié)構(gòu)，對(duì)于溝槽型MOS柵極結(jié)構(gòu)也同樣能夠?qū)嵤?br> (第8實(shí)施形態(tài))圖25為本發(fā)明的第8實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)例的示意圖。并且，與圖24所示的IGBT相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。并且，圖25所示的以形成n低電阻層的情況為例。
如圖25所示，該MOSFET采用形成了作為第5半導(dǎo)體層的柵極下p層14d的MOS單元(第2單元)p51與沒有形成柵極下p層14d的MOS單元(第1單元)p52混合的單元結(jié)構(gòu)。上述柵極下p層14d例如完全覆蓋n低電阻層11a的表面那樣地形成。
在本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET的情況下，改變擁有柵極下p層14d的MOS單元51的密度(數(shù))。這樣能夠獲得與改變柵極下p層14d的面積比相同的效果。即，單元51的個(gè)數(shù)占元件整體單元51、52的個(gè)數(shù)的比例相當(dāng)于圖7所示的柵極下p層14的面積比。
并且，與抽取上述源極接點(diǎn)的IGBT(參照?qǐng)D24)相比，能夠使制造過程簡(jiǎn)單，對(duì)制造有利。
這里，使沒有插入柵極下p層的MOS單元52中的柵極電極24為裂縫柵極結(jié)構(gòu)，插入了柵極下p層14d的MOS單元51中的柵極電極24為普通結(jié)構(gòu)。這樣，低電壓時(shí)由于電容由MOS單元52的柵極面積決定，因此柵·漏極間電容小，為高速。而高電壓時(shí)，MOS單元51的柵極電極24的面積增大，能夠?yàn)榈驮胍簟?br> 另外，柵極下p層14d不一定非要完全覆蓋n低電阻層11a的表面那樣地形成。采用柵極下p層14d部分地覆蓋n低電阻層11a表面的結(jié)構(gòu)時(shí)也能取得同樣的效果。在這種情況下，用元件整體的柵極面積與柵極下面積(例如n低電阻層11a的表面積)的比例設(shè)計(jì)元件也是重要的。并且，對(duì)于凈含量也希望為圖8所示那樣的值。
并且，不局限于MOSFET，同樣也可例如圖26所示那樣用于穿通型結(jié)構(gòu)的IGBT(或圖中沒有示出的非穿通型結(jié)構(gòu)的IGBT)。
(第9實(shí)施形態(tài))圖27為本發(fā)明的第9實(shí)施形態(tài)所涉及的功率MOSFET的結(jié)構(gòu)例的示意圖。并且，與圖25所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，于是這里只對(duì)不同的部分進(jìn)行說明。
在本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET的情況下，例如圖27所示，分別包括作為第5半導(dǎo)體層的柵極下p層14d的MOS單元(第1單元)51a采用沒有作為第3半導(dǎo)體層的n+源極層13的結(jié)構(gòu)。
這樣的結(jié)構(gòu)的MOSFET能夠提高耐破壞性。即，包括柵極下p層14d的MOS單元51a即使在柵極電極24上施加電壓，由于沒有電子流動(dòng)的通道，因此不動(dòng)作。即，MOS單元51a在高漏極電壓時(shí)只起提高柵·漏極間電容的作用。因此，即使除去n+源極層1 3也不影響接通電阻。
并且，由于沒有n+源極層13，因此MOS單元51a中不存在寄生雙極型晶體管。因此即使在施加高電壓時(shí)產(chǎn)生離子雪崩破壞，產(chǎn)生的孔穴也能夠迅速排出。由此，不僅能夠?qū)崿F(xiàn)高速、低噪音的開關(guān)特性，而且還能提高耐雪崩性。
并且，圖27所示的MOSFET使MOS單元52與MOS單元51a的柵極長(zhǎng)度相同。與此相反，例如圖28所示，使MOS單元51b的柵極電極24B的柵極長(zhǎng)度長(zhǎng)，MOS單元52a的柵極電極24A的柵極長(zhǎng)度短。這樣，對(duì)高速、低開關(guān)噪音的效果變強(qiáng)。
即，低電壓時(shí)，只有MOS單元52a的柵極電容為元件整體的柵極電容。因此，通過縮短MOS單元52a的柵極長(zhǎng)度能夠高速化。而高電壓時(shí)柵極下p層14d耗盡。因此MOS單元51b的柵極電容加到MOS單元52a的柵極電容上。這樣，通過加長(zhǎng)MOS單元51b的柵極長(zhǎng)度，可以大大增加?xùn)艠O的電容，其結(jié)果能夠大大降低開關(guān)噪音。
(第10實(shí)施形態(tài))這里，再詳細(xì)說明上述柵極下p層14的不純物量。并且，這里以圖1所示結(jié)構(gòu)的MOSFET為例說明。
第1實(shí)施形態(tài)中的MOSFET通過柵極下p層14耗盡改變柵·漏極間電容。這對(duì)MOSFET的高速化及低噪音有效。因此，柵極下p層14需要施加高漏極電壓時(shí)耗盡這樣程度的不純物量。并且，不純物量達(dá)到一定程度以上時(shí)，柵極下p層14不耗盡，不能獲得高速化及低噪音的效果。這樣，柵極下p層14的不純物量存在作為耗盡界限的最大值。
柵極下p層14的最大不純物量由柵極下p層14的耗盡程度決定。耗盡程度受施加到柵極下p層14上的電場(chǎng)的大小左右。即，柵極下p層14的最大不純物量由MOSFET各部的尺寸或各部分的濃度而定。具體取決于柵極下p層14的尺寸、P基極層12的間隔(距離)、n低電阻層11a的濃度、P基極層12的深度等。因此，柵極下p層14的不純物量的設(shè)計(jì)考慮MOSFET各部分的尺寸及各部分的濃度很重要。并且，上述n低電阻層11a具有比n-漂移層11高的不純物濃度形成。
在圖1所示的MOSFET的情況下，柵極下p層14形成在與n低電阻層11a同一個(gè)表面上。因此，柵極下p層14的不純物量必須用凈含量來討論。凈含量為相當(dāng)于空穴量的p型不純物量減去n型不純物量的差。
在以下的說明中，柵極下p層14的不純物量表示柵極下p層14的凈含量。并且，不純物量的單位用將不純物濃度沿深度方向積分的單位面積的濃度(/厘米2)。
圖29為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中柵極下p層14的尺寸(面積比Ap)與柵極下p層14的最大凈含量Np0的關(guān)系示意圖。但是，這里表示的為使n低電阻層11a的劑量(Nn)為4×1012/厘米2，P基極層12的間隔Lj為6微米時(shí)的情況。
柵極下p層14的面積比Ap(＝Ap1/(Ap1+Ap2))為柵極下p層14的面積(Ap1)與P基極層12之間的面積(Ap1+Ap2)之比。如圖1所示，當(dāng)將柵極電極24、P基極層12、n+源極層13及柵極下p層14分別形成為帶狀時(shí)，P基極層12之間的面積差不多與P基極層12的間隔Lj成正比。同樣，柵極下p層14的面積差不多與柵極下p層14的長(zhǎng)度Lgp成正比。因此，柵極下p層14的面積比Ap可以用P基極層12的間隔Lj與柵極下p層14的長(zhǎng)度Lgp之比來表示。
如圖29所示，柵極下p層14的最大凈含量Np0差不多與柵極下p層14的面積比Ap的倒數(shù)成正比。即使柵極下p層14的面積改變，能夠耗盡的柵極下p層14的全部?jī)艉縉p也不怎么變化。凈含量Np為單位面積的不純物量。因此，如果柵極下p層14的面積變大，其凈含量(net dose)Np變小。
如果用一次近似式表示柵極下p層14的面積比Ap的倒數(shù)(1/Ap)與最大凈含量Np0的關(guān)系，則如下式(1)Np0＝9×1011/Ap+1.2×1012/厘米2…………(1)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
柵極下p層14的凈含量Np與P基極層12的間隔Lj的關(guān)系例如圖9所示差不多成正比。這是因?yàn)槿绻鸓基極層12的間隔Lj變窄，從漏極的電力線被P基極層12遮斷，因此柵極下p層14難以耗盡，最大凈含量Np0變小的緣故。
如果根據(jù)這個(gè)比例關(guān)系將上式(1)變形，則為下式(2)Np0/Lj＝1.7×1015/Ap+2×1015/厘米3…………(2)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
圖30為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中P基極層12的深度Xj與柵極下p層14的最大凈含量Np0的關(guān)系的示意圖，但是，這里表示的是使n低電阻層11a的劑量(Nn)為4×1012/厘米2、柵極下p層14的面積比(Ap)為50％、P基極層12的間隔(Lj)為2微米時(shí)的情況。
如圖30所示，柵極下p層14的最大凈含量Np0差不多與P基極層12的深度Xj成反比。即，柵極下p層14的最大凈含量Np0差不多與P基極層12的深度Xj的倒數(shù)成正比。這是因?yàn)槿绻鸓基極層12的深度變深，從漏極來的電力線被P基極層12遮斷，因此柵極下p層14難以耗盡，最大凈含量Np0變小的緣故。
如果根據(jù)這個(gè)反比關(guān)系將上式(1)變形，則為下式(3)Np0·Xj＝3.6×108/Ap+4.8×108/厘米…………(3)
由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
如圖9所示，柵極下p層14的最大凈含量Np0差不多與P基極層12的間隔Lj成正比。因此，如果根據(jù)這個(gè)比例關(guān)系將上式(3)變形，則為下式(4)Np0·Xj/Lj＝6×1011/Ap+8×1011/厘米2…………(4)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
圖31為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中n低電阻層11a的劑量Nn與柵極下p層14的最大凈含量Np0的關(guān)系的示意圖。但是，這里表示的是使柵極下p層14的面積比(Ap)為50％、P基極層12的間隔(Lj)為6微米時(shí)的情況。
如圖31所示，柵極下p層14的最大凈含量Np0差不多與n低電阻層11a的劑量Nn成正比。高濃度化n低電阻層11a。如果這樣，由于柵極下p層14變得容易耗盡，因此其最大凈含量Np0增加。
如果用一次近似式表示n低電阻層11a的劑量Nn與最大凈含量Np0的關(guān)系，則為下式(5)Np0＝0.37Nn+1.6×1012/厘米2…………(5)如果再將該式(5)與上式(1)合并，變換成包含柵極下p層14的面積比Ap的形式，則為下式(6)Np0＝8.4×1011/Ap+0.34Nn+0.015Nn/Ap-1.2×1011/厘米2…………(6)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
如圖9所示，柵極下p層14的最大凈含量Np0差不多與P基極層12的間隔成正比。如果根據(jù)這個(gè)關(guān)系將上式(6)變形，則為下式(7)Np/Lj＝1.4×1015/Ap+570Nn+25Nn/Ap-2×1014/厘米3…………(7)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
如圖30所示，柵極下p層14的最大凈含量Np0差不多與P基極層12的深度Xj成反比。如果根據(jù)這個(gè)關(guān)系將上式(7)變形，則為下式(8)Np·Xj/Lj＝5.6×1011/Ap+0.228Nn+0.01Nn/Ap-8×1010/厘米2……(8)由此，最好使柵極下p層14的凈含量Np比最大凈含量Np0小。
另一方面，在柵極下p層14的凈含量Np小、柵極下p層14完全被低漏極電壓耗盡了的情況下，得不到插入了柵極下p層14的效果。即，如果柵極下p層14的凈含量Np太小，如圖8所示那樣，成為與以往的MOSFET相同的開關(guān)損失。因此，必須使柵極下p層14的凈含量Np為施加一定程度的高漏極電壓時(shí)耗盡的不純物量。這樣，柵極下p層14的不純物量存在適合耗盡的最小值。
在使柵極下p層14的最小凈含量為與以往的MOSFET相同的開關(guān)損失的不純物量的情況下，柵極下p層14的最小凈含量為最大凈含量的1/4～1/3左右(參照例如圖8)。
柵極下p層14的最小凈含量與最大凈含量的情況一樣由柵極下p層14的耗盡程度決定。即，柵極下p層14的最小凈含量依MOSFET各部分的尺寸或各部分的濃度而定。根據(jù)這一點(diǎn)，柵極下p層14的不純物量的設(shè)計(jì)考慮MOSFET各部分的尺寸及各部分的濃度也重要。
圖32為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中柵極下p層14的尺寸(面積比Ap)與柵極下p層14的最小凈含量Np_min的關(guān)系的示意圖。但是，這里表示的是使n低電阻層11a的劑量(Nn)為4×1012/厘米2，P基極層12的間隔(Lj)為6微米時(shí)的情況。
如圖32所示，柵極下p層14的最小凈含量Np_min差不多與柵極下p層14的面積比Ap的倒數(shù)成正比。與最大凈含量Np0時(shí)一樣，如果用一次近似式表示最小凈含量Np_min與柵極下p層14的面積比Ap的倒數(shù)(1/Ap)的關(guān)系，則為下式(9)Np_min＝2.5×1011/Ap+5.3×1011/厘米2…………(9)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
圖33為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中P基極層12的間隔Lj與柵極下p層14的最小凈含量Np_min的關(guān)系的示意圖。但是，這里表示的是使n低電阻層11a的劑量(Nn)為4×1012/厘米2、柵極下p層14的面積比Ap為50％時(shí)的情況。
與上述最大凈含量Np0時(shí)一樣，柵極下p層14的最小凈含量Np_min差不多與P基極層12的間隔Lj成正比。如果根據(jù)這個(gè)比例關(guān)系將上式(9)變形，則為下式(10)Np_min/Lj＝4.2×1014/Ap+8.8×1014/厘米3…………(10)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
圖34為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中P基極層12的深度Xj與柵極下p層14的最小凈含量Np_min的關(guān)系的示意圖。但是，這里表示的是使n低電阻層11a的劑量(Nn)為4×1012/厘米2、柵極下p層14的面積比Ap為50％、P基極層12的間隔Lj為2微米時(shí)的情況。
與上述最大凈含量Np0時(shí)一樣，柵極下p層14的最小凈含量Np_min差不多與P基極層12的深度Xj成反比(差不多與P基極層12的深度Xj的倒數(shù)成正比)。如果根據(jù)這個(gè)反比例關(guān)系將上式(9)變形，則為下式(11)Np_min·Xj＝1×108/Ap+2.1×108/厘米…………(11)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
如圖33所示，柵極下p層14的最小凈含量Np_min差不多與P基極層12的間隔Lj成正比。如果根據(jù)這個(gè)反比例關(guān)系將上式(11)變形，則為下式(12)Np_min·Xj/Lj＝1.7×1011/Ap+3.5×1011/厘米2…………(12)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
圖35為第1實(shí)施形態(tài)結(jié)構(gòu)的MOSFET中n低電阻層11a的劑量Nn與柵極下p層14的最小凈含量Np_min的關(guān)系的示意圖。但是，這里表示的是使P基極層12的深度Xj為4微米、柵極下p層14的面積比Ap為50％、P基極層12的間隔Lj6毫米時(shí)的情況。
如圖35所示，柵極下p層14的最小凈含量Np_min差不多與n低電阻層11a的劑量Nn成正比。高濃度化n低電阻層11a。如果這樣，由于柵極下p層14變得容易耗盡，由此其最小凈含量Np_min增加。
如果用一次近似式表示n低電阻層11a的劑量Nn與最小凈含量Np_min的關(guān)系，則為下式(13)Np_min＝0.2Nn+3.4×1011/厘米2…………(13)如果再將該式(13)與上式(9)合并，變形為包含柵極下p層14的面積比Ap的形式時(shí)，則為下式(14)Np_min＝-4×1010/Ap+0.0375Nn+0.075Nn/Ap+4×1011/厘米2……(14)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
如圖33所示，柵極下p層14的最小凈含量Np_min差不多與P基極層12的間隔Lj成正比。如果根據(jù)這個(gè)關(guān)系將上式(14)變形，則為下式(15)Np/Lj＝-6.7×1013/Ap+62.5Nn+125Nn/Ap+6.7×1014/厘米3………(15)
由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
如圖34所示，柵極下p層14的最小凈含量Np_min差不多與P基極層12的深度成Xj反比。如果根據(jù)這個(gè)關(guān)系將上式(15)變形，則為下式(16)Np·Xj/Lj＝-2.7×1010/Ap+0.025Nn+0.05Nn/Ap+2.7×1011/厘米2…(16)由此，最好使柵極下p層14的凈含量Np比最小凈含量Np_min大。
(第11實(shí)施形態(tài))圖36為本發(fā)明的第11實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。并且，與圖18所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
圖36表示的為在圖18所示結(jié)構(gòu)的功率MOSFET中用柵極長(zhǎng)度不同的第1柵極電極24A及第2柵極電極24B構(gòu)成柵極電極24d時(shí)的示例。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。作為控制電極的柵極電極24d配置成格子狀，具有至少1個(gè)第1柵極(第2控制電極)24A和至少1個(gè)第2柵極(第1控制電極)24B構(gòu)成。第1柵極電極24A具有例如第1柵極長(zhǎng)(第2電極長(zhǎng))Lg2。第2柵極電極24B具有比例如上述第1柵極電極24A的第1柵極長(zhǎng)Lg2長(zhǎng)的第2柵極長(zhǎng)(第1電極長(zhǎng))Lg1。并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14b為帶狀，分別只配置在相鄰的P基極層12a之間的與上述第2柵極電極24B相對(duì)應(yīng)的部位。
施加低漏極電壓時(shí)的柵·漏極間電容由柵極長(zhǎng)度短的部分的電容決定。此時(shí)，柵·漏極間電容小，能夠高速化。
與此相反，施加高漏極電壓時(shí)柵·漏極間電容增大。這是由于柵極長(zhǎng)度長(zhǎng)的部分的柵極下p層14b耗盡的緣故，由此能降低噪音。
在圖36所示結(jié)構(gòu)的功率MOSFET中能夠改變柵極下p層的面積形成。
如圖37所示那樣，在例如相鄰的P基極層12a之間的與上述第2柵極電極24B相對(duì)應(yīng)的部位選擇性地形成若干個(gè)柵極下p層14b-1。這樣，通過改變柵極下p層14b-1的面積能夠容易地調(diào)整柵·漏極間電容的變化。
此時(shí)，與上述第1柵極電極24A相對(duì)應(yīng)使相鄰的柵極下p層14b-1的間隔Ljp為與P基極層12a的間隔Lj相同的程度(Ljp～Lj)。通過這樣能夠抑制由于與上述第2柵極電極24B相對(duì)應(yīng)的P基極層12a的間隔Ljx變長(zhǎng)而造成的耐壓低下。
圖38表示的為將圖36所示結(jié)構(gòu)的功率MOSFET中的柵極電極24d的一部分具有裂縫柵極結(jié)構(gòu)時(shí)的示例。
即，作為控制電極的柵極電極24d中的柵極長(zhǎng)度短的第1柵極電極24A-1采用裂縫柵極結(jié)構(gòu)。由此，施加低漏極電壓時(shí)的柵·漏極間電容由柵極長(zhǎng)度短的部分的電容決定，還能再降低電容，能夠更加高速化。
并且，并不局限于裂縫結(jié)構(gòu)，也可以采用例如圖14所示那樣的階梯柵極結(jié)構(gòu)。在柵極長(zhǎng)度短的第1柵極采用階梯柵極結(jié)構(gòu)時(shí)也能夠獲得與采用裂縫柵極結(jié)構(gòu)時(shí)相同的效果。
圖39表示的為在圖36所示結(jié)構(gòu)的功率MOSFET中選擇性地形成n+源極層13a時(shí)的示例。
即，作為第3半導(dǎo)體層的n+源極層13a只在作為第2半導(dǎo)體層的P基極層12a的表面與柵極長(zhǎng)度短的第1柵極電極24A相對(duì)應(yīng)形成。即，不在P基極層12a的表面與作為控制電極的柵極電極24d中的柵極長(zhǎng)度長(zhǎng)的第2柵極電極24B相對(duì)應(yīng)形成n+源極層13a。
即使在柵極電極24d上施加電壓形成反向通道，柵極長(zhǎng)度長(zhǎng)的部分也幾乎不流過電流。這是因?yàn)闁艠O長(zhǎng)度長(zhǎng)的部分的通道路徑長(zhǎng)、電阻大的緣故。因此，即使不在P基極層12a的表面與第2柵極電極24B相對(duì)應(yīng)形成n+源極層13a，元件的接通電阻也不增加。
并且，能夠縮小n+源極層13a的面積，通過這樣，能夠抑制寄生雙極型晶體管的作用，能夠擴(kuò)大元件的安全動(dòng)作區(qū)域。
并且，即使在這樣的結(jié)構(gòu)的MOSFET中，通過柵極長(zhǎng)度短的第1柵極電極24A采用圖38所示那樣的裂縫柵極結(jié)構(gòu)或圖14所示那樣的階梯柵極結(jié)構(gòu)，也能夠高速化。
(第12實(shí)施形態(tài))圖40為本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。圖(a)為俯視圖，圖(b)為剖視圖。并且，與圖28所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
圖40為在圖28所示結(jié)構(gòu)的功率MOSFET中能夠自動(dòng)調(diào)準(zhǔn)地形成具有柵極長(zhǎng)度Lg2的第1柵極電極24A下的柵極下p層14d時(shí)的示例。這里表示將第1、第2柵極電極24A、24B形成為帶狀時(shí)的情況。
即作為第1單元的MOS單元52a′包括具有柵極長(zhǎng)Lg1的第2柵極(第1控制電極)24B。并且，MOS單元52a′在作為第2半導(dǎo)體層的P基極層12的表面形成有作為第3半導(dǎo)體層的n+源極層13。并且，在P基極層12之間設(shè)置有作為第7半導(dǎo)體層的低濃度n層11b。該低濃度n層11b具有比n低電阻層11a低的不純物濃度設(shè)置。
另一方面，作為第2單元的MOS單元51b包括柵極長(zhǎng)度比上述第2柵極電極24B短、具有柵極長(zhǎng)度Lg2的第1柵極(第2控制電極)24A。并且，該MOS單元51b在P基極層12的表面形成有n+源極層13。并且，在P基極層12之間設(shè)置有作為第5半導(dǎo)體層的柵極下p層14d。
這樣，在分別具有柵極長(zhǎng)度Lg2、Lg1不同的柵極電極24A、24B的兩種MOS單元51b、52a′混合的MOSFET中能夠通過自動(dòng)調(diào)準(zhǔn)形成柵極下p層14d。
圖41為圖40所示結(jié)構(gòu)的MOSFET的制造過程的示意圖。
首先，對(duì)具有n-漂移層11及n+漏極層15的基板(參照?qǐng)D41(a))進(jìn)行離子注入和擴(kuò)散。并在n-漂移層11的表面形成n低電阻層11a(參照?qǐng)D41(b))。
然后，在n低電阻層11a的表面注入硼等p型摻雜劑，退火。由此在n低電阻層11a的表面形成低濃度n層11b(參照?qǐng)D41(c))。
接著，通過柵極絕緣膜23在低濃度n層11b的表面圖案形成第1、第2柵極電極24A、24B(參照?qǐng)D41(d))。此后通過離子注入和擴(kuò)散形成P基極層12(參照?qǐng)D41(e))。
此時(shí)，在第1、第2柵極電極24A、24B的正下方存在低濃度n層11b。因此能夠獲得與P基極層12的摻雜劑向橫方向的擴(kuò)散變大時(shí)相同的效果。即P基極層12的摻雜劑只在n低電阻層11a的表面附近橫向延伸。P基極層12的摻雜劑大致均勻地從各柵極電極24A、24B的兩側(cè)延伸。因此，如果柵極長(zhǎng)度短，P基極層12之間完全被P基極層12的摻雜劑p層化。因此，能夠只在柵極長(zhǎng)度短的第1柵極電極24A的下面選擇性地形成柵極下p層14d。
如果柵極長(zhǎng)度長(zhǎng)，則P基極層12之間不完全被p層化。即柵極下p層14d不充分形成在柵極長(zhǎng)度長(zhǎng)的第2柵極電極24B的下面。這樣，能夠只在第1柵極電極24A的下面通過自調(diào)整形成柵極下p層14d，可以削減用于形成柵極下p層14d的光蝕過程。
在通過從P基極層12向橫方向擴(kuò)散形成柵極下p層14d時(shí)，為了完全p層化P基極層12，MOS單元51b的P基極層12的間隔最好窄一些。相反，MOS單元52a′希望P基極層12的間隔寬一些。為了能夠確實(shí)地形成這樣2種結(jié)構(gòu)不同的MOS單元51b、52a′，希望2倍以上變化P基極層12的間隔。
在由這樣的過程形成的MOSFET的情況下，施加低漏極電壓時(shí)柵·漏極間電容由具有低濃度n層11b的MOS單元52a′的電容決定。而施加高漏極電壓時(shí)柵·漏極間電壓為MOS單元52a′的電容加上具有柵極下p層14d的MOS單元51b的電容，電容增加。由此能夠?qū)崿F(xiàn)低噪音化。
并且，在這樣的結(jié)構(gòu)的MOSFET中，增大MOS單元51b占元件整體的單元數(shù)的比例或者增大柵極下p層14d的面積占元件整體的柵極下面積(例如低濃度n層11b的表面積)的比例。通過這樣，能夠增大施加高漏極電壓時(shí)的柵·漏極間電容的增加。其結(jié)果能夠進(jìn)一步提高低噪音化的效果。因此，上述MOS單元51b的比例或者上述柵極下p層14d的面積之比最好在30％以上。
并且，作為設(shè)置在MOS單元51b上的柵極下p層14d不必完全覆蓋柵極電極24A那樣地設(shè)置。只要形成耗盡的p層，通過提高漏極電壓就可以增加?xùn)拧ぢO間電容。因此，能夠獲得與完全耗盡P基極層12之間大致相同的效果，即能夠獲得低噪音化的效果。
并且，對(duì)于柵極下p層14d的凈含量最好也采用已經(jīng)敘述過的值。
還有，在圖40所示結(jié)構(gòu)的功率MOSFET中，也可以選擇性地形成n+源極層13。
即在圖42(a)、(b)所示的功率MOSFET的情況下，作為第3半導(dǎo)體層的n+源極層13只在作為第2半導(dǎo)體層的P基極層12的表面與例如柵極長(zhǎng)度長(zhǎng)的第2柵極電極24B相對(duì)應(yīng)地形成。即，不在P基極層12的表面與柵極長(zhǎng)度短的第1柵極電極24A相對(duì)應(yīng)形成n+源極層13。另外，圖42(a)為俯視圖，圖42(b)為剖視圖。
MOS單元51b的第1柵極電極24A的下面完全被柵極下p層14d覆蓋。因此，該MOS單元51b不允許電流流過。因此，即使不在P基極層12的表面與第1柵極電極24A相對(duì)應(yīng)形成n+源極層13，也不影響元件的接通電阻。
并且，能夠抑制寄生雙極型晶體管的動(dòng)作，因此能夠擴(kuò)大元件的安全動(dòng)作區(qū)域。
圖43為本發(fā)明的第12實(shí)施形態(tài)所涉及的功率MOSFET的其他構(gòu)成例的示意圖。這里表示的是在能夠自己調(diào)準(zhǔn)地形成柵極下p層的MOSFET中，將柵極長(zhǎng)度不同的第1、第2柵極電極24A、24B形成為格子狀時(shí)的情況。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或者鋸齒狀)地配置在n低電阻層11a的表面。并且，在P基極層12a的表面形成有作為第3半導(dǎo)體層的n+源極層13a。作為控制電極的柵極電極24d呈格子狀配置，至少有1個(gè)第1柵極(第2控制電極)24A和至少1個(gè)第2柵極(第1控制電極)24B構(gòu)成。第1柵極電極24A具有例如第1柵極長(zhǎng)(第2電極長(zhǎng))Lg2。第2柵極電極24B具有例如比上述第1柵極電極24A的第1柵極長(zhǎng)Lg2長(zhǎng)的第2柵極長(zhǎng)(第1電極長(zhǎng))Lg1。
并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14d分別通過自調(diào)整只形成在相鄰的P基極層12a之間的與上述第1柵極電極24A相對(duì)應(yīng)的部位。并且，作為第7半導(dǎo)體層的低濃度n層11b形成在相鄰的P基極層12a之間的與上述第2柵極電極24B相對(duì)應(yīng)的部位。
即使在采用這樣的結(jié)構(gòu)時(shí)，也能通過自調(diào)整形成柵極下p層14d。因此，能夠低成本化。
圖44為在圖43所示結(jié)構(gòu)的功率MOSFET中選擇性地形成n+源極層13a時(shí)的示例的示意圖。
即，作為第3半導(dǎo)體層的n+源極層13a只在作為第2半導(dǎo)體層的P基極層12a的表面與柵極長(zhǎng)度長(zhǎng)的第2柵極電極24B相對(duì)應(yīng)形成。即，不在P基極層12a的表面與作為控制電極的柵極電極24d中的柵極長(zhǎng)度短的第1柵極電極24A相對(duì)應(yīng)形成n+源極層13a。
第1柵極電極24A的部分，P基極層12a之間完全被柵極下p層14d覆蓋。因此，這部分不允許電流流過。因此，即使P基極層12a的表面沒有與第1柵極電極24A相對(duì)應(yīng)的n+源極層13a，也不影響元件的接通電阻。
并且，能夠抑制寄生雙極型晶體管的動(dòng)作，因此能夠增大元件的安全動(dòng)作區(qū)域。
圖45為第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成帶狀時(shí)的其他示例的示意圖。并且，圖45(a)為柵極結(jié)構(gòu)的俯視圖，圖45(b)為沿圖45(a)的45B-45B線的剖視圖，圖45(c)為沿圖45(a)的45C-45C線的剖視圖。
在該示例的情況下，作為控制電極的多個(gè)柵極電極24e分別設(shè)置成帶狀，并且，多個(gè)柵極電極24e分別包括至少1個(gè)具有上述第1柵極長(zhǎng)(第2電極長(zhǎng))Lg2的第1柵極部(第2控制電極部)24A′和至少1個(gè)具有比上述第1柵極長(zhǎng)Lg2長(zhǎng)的第2柵極長(zhǎng)(第1電極長(zhǎng))Lg1的第2柵極部(第1控制電極部)24B′構(gòu)成。
圖46為第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成格子狀時(shí)的其他示例的示意圖。并且，圖46(a)為柵極結(jié)構(gòu)的俯視圖，圖46(b)為沿圖46(a)的46B-46B線的剖視圖，圖46(c)為沿圖46(a)的46C-46C線的剖視圖。
在該示例的情況下，作為控制電極的多個(gè)柵極電極24f分別包括至少1個(gè)具有第1柵極長(zhǎng)(第2電極長(zhǎng))Lg2的第1柵極部(第2控制電極部)24A′和至少1個(gè)具有比上述第1柵極長(zhǎng)Lg2長(zhǎng)的第2柵極長(zhǎng)(第1電極長(zhǎng))Lg1的第2柵極部(第1控制電極部)24B′。并且，多個(gè)柵極電極24f分別采用使上述第1柵極部24A′互相組成格子狀的結(jié)構(gòu)。
圖47為第12實(shí)施形態(tài)所涉及的功率MOSFET中將柵極配置成格子狀時(shí)的再其他的示例的示意圖。并且，圖47(a)為柵極結(jié)構(gòu)的俯視圖，圖47(b)為沿圖47(a)的47B-47B線的剖視圖，圖47(c)為沿圖47(a)的47C-47C線的剖視圖。
在該示例的情況下，作為控制電極的多個(gè)柵極電極24g分別包括至少1個(gè)具有第1柵極長(zhǎng)(第2電極長(zhǎng))Lg2的第1柵極部(第2控制電極部)24A′和至少1個(gè)具有比上述第1柵極長(zhǎng)Lg2長(zhǎng)的第2柵極長(zhǎng)(第1電極長(zhǎng))Lg1的第2柵極部(第1控制電極部)24B′。并且，多個(gè)柵極電極24g分別采用使上述第1柵極部24A′互相組成格子狀的結(jié)構(gòu)。
如圖45～圖47所示，局部改變各柵極電極24e、24f、24g的柵極長(zhǎng)度。在這樣的情況下，通過改變柵極長(zhǎng)度短的第1柵極部24A′的柵極寬度的比例，無論在哪種情況下，都能自由地改變柵極下p層14d的面積。
并且，在圖45～圖47所示的各功率MOSFET中與圖42及圖44所示的功率MOSFET時(shí)一樣，能夠省略形成P基極層12表面上的與柵極長(zhǎng)度短的第1柵極部24A′相對(duì)應(yīng)的n+源極層13。
(第13實(shí)施形態(tài))圖48為本發(fā)明的第13實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。并且，與圖40所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
圖48表示在能夠自動(dòng)調(diào)準(zhǔn)地形成柵極下p層的功率MOSFET中將柵極下p層14d形成在一定柵極長(zhǎng)度的第2柵極電極24B下面時(shí)的示例。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12選擇性地配置在n低電阻層11a的表面。并且，P基極層12的表面形成有作為第3半導(dǎo)體層的n+源極層13。而且，在相鄰的P基極層12之間的、上述n低電阻層11a的表面設(shè)置有作為第7半導(dǎo)體層的低濃度n層11b。
控制電極中的例如第2柵極電極24B具有一定長(zhǎng)度的柵極長(zhǎng)(例如Lg1)。
在該示例的情況下，作為第5半導(dǎo)體層的多個(gè)柵極下p層14d分別通過自調(diào)整(p型摻雜物橫方向擴(kuò)散)形成在相鄰的P基極層12之間。各柵極下p層14d分別與各p基極層12相連。并且，各柵極下p層14d不完全覆蓋相鄰的P基極層12之間那樣地形成。
如上所述，在能夠通過自調(diào)整形成柵極下p層的MOSFET中，能夠例如圖48所示那樣在一定柵極長(zhǎng)度的第2柵極電極24B的下面形成不完全覆蓋P基極層12之間的p層14d。結(jié)果，由于漏極電壓的上升，該柵極下p層14d使柵·漏極間電容增加。因此，能夠獲得與使P基極層12之間完全p層化大致相同的效果，即能夠獲得低噪音化的效果。
如果增加P型摻雜物的劑量，則形成柵極下p層14d變得容易。但是，此時(shí)低濃度n層11b的電阻率增大，增加了接通電阻。
因此，必須最恰當(dāng)?shù)卦O(shè)計(jì)形成柵極下p層14d及低濃度n層11b的摻雜物的劑量和柵極電極24B的柵極長(zhǎng)度(P基極層12之間的間隔)。即，為了抑制接通電阻的增加，使P基極層12的間隔為P基極層12的深度那么寬。并且，使柵極下p層14d的間隔最好為其一半的程度。
另外，本實(shí)施形態(tài)所示的、能夠在一定柵極長(zhǎng)度的柵極電極24B的下面形成不完全覆蓋P基極層12之間那樣的p層14d的MOSFET也適用于圖40所示的MOSFET以外的MOSFET。例如，同樣也可以適用于圖42所示的、省略形成在P基極層12的表面、與柵極長(zhǎng)度短的第1柵極電極24A相對(duì)應(yīng)的n+源極層13的MOSFET。
并且，如圖43或圖44所示，在將p基極層12a配置成格子狀的結(jié)構(gòu)的MOSFET中也可以例如柵極長(zhǎng)度短的柵極電極24A下面的p基極層12a之間完全覆蓋、柵極長(zhǎng)度長(zhǎng)的柵極電極24B下的p基極層12a之間不完全覆蓋地形成p層14d。
并且，在第12實(shí)施形態(tài)中，并不局限于各所示的、柵極長(zhǎng)度不同的兩種MOS單元混合的MOSFET，也可以用于例如只有一種一定柵極長(zhǎng)度的MOS單元的MOSFET中。
(第14實(shí)施形態(tài))圖49為本發(fā)明的第14實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
在圖49中，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14d分別配置在相鄰的4個(gè)P基極層12a之間。
并且，作為第3半導(dǎo)體層的多個(gè)n+源極層13a呈環(huán)狀形成在上述各P基極層12a的表面。并且，在分別與上述P基極層12a及上述n+源極層13a相對(duì)應(yīng)的部位設(shè)置有作為第1主電極的矩形源電極22a。
作為控制電極的柵極電極24h呈格子狀設(shè)置在除上述各源電極22a以外的部位。該柵極電極24h在不與上述柵極下p層14a相對(duì)應(yīng)的部位，即在柵極下p層14a之間的、與n低電阻層11a相對(duì)應(yīng)的部位分別設(shè)有開口24ha，具有裂縫柵極結(jié)構(gòu)構(gòu)成。
如果采用這樣的本實(shí)施形態(tài)的MOSFET，則能夠減小施加低漏極電壓時(shí)的柵·漏極間電容。因此能夠高速化。
另外，該結(jié)構(gòu)的MOSFET并不局限于裂縫結(jié)構(gòu)，通過例如圖14所示的柵極采用階梯柵極結(jié)構(gòu)也能夠期待同樣的效果。
(第15實(shí)施形態(tài))圖50為本發(fā)明的第15實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。并且，與圖1所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
在圖50中，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14a分別配置在相鄰的4個(gè)P基極層12a之間。
并且，作為第3半導(dǎo)體層的多個(gè)n+源極層13a選擇性地形成在上述各P基極層12a的表面。例如，該n+源極層13a只設(shè)置在上述P基極層12a的表面除柵極下p層14a分別對(duì)應(yīng)的部位以外的部位。即，在P基極層12a的表面的、柵極下p層14a對(duì)應(yīng)的部位不形成n+源極層13a。
并且，在分別與上述P基極層12a及上述n+源極層13a相對(duì)應(yīng)的部位設(shè)置有作為第1主電極的矩形源電極22a。并且，作為控制電極的柵極電極24i呈格子狀設(shè)置在除上述各源電極22a以外的部位。
如果采用這樣的本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET，則不改變接通電阻，能夠抑制寄生雙極型晶體管的動(dòng)作。由此能夠增大元件的安全動(dòng)作區(qū)域。
另外，在該結(jié)構(gòu)的MOSFET中，柵極電極24i能夠采用如圖49所示那樣的裂縫柵極結(jié)構(gòu)(或如圖14所示那樣的階梯柵極結(jié)構(gòu))。此時(shí)能夠?qū)崿F(xiàn)高速并且元件的安全動(dòng)作區(qū)域大的MOSFET。
(第16實(shí)施形態(tài))圖51為本發(fā)明的第16實(shí)施形態(tài)所涉及的功率MOSFET結(jié)構(gòu)示例的示意圖。并且，與圖49所示的MOSFET相同的部分使用同一附圖標(biāo)記，其詳細(xì)說明省略，這里只對(duì)不同的部分進(jìn)行說明。
圖51表示的為將圖49所示結(jié)構(gòu)的MOSFET中的柵極下p層互相連接時(shí)的示例。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12a呈格子狀(或鋸齒狀)配置在n低電阻層11a的表面。并且，作為第5半導(dǎo)體層的多個(gè)柵極下p層14a′分別配置在相鄰的4個(gè)P基極層12a之間?；蛘撸謩e配置在相鄰的2個(gè)P基極層12a之間，多個(gè)柵極下p層14a′互相局部地連接。并且，作為第3半導(dǎo)體層的多個(gè)n+源極層13a呈環(huán)形形成在上述各P基極層12a的表面。
并且，與上述P基極層12a及上述n+源極層13a相對(duì)應(yīng)的部位分別設(shè)置有作為第1主電極的矩形源電極22a。并且，作為控制電極的柵極電極24i呈格子狀設(shè)置在除上述各源電極22a以外的部位。
通過采用這樣的結(jié)構(gòu)，本實(shí)施形態(tài)結(jié)構(gòu)的MOSFET不堵塞MOS通道，能夠形成柵極下p層14a′。其結(jié)果能夠抑制接通電阻的增加。
另外，該結(jié)構(gòu)的MOSFET同樣也可以用于例如圖52所示的柵極配置成帶狀結(jié)構(gòu)的MOSFET中。
即，作為第2半導(dǎo)體層的多個(gè)P基極層12呈帶狀配置在n低電阻層11a的表面。并且，作為第5半導(dǎo)體層的柵極下p層14′分別配置在相鄰的2個(gè)P基極層12之間。并且，分別配置在相鄰的P基極層12之間的柵極下p層14′分別與相鄰的2個(gè)P基極層12局部連接。并且，作為第3半導(dǎo)體層的至少1個(gè)n+源極層13呈帶狀形成在上述各P基極層12的表面。
并且，在分別與上述P基極層12及上述n+源極層13相對(duì)應(yīng)的部位設(shè)置有作為第1主電極的帶狀源電極22。并且，作為控制電極的柵極電極24通過柵極絕緣膜23呈帶狀設(shè)置在除上述各源電極22以外的部位。
即使在這樣的結(jié)構(gòu)的MOSFET中也能夠抑制與MOS通道連接的柵極下p層14′的面積的減小、能夠抑制MOS通道的有效柵極寬度減小。其結(jié)果能夠抑制接通電阻的增加。
另外，上述本實(shí)施形態(tài)所涉及的結(jié)構(gòu)的MOSFET同樣能夠用于例如第11及第12各實(shí)施形態(tài)所示的分別包括柵極長(zhǎng)度不同的柵極的結(jié)構(gòu)的MOSFET。
另外，雖然在上述各實(shí)施形態(tài)中說明的是將第1導(dǎo)電型作為n型，第2導(dǎo)電型作為p型時(shí)的情況。但并不局限于此，無論在哪種實(shí)施形態(tài)下，都可以將第1導(dǎo)電型作為p型、第2導(dǎo)電型作為n型。
并且，在各實(shí)施形態(tài)中說明的都是使用硅時(shí)的情況。但并不局限于此，也可以使用例如碳化硅、氮化鎵或氮化鋁等化合物半導(dǎo)體或使用了金剛石的元件。
并且，各實(shí)施形態(tài)不局限于用于具有超連接結(jié)構(gòu)的MOSFET或縱型開關(guān)元件的場(chǎng)合。如果是例如橫型MOSFET或IGBT等，MOS或金屬-絕緣體-半導(dǎo)體元件，同樣能夠?qū)嵤?br> 另外，本發(fā)明并不局限于上述(各)實(shí)施形態(tài)，實(shí)施階段可以在不脫離要點(diǎn)的范圍內(nèi)作種種變形。而且，上述(各)實(shí)施形態(tài)中包括種種階段的發(fā)明，通過適當(dāng)組合公開的多個(gè)主要構(gòu)成部分能夠抽出種種發(fā)明。例如，即使從(各)實(shí)施形態(tài)所示的全部主要構(gòu)成部分中刪去幾個(gè)主要構(gòu)成部分也能夠解決發(fā)明內(nèi)容欄所敘述的問題(中的至少1個(gè))，在獲得發(fā)明效果欄中所敘述的效果(中的至少1個(gè))時(shí)，刪去了其主要構(gòu)成部分的結(jié)構(gòu)能夠作為發(fā)明抽出。
權(quán)利要求
1.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層；與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層、及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面的控制電極；設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層。
2.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層設(shè)置在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層之間的、所述第1導(dǎo)電型第1半導(dǎo)體層的表面。
3.如權(quán)利要求2所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成帶狀，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層沿順著其第2導(dǎo)電型第2半導(dǎo)體層的第1方向設(shè)置。
4.如權(quán)利要求2所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成帶狀，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層沿與順著其第2導(dǎo)電型第2半導(dǎo)體層的第1方向垂直的第2方向設(shè)置。
5.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層埋設(shè)在所述第1導(dǎo)電型第1半導(dǎo)體層內(nèi)。
6.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極具有平面型結(jié)構(gòu)。
7.如權(quán)利要求6所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極具有裂縫柵極結(jié)構(gòu)。
8.如權(quán)利要求6所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極具有階梯柵極結(jié)構(gòu)。
9.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極具有溝槽型結(jié)構(gòu)。
10.如權(quán)利要求9所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極具有溝槽型結(jié)構(gòu)，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層沿其控制電極的底面及至少一個(gè)側(cè)面設(shè)置。
11.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成格子狀，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層分別呈矩形設(shè)置在其第2導(dǎo)電型第2半導(dǎo)體層之間。
12.如權(quán)利要求11所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層設(shè)置在相鄰的2個(gè)所述第2導(dǎo)電型第2半導(dǎo)體層之間。
13.如權(quán)利要求11所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層設(shè)置在相鄰的4個(gè)所述第2導(dǎo)電型第2半導(dǎo)體層之間。
14.如權(quán)利要求13所述的絕緣柵型半導(dǎo)體裝置，其特征在于，相鄰的所述第2導(dǎo)電型第5半導(dǎo)體層的間隔比相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔窄。
15.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成格子狀，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層分別呈帶狀設(shè)置在其第2導(dǎo)電型第2半導(dǎo)體層之間。
16.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成格子狀，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層以圍繞其第2導(dǎo)電型第2半導(dǎo)體層的某幾個(gè)的周圍的方式設(shè)置。
17.如權(quán)利要求16所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層設(shè)置成鋸齒狀。
18.如權(quán)利要求16所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層設(shè)置成帶狀。
19.如權(quán)利要求18所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層單方向設(shè)置。
20.如權(quán)利要求18所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層在二個(gè)方向設(shè)置。
21.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第4半導(dǎo)體層由第1導(dǎo)電型半導(dǎo)體層構(gòu)成。
22.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第4半導(dǎo)體層由第2導(dǎo)電型半導(dǎo)體層構(gòu)成。
23.如權(quán)利要求22所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第4半導(dǎo)體層與(所述)第1導(dǎo)電型第1半導(dǎo)體層之間還設(shè)置有第1導(dǎo)電型第6半導(dǎo)體層。
24.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層其表面積為相鄰的第2導(dǎo)電型第2半導(dǎo)體層之間的、上述第1導(dǎo)電型第1半導(dǎo)體層的表面積的30％以上。
25.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層其有效不純物量為1×1012至3.2×1012/厘米2。
26.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)與相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間的間隔(Lj)之比為Np/Lj＜2×1015/厘米3。
27.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)與相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間的間隔(Lj)與其結(jié)合深度(Xj)的乘積之比為Np/(Lj·Xj)＜5×1018/厘米4。
28.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層；與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面的控制電極；至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在所述第2主電極上施加電壓時(shí)的所述控制電極與所述第2主電極之間的電容以在低電壓下減小，在高電壓時(shí)一定或者增加的方式構(gòu)成。
29.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層；與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面的控制電極；至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在施加到所述第2主電極上的電壓為額定電壓的1/3到2/3時(shí)，所述控制電極與所述第2主電極之間的電容開始增加。
30.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層；與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型第1半導(dǎo)體層的各表面的控制電極；至少1個(gè)設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的至少一個(gè)相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；在施加到所述第2主電極上的電壓為額定電壓的1/3到2/3時(shí)，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層完全耗盡。
31.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1單元和第2單元，第1單元至少包括選擇性地形成在第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；第2單元至少包括選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
32.如權(quán)利要求31所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第2單元設(shè)置所述第2導(dǎo)電型第5半導(dǎo)體層，以便完全覆蓋設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間的所述第1導(dǎo)電型第1半導(dǎo)體層的表面。
33.如權(quán)利要求31所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第2單元還包括分別形成在與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層連接的第1主電極、或者所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層，以及分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連的第1主電極。
34.如權(quán)利要求31所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第2單元的控制電極長(zhǎng)或者相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔比所述第1單元的控制電極長(zhǎng)或者相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔寬。
35.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型的低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)和所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))的關(guān)系為0＜Np＜9×1011/Ap+1.2×1012/厘米2。
36.如權(quán)利要求35所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型的低電阻層的表面積(Ap2)和所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))的關(guān)系為Np＞2.5×1011/Ap+5.3×1011/厘米2。
37.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)和所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)的關(guān)系為0＜Np＜Np/Lj＜1.7×1015/Ap+2×1015/厘米3。
38.如權(quán)利要求37所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型的低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)的關(guān)系為Np/Lj＞4.2×1014/Ap+8.8×1014/厘米3。
39.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深(Xj)的關(guān)系為0＜Np＜Np·Xj＜3.6×108/Ap+4.8×108/厘米。
40.如權(quán)利要求39所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深(Xj)的關(guān)系為Np·Xj＞1×108/Ap+2.1×108/厘米。
41.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深度(Xj)的關(guān)系為0＜Np＜Np·Xj/Lj＜6×1011/Ap+8×1011/厘米2。
42.如權(quán)利要求41所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型的低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深度(Xj)的關(guān)系為Np·Xj/Lj＞1.7×1011/Ap+3.5×1011/厘米2。
43.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))的關(guān)系為0＜Np＜Np＜8.4×1011/Ap+0.34Nn+0.015Nn/Ap-1.2×1011/厘米2。
44.如權(quán)利要求43所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))的關(guān)系為Np＞-4×1010/Ap+0.0375Nn+0.075Nn/Ap+4×1011/厘米2。
45.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)的關(guān)系為0＜Np＜Np/Lj＜1.4×1015/Ap+570Nn+25Nn/Ap-2×1014/厘米3。
46.如權(quán)利要求45所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)的關(guān)系為Np/Lj＞-6.7×1013/Ap+62.5Nn+125Nn/Ap+6.7×1014/厘米3。
47.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)與所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深度(Xj)的關(guān)系為0＜Np＜Np·Xj/Lj＜5.6×1011/Ap+0.228Nn+0.01Nn/Ap-8×1010/厘米2。
48.如權(quán)利要求47所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的有效不純物量(Np)、所述第1導(dǎo)電型低電阻層的有效不純物量(Nn)、所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)和所述第1導(dǎo)電型低電阻層的表面積(Ap2)與所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層的表面積(Ap1)之和(Ap1+Ap2)的比(Ap＝Ap1/(Ap1+Ap2))、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔(Lj)、相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的結(jié)合深度(Xj)的關(guān)系為Np·Xj/Lj＞-2.7×1010/Ap+0.025Nn+0.05Nn/Ap+2.7×1011/厘米2。
49.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成格子狀，與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間相對(duì)應(yīng)設(shè)置所述控制電極。
50.如權(quán)利要求49所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極。
51.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間與具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極相對(duì)應(yīng)設(shè)置所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層。
52.如權(quán)利要求51所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第1控制電極的第1電極長(zhǎng)度比所述第2控制電極的第2電極長(zhǎng)度長(zhǎng)。
53.如權(quán)利要求51所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層選擇性地設(shè)置在對(duì)應(yīng)的所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間。
54.如權(quán)利要求50所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極中具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極，具有裂縫柵極結(jié)構(gòu)或者階梯柵極結(jié)構(gòu)。
55.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間與具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極相對(duì)應(yīng)設(shè)置所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面與具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極相對(duì)應(yīng)設(shè)置至少1個(gè)所述第1導(dǎo)電型第3半導(dǎo)體層。
56.如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間與具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極相對(duì)應(yīng)設(shè)置所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層。
57.如權(quán)利要求55所述的絕緣柵型半導(dǎo)體裝置，其特征在于，還包括設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層；所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間與具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極相對(duì)應(yīng)設(shè)置所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層；在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間，與具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極相對(duì)應(yīng)設(shè)置具有比所述第1導(dǎo)電型低電阻層低的不純物濃度的第1導(dǎo)電型第7半導(dǎo)體層。
58.如權(quán)利要求55所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的相互之間與具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極相對(duì)應(yīng)設(shè)置所述至少1個(gè)第2導(dǎo)電型第5半導(dǎo)體層；只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面與具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極相對(duì)應(yīng)設(shè)置至少1個(gè)所述第1導(dǎo)電型第3半導(dǎo)體層。
59.如權(quán)利要求50所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極的具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極和具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極設(shè)置成帶狀。
60.如權(quán)利要求50所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極的具有所述第1電極長(zhǎng)的至少1個(gè)第1控制電極和具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極設(shè)置成格子狀。
61.如權(quán)利要求49所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極包括具有第1電極長(zhǎng)的至少1個(gè)第1控制電極部和具有第2電極長(zhǎng)的至少1個(gè)第2控制電極部，擁有多個(gè)控制電極。
62.如權(quán)利要求61所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)控制電極設(shè)置成帶狀。
63.如權(quán)利要求61所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)控制電極設(shè)置成格子狀。
64.如權(quán)利要求63所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)控制電極包括至少1個(gè)具有第1電極長(zhǎng)的第1控制電極部和至少1個(gè)具有第2電極長(zhǎng)的第2控制電極部；具有所述第2電極長(zhǎng)的至少1個(gè)第2控制電極部互相組成格子狀。
65.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1單元和第2單元，第1單元至少包括選擇性地形成在第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；第2單元至少包括選擇性地形成在所述第1導(dǎo)電型第1半導(dǎo)體層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層，設(shè)置在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；所述第1導(dǎo)電型第1半導(dǎo)體層上設(shè)置有具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層；所述第1單元的相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間設(shè)置有具有比所述第1導(dǎo)電型低電阻層低的不純物濃度的第1導(dǎo)電型第7半導(dǎo)體層。
66.如權(quán)利要求65所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第2單元的控制電極長(zhǎng)或者相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔比所述第1單元的控制電極長(zhǎng)或相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層的間隔窄。
67.如權(quán)利要求66所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第1單元還在相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層之間設(shè)置具有比所述第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
68.如權(quán)利要求65所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述第2單元還包括與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層連接的第1主電極、或者至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層，以及分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連的第1主電極。
69.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層；選擇性地形成在所述第1導(dǎo)電型低電阻層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；多個(gè)分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層，與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型低電阻層的各表面上的控制電極；多個(gè)設(shè)置在所述第1導(dǎo)電型低電阻層上、分別與相鄰的所述第2導(dǎo)電型第2半導(dǎo)體層相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層；所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層之間設(shè)置具有比所述第1導(dǎo)電型低電阻層低的不純物濃度的第1導(dǎo)電型第7半導(dǎo)體層。
70.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型第1半導(dǎo)體層；設(shè)置在所述第1導(dǎo)電型第1半導(dǎo)體層上、具有比所述第1導(dǎo)電型第1半導(dǎo)體層高的不純物濃度的第1導(dǎo)電型低電阻層；選擇性地形成在所述第1導(dǎo)電型低電阻層的表面的多個(gè)第2導(dǎo)電型第2半導(dǎo)體層；至少1個(gè)分別形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面的第1導(dǎo)電型第3半導(dǎo)體層；分別與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層及所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層相連接的多個(gè)第1主電極；形成在所述第1導(dǎo)電型第1半導(dǎo)體層的背面?zhèn)鹊牡?半導(dǎo)體層；與所述第4半導(dǎo)體層連接的第2主電極；通過柵極絕緣膜形成在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層、所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層及所述第1導(dǎo)電型低電阻層的各表面上的控制電極；多個(gè)設(shè)置在所述第1導(dǎo)電型低電阻層上、分別與相鄰的所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層相連、具有比所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層低的不純物濃度的第2導(dǎo)電型第5半導(dǎo)體層。
71.如權(quán)利要求70所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成格子狀，所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層分別設(shè)置在相鄰的4個(gè)所述第2導(dǎo)電型第2半導(dǎo)體層之間。
72.如權(quán)利要求71所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層分別局部地連接。
73.如權(quán)利要求70所述的絕緣柵型半導(dǎo)體裝置，其特征在于，只在所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層的表面除所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層分別連接的部位以外的部位，設(shè)置所述至少1個(gè)第1導(dǎo)電型第3半導(dǎo)體層。
74.如權(quán)利要求70所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述控制電極配置成格子狀，并且與所述第1導(dǎo)電型低電阻層相對(duì)應(yīng)的部位具有裂縫柵極結(jié)構(gòu)或者階梯柵極結(jié)構(gòu)。
75.如權(quán)利要求70所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層配置成帶狀，所述多個(gè)第2導(dǎo)電型第5半導(dǎo)體層局部地與所述多個(gè)第2導(dǎo)電型第2半導(dǎo)體層相連接。
全文摘要
本發(fā)明提供一種高速、并且不使用外部電路就能夠抑制開關(guān)噪音的絕緣柵型半導(dǎo)體裝置。包括例如選擇性地形成在n－漂移層(11)的表面的多個(gè)P基極層(12)，分別形成在各P基極層(12)的表面的n+源極層(13)，形成在n－漂移層(11)的背面?zhèn)鹊膎+漏極層(15)，與該n+漏極層(15)連接的漏極(21)，與P基極層(12)及n+源極層(13)連接的多個(gè)源電極(22)，通過柵極絕緣膜(23)形成在源電極(22)之間的柵極電極(24)，選擇性地設(shè)置在該柵極電極(24)下面的n－漂移層(11)的表面、與P基極層(12)的－個(gè)連接并具有比P基極層(12)低的不純物濃度的p層(14)構(gòu)成。
文檔編號(hào)H01L29/66GK1453881SQ0313061
公開日2003年11月5日 申請(qǐng)日期2003年4月28日 優(yōu)先權(quán)日2002年4月26日
發(fā)明者齋藤涉, 大村一郎, 相田聰 申請(qǐng)人:株式會(huì)社東芝