專利名稱：干蝕刻方法
技術領域：
本發(fā)明涉及一種半導體元件制造的干蝕刻方法，特別涉及一種對包含在硅氧化膜層上形成的硅的導電膜層進行蝕刻的干蝕刻方法。
背景技術：
一直以來，在半導體元件的制造領域中，在形成柵構造的工序等中，在作為絕緣層的硅氧化膜層上，形成導體層(包含硅的導電膜層(例如，多晶硅層或者硅化物層，或者多晶硅層和其上的硅化物層))，之后，通過在導體層上形成的掩膜層，將該導體層進行蝕刻到規(guī)定形狀，直到露出下層的硅氧化膜層。
在對在這種硅氧化膜層上形成的含硅的導電膜層進行蝕刻的情況下，一直以來廣泛使用等離子體蝕刻。
另外，在通過等離子體蝕刻對含有硅的導電膜層進行蝕刻的情況下，為了在半導體晶片等的全部各個部分不剩余不希望的含硅的導電膜層，能夠完全除掉，在露出硅氧化膜層后，還要進一步蝕刻，進行所謂的過蝕刻(over etching)。
在這種過蝕刻工序中，對露出的硅氧化膜層進行有限的蝕刻，需要僅將含硅的導電膜層進行蝕刻。為此，需要使用含硅的導電膜對硅氧化膜的選擇比(含硅的導電膜的蝕刻速率/硅氧化膜的蝕刻速率)高的蝕刻氣體。作為這種蝕刻氣體，使用一直以來的HBr氣體，或者HBr氣體和O2氣體的混合氣體等。另外，作為上述蝕刻時的壓力，通常使用0.67～6.7Pa左右的壓力。
但是，近些年來，半導體元件電路的圖案有越來越微小的傾向。例如，在上述柵構造中，硅氧化膜層的膜厚也有變薄的傾向。
為此，在電路圖案的形成技術中，希望進一步提高加工精度。在上述蝕刻工序中，也需要進一步提高含硅的導電膜層對硅氧化膜層的選擇比，不蝕刻作為基層的硅氧化膜層，或者不擾亂含硅的導電膜層的蝕刻形狀，能夠確實地僅蝕刻除去希望的含硅的導電膜層。

發(fā)明內容
這里，本發(fā)明的目的是提供一種干蝕刻方法，與現有技術相比較，其能夠提高含硅的導電膜層對硅氧化膜層的選擇比，不蝕刻作為基層的硅氧化膜層，不擾亂含硅的導電膜層的蝕刻形狀，能夠確實地僅蝕刻除去希望的含硅的導電膜層。
本發(fā)明的干蝕刻方法是通過在該含有硅的導電膜層上形成的規(guī)定的圖案形狀的掩膜層，利用至少含有HBr氣體的蝕刻氣體，對在硅氧化膜層上形成的含硅的導電膜層進行蝕刻的干蝕刻方法，其特征在于，包括在不到13Pa的第一壓力下進行等離子體蝕刻的主蝕刻工序；在前述主蝕刻工序后，以比前述主蝕刻工序高的13Pa之上、27Pa之下的第二壓力進行等離子體蝕刻的過蝕刻工序。
另外，本發(fā)明的干蝕刻方法，其特征在于前述含有硅的導電膜層是多晶硅層。
另外，本發(fā)明的干蝕刻方法，其特征在于前述含有硅的導電膜層是硅化物層。
另外，本發(fā)明的干蝕刻方法，其特征在于前述含有硅的導電膜層是多晶硅層和其上的硅化物層。
另外，本發(fā)明的干蝕刻方法，其特征在于前述過蝕刻工序的蝕刻氣體由HBr和O2的混合氣體或者HBr氣體構成。
另外，本發(fā)明的干蝕刻方法，其特征在于前述主蝕刻工序的蝕刻氣體是由HBr和Cl2，或者HBr和Cl2和O2，或者Cl2和O2，或者HBr和O2的混合氣體，或者HBr氣體構成的。
另外，本發(fā)明的干蝕刻方法，其特征在于前述過蝕刻工序具有第一過蝕刻工序；在該第一過蝕刻工序之后進行的第二過蝕刻工序。
另外，本發(fā)明的干蝕刻方法，其特征在于與前述第一過蝕刻工序的壓力相比，前述第二過蝕刻工序的壓力較高。
另外，本發(fā)明的干蝕刻方法，其特征在于在檢測到前述含有硅的導電膜層的蝕刻狀態(tài)，露出該含有硅的導電膜層的下層的前述硅氧化膜層之前，結束前述主蝕刻工序。
本發(fā)明的干蝕刻方法是通過在該含有硅的導電膜層上形成的規(guī)定的圖案形狀的掩膜層，利用至少含有HBr氣體的蝕刻氣體，對在硅氧化膜層上形成的含硅的導電膜層進行蝕刻的干蝕刻方法，其特征在于在前述蝕刻氣體中含有1～15％體積的O2。
另外，本發(fā)明的干蝕刻方法，其特征在于在前述蝕刻氣體中含有3～5％體積的O2。


圖1是示意性表示用于說明本發(fā)明的一實施例的晶片截面的構成的圖。
圖2是表示壓力和蝕刻速率以及選擇比的關系的圖。
圖3是用于說明使用于本發(fā)明的一實施例的終點檢測方法的曲線圖。
圖4是表示使用于本發(fā)明的一實施例的用于終點檢測的裝置的構成例的圖。
圖5是表示使用于本發(fā)明的一實施例的等離子體處理裝置的構成例的圖。
圖6是示意性表示圖5的等離子體處理裝置的主要部件的構成圖。
圖7是用于說明圖5的等離子體處理裝置的動作狀態(tài)的圖。
具體實施例方式
下面，參照附圖詳細說明本發(fā)明的實施例。
圖1是示意性表示用于說明本發(fā)明的一實施例的放大的半導體晶片(硅基板)的縱截面的一部分的圖。
如該圖(a)所示，在半導體晶片(硅基板)101上，形成構成絕緣層的硅氧化膜層102、構成導體層的含硅的導電膜層103(例如，多晶硅層，或者硅化物層，或者多晶硅層和其上的硅化物層)。
另外，在上述含有硅的導電膜層103上，設置由光致抗蝕劑或者所謂的硬掩膜(氮化硅等)形成的、形成規(guī)定圖案的掩膜層104。
在本實施例中，通過上述掩膜層104，蝕刻含有硅的導電膜層103，將含有硅的導電膜層103形成規(guī)定的圖案。
圖2的曲線圖是在將橫軸設為壓力，將縱軸設為多晶硅對硅氧化膜的選擇比(多晶硅的蝕刻速率/硅氧化膜的蝕刻速率)、以及多晶硅的蝕刻速率的情況下，使用HBr作為蝕刻氣體之情況下壓力和選擇比(實線A)以及壓力和多晶硅的蝕刻速率(虛線B)之間的關系的研究結果的圖。
如該圖2的曲線圖的虛線B所示，在使用HBr作為蝕刻氣體的情況下，隨著壓力的上升，多晶硅的蝕刻速率直線地減少。
另一方面，如實線A所示，選擇比隨著壓力的上升而增大，在壓力約13Pa(100mTorr)時大致無限大。而且，選擇比大致無限大表示對硅氧化膜的蝕刻實際上不進行。
即，在使用HBr(HBr+O2也大致相同)作為蝕刻氣體的情況下，通過將壓力設為大致13Pa(100mTorr)之上，能夠將多晶硅對硅氧化膜的選擇比提高到大致無限大的程度。這里，通過上述提高選擇比，產生SiO2、SiBr等的堆積，另外，考慮到對分子密度變高的原子團(radical)的離子數相對變小，濺射力降低。
另一方面，如果設定比上述13Pa還低的壓力，選擇比降低，能夠提高多晶硅的蝕刻速率。
這里，在本實施例中，在需要將含有硅的導電膜對硅氧化膜的選擇比可能有限地提高的所謂過蝕刻工序中，進行將蝕刻氣體的壓力提高的蝕刻。然后，不必將選擇比形成這種程度，在需要提高蝕刻速率的所謂的主蝕刻工序中，在比上述過蝕刻工序還低壓力下(選擇比低而蝕刻速率高的條件下)進行蝕刻。
另外，如前述圖2的曲線中虛線B所示，在使用HBr作為蝕刻氣體的情況下，隨著壓力的上升，多晶硅的蝕刻速率直線地減少。這是因為，如果壓力變高，由于沉積抑制了蝕刻。
另外，由多晶硅等形成的含硅的導電膜層103的膜厚通常是100～150nm(1000～1500埃)，過蝕刻工序進行100％(相當于100～150nm的蝕刻)的程度。為此，優(yōu)選在進行1分左右的主蝕刻后，為了將過蝕刻在2分以內的程度進行，在得到約90nm/分(900埃/分)以上的蝕刻速率的27Pa(200Torr)以下，進行過蝕刻工序。
而且，在上述過蝕刻工序中，如果使用含Cl2的氣體，得到充足的選擇比變得困難。為此，在需要將硅氧化膜層102的厚度變薄，提高選擇比的情況，優(yōu)選不使用含Cl2的氣體，而使用HBr氣體或者HBr+O2氣體作為蝕刻氣體。
下面，說明具體的蝕刻工序。首先，從圖1(a)所示的狀態(tài)開始，作為蝕刻氣體，使用至少含有HBr的氣體，例如HBr+Cl2+O2的混合氣體，或者HBr+Cl2的混合氣體，或者Cl2+O2的混合氣體，或者HBr+O2的混合氣體，壓力為6.7Pa(50mTorr)左右，首先進行主蝕刻工序。
之后，如圖1(b)所示，蝕刻包含硅的導電膜層103的大部分，而且，在露出下層的硅氧化膜層102之前，結束上述主蝕刻工序，進行過蝕刻工序。
另外，在本實施例中，進一步的過蝕刻工序，區(qū)別進行第一過蝕刻工序，和在比該第一過蝕刻工序選擇比還高條件下進行蝕刻的第二過蝕刻工序。
即，一般地，在過蝕刻工序中，從圖1(c)所示的晶片面內的一部分區(qū)域的下層的硅氧化膜層102基本上露出的狀態(tài)開始，還繼續(xù)進行規(guī)定時間的過蝕刻工序。這是因為，蝕刻速率根據晶片面內的位置和圖案形狀的不同而不同，在晶片面內的全部部分，不希望的含有硅的導電膜層103不再殘留而全部除去。
但是，在過蝕刻工序中，由于是在下層的硅氧化膜層102基本露出的狀態(tài)，所以還需要提高選擇比。
為此，在本實施例中，區(qū)別選擇比程度高且蝕刻速率程度也高的第一過蝕刻工序，和比該第一過蝕刻工序進一步提高選擇比的第二過蝕刻工序，進行過蝕刻工序。
通過與第一過蝕刻工序相比提高第二過蝕刻工序的壓力，或者改變蝕刻氣體的種類，或者改變對晶片施加的偏置電功率，或者改變電極間的距離，或者將它們組合進行等，能夠轉換上述第一過蝕刻工序和第二過蝕刻工序。
下面，說明檢測上述主蝕刻工序和過蝕刻工序的轉換的定時的方法。
在通常的蝕刻終點的檢測方法中，通過測定等離子體中的規(guī)定波長的光的強度變化，由蝕刻的物質隨時的變化的光的強度變化，檢測蝕刻的終點。
即，如圖3的曲線圖的曲線A所示，如果根據多晶硅的蝕刻測定產生的特定波長(例如405nm)的光強度的變化，則在進行多晶硅層的蝕刻間，為大致一定的強度，如果在除去多晶硅層的部分開始露出基層，則該光的強度變化開始減少，如果大致露出基層結束，則減少的光的強度大致一定。能夠由光的強度變化檢測蝕刻的終點。
但是，在上述蝕刻終點檢測方法中，由于在開始露出基層的時刻產生光的強度的變化，所以在基層開始露出前不能結束主蝕刻。為此，在本實施例中，根據圖4所示這樣構成的裝置，檢測含有硅的導電膜層103的膜厚的減少，如圖1(b)所示，在含有硅的導電膜層103的膜厚變薄，開始露出基層之前將其檢測出來。
即，在圖4所示的裝置中，將來自光源201的光(波長例如400～800nm)通過光纖202，透鏡203照射到在蝕刻裝置1的腔室2中設置的晶片W的表面上。然后，通過多色儀204和光檢測器205檢測該反射光，通過運算處理部206來處理該光檢測器205的輸出信號。
通過上述光檢測器205檢測出的光之強度如例如圖3的曲線圖的曲線B(波長400.25nm)、C(波長450.08nm)、D(波長499.73nm)、E(波長549.95nm)所示那樣變化。即，在含有硅的導電膜層的表面反射的反射光，與含有硅的導電膜層和下層硅氧化膜層的界面反射的反射光發(fā)生干涉，該干涉光的強度隨著由含硅的導電膜層的蝕刻導致的膜厚的減少而周期性變化。
這里，預先研究如基于上述干涉光的曲線B～E的變化和曲線A的變化的關系，例如，基于曲線B～E中的任何一個或者將這些輸出相加的信號或者這些的微分信號等，通過峰值(peak)的個數和位置、光強度等，檢測含硅的導電膜層的殘留膜量的減少，能夠在下層的硅氧化膜層開始露出之前結束主蝕刻。例如，在圖3所示的例子中，根據檢測到曲線C的最后峰值等，在曲線A開始減少前，即在硅氧化膜層開始露出前，能夠結束主蝕刻工序。
這樣，在硅氧化膜層開始露出之前，結束主蝕刻工序，切換到過蝕刻工序，由此能夠不對硅氧化膜層造成損傷，僅蝕刻含硅的導電膜層。
圖5是示意性表示本發(fā)明實施例使用的等離子體處理裝置的構成的一個例子的圖。如該圖所示，等離子體處理裝置1構成為電極板上下平行相對，在雙方連接高頻電源的電容接合型平行平板蝕刻裝置。
該蝕刻處理裝置1具有由例如表面進行鈍化處理(陽極氧化處理)的鋁構成的形成為圓筒形狀的腔室2，該腔室2接地。
在腔室2中的底部通過陶瓷等的絕緣板3設置用于載置晶片W的大致圓柱形的基座支持臺4。在該基座支持臺4之上設置構成下部電極的基座5。高通濾波器(HPF)6連接在該基座5上。
在基座支持臺4的內部設置溫度調節(jié)媒體室7。在該溫度調節(jié)媒體室7中通過導入管8導入、循環(huán)溫度調節(jié)媒體，將基座5控制成所希望的溫度。
基座5其上中央部形成凸狀的圓板形，在其上設置與晶片W形狀大致相同的靜電卡盤11。靜電卡盤11構成介于絕緣材料之間的電極12。靜電卡盤11通過從與電極12連接的直流電源13施加例如1.5kV的直流電壓，由庫侖力靜電吸附晶片W。
在絕緣板3，基座支持臺4，基座5，以及靜電卡盤11中，在作為被處理體的晶片W的里面，形成用于供給傳熱媒體例如He氣等的氣體通道14。然后，通過該傳熱媒體在基座5和晶片W之間進行熱傳導，將晶片W維持在規(guī)定的溫度。
在基座5的上端周邊部配置環(huán)狀的聚焦環(huán)15，以包圍在靜電卡盤11上載置的晶片W。該聚焦環(huán)15由陶瓷或者石英等絕緣材料或者導電性材料構成，提高了蝕刻的均勻性。
另外，在基座5的上方設置與該基座5平行相對的上部電極21。該上部電極21通過絕緣材料22支撐在腔室2的內部。上部電極21由具有多個排出孔23的電極板24(由例如石英形成)和支撐該電極24的由導電性材料(例如表面進行鈍化處理的鋁構成)構成的電極支撐體25構成。而且，基座5和上部電極21之間的間隔設置成可以調節(jié)。
在上部電極21的電極支撐體25的中央設置氣體導入口26。氣體供給管27與該氣體導入口26連接。此外處理氣體供給源30通過測溫表(bulb)28以及物質流量控制器29與該氣體供給管27連接。從該處理氣體供給源30供給用于等離子體蝕刻的蝕刻氣體。而且，在圖5中，僅圖示了一個由上述處理氣體供給源30等構成的處理氣體供給系統(tǒng)，但是處理氣體供給系統(tǒng)也可以設置多個。然后，從這些處理氣體供給系統(tǒng)，通過分別獨立地流量控制來將例如HBr、Cl2、O2、N2等氣體供給到腔室2中。
另一方面，在腔室2的底部連接排氣管31，排氣裝置35與該排氣管31連接。排氣裝置35具有渦輪泵等的真空泵，由此構成為可以將腔室2中抽真空直到規(guī)定的減壓空氣，例如0.67Pa(5mTorr)以下規(guī)定的壓力。
另外，在腔室2的側壁上設置閘門閥(gate valve)32。然后，在打開該閘門閥32的狀態(tài)，在腔室2和鄰近的裝載鎖定室(未圖示)之間傳送晶片W。
第1高頻電源40與上部電極21連接，在該供電線上插入匹配器41。另外，低通濾波器(LPF)42與上部電極21連接。該第1高頻電源40具有50～150MHz范圍的頻率。通過施加這樣的高頻率，能夠在腔室2中形成希望的電離狀態(tài)和高密度的等離子體，可以在比現有技術更低壓條件下進行等離子體處理。該第1高頻電源40的頻率優(yōu)選是50～80MHz，典型的采用圖示的60MHz或者其附近的頻率。
如圖6所示，匹配器41由匹配電路41a構成，該匹配電路41a和低通濾波器(LPF)42分別容納在設置在真空室2的上部的屏蔽箱45a，45b中。然后，從該低通濾波器(LPF)42的部分通過電阻46連接高壓直流電源(HV-PS)43，使得可將高壓直流電壓施加到上部電極21上。該高壓直流電源(HV-PS)43可施加例如1.5kV左右的高壓直流電壓，通過電阻46，調整使得不流過過剩的電流。
另一方面，第二高頻電源50連接到作為下部電極的基座5上，匹配器51插在該供電線中。該第二高頻電源50具有幾百～十幾MHz范圍的頻率。通過施加這樣范圍的頻率，能夠不會對作為被處理體的晶片W造成損壞且起到合適的電離作用。第2高頻電源50的頻率采用典型的圖示的13.56MHz或者800KHz等的頻率。
此外，在真空室2的側壁部分，設置可以將來自在真空室2中產生的等離子體的光導出的孔60，在該孔60的外側設置由光點二極管等構成的光檢測器61。然后，將在該光檢測器61檢測的光檢測信號輸入到等離子體檢測器62中，使得能夠檢測在真空室2中是否點火等離子體。
在上述構成的蝕刻處理裝置1中是這樣構成的，前述一體構成的各部分的動作根據未圖示的控制裝置總體地進行控制。
下面，按上述構成的等離子體處理裝置1，說明將在晶片W上形成的含硅的導電膜層103通過掩膜層104蝕刻成規(guī)定的圖案的工序。
首先，如前面前述，打開閘門閥32，將形成硅氧化膜層102，含硅的導電膜層103，以及形成規(guī)定圖案的掩膜層104的晶片W，通過未圖示的傳送臂等，從未圖示的裝載鎖定室傳送到腔室2中，放置在靜電卡盤11上。
然后，在傳送臂從真空室2退出后，關閉閘門閥32，將真空室2嚴密地密封。而且，在此刻，不從高壓直流電源13向靜電卡盤11施加高壓直流電壓。
接著，在通過排氣裝置35將真空室2中抽真空到規(guī)定的真空度之后，打開閥門28。然后，將來自處理氣體供給源30的主蝕刻用的蝕刻氣體(例如HBr和Cl2，或者HBr和Cl2和O2，或者Cl2和O2，或者HBr和O2，或者HBr)通過物質流量控制器29調整其流量，且通過處理氣體供給管27，氣體導入口26，上部電極21的中空部，電極板24的排出孔23，如圖5的箭頭所示，相對晶片W均勻排出。
與此同時，將腔室2中的壓力維持到規(guī)定的壓力，例如0.67～6.7Pa左右的壓力。
在這種狀態(tài)，接著，進行等離子體的點火，等離子體的點火按下面的順序進行。
即，如圖7所示，首先，開始從高壓直流電源(HV-PS)43對上部電極21施加高壓直流電壓。
接著，如果順序開始從第一高頻電源40對上部電極21供給高頻電功率，從第二高頻電源50對基座(下部電極)5供給高頻電功率，在此時刻，等離子體點火。此時，等離子體是否點火由前述光檢測器61和等離子體檢測器62確認。
然后，在等離子體點火后，開始從高壓直流電源13向靜電卡盤11(電極12)施加高壓直流電壓，進行晶片W的吸附。
之后，停止從高壓直流電源(HV-PS)43對上部電極21施加高壓直流電壓。而且，停止從高壓直流電源(HV-PS)43對上部電極21施加高壓直流電壓是為了在其后進行的由等離子體對晶片W進行蝕刻處理的過程中，高壓直流電壓的施加不會產生壞的影響。因此，在高壓直流電壓的施加不產生不良影響的過程的情況下，不必停止施加高壓直流電壓。
如上述，在從高壓直流電源(HV-PS)43對上部電極21施加高壓直流電壓的狀態(tài)下，如果點火等離子體，即使在現有技術困難的低壓條件下，也能夠進行匹配器41等的調整，確實地點火等離子體。例如，在使用HBr氣體的單一氣體作為蝕刻氣體的情況下，現有技術如果氣體壓力在0.67Pa(5mTorr)之下點火等離子體是困難的，在上述方法中，即使氣壓是0.67Pa(5mTorr)、0.40Pa(3mTorr)、0.27Pa(2mTorr)，也能夠確實地點火等離子體。
另外，即使在除了HBr氣體的單一氣體之外的情況下，例如，在含有HBr氣體的混合氣體的情況下，NF3氣體的單一氣體的情況下，包含NF3氣體的混合氣體的情況下，也能確實地點火等離子體。而且，關于氣體的種類，除了上述氣體之外，可適用于等離子體點火難的所有氣體，這是不言而喻的。
另外，由于在點火等離子體之前，由靜電卡盤11進行晶片W的吸附，所以在等離子體點火之前，也能防止將真空室2中的灰塵吸附到晶片W上。而且，在等離子體點火后，真空室2中的灰塵被吸到等離子體，由處理氣體的流動排出，所以即使由靜電卡盤11進行吸附晶片W，灰塵吸附到晶片W上的可能性也非常低。這種等離子體點火方法也可以在等離子體點火難的情況下進行，在等離子體點火容易的情況下，可使用通常的等離子體點火方法。
然后，通過上述點火的等離子體，首先，進行晶片W的含硅的導電膜層103的主蝕刻，在為前述圖1(b)之狀態(tài)的時刻結束該主蝕刻工序。而且，該主蝕刻工序結束的定時通過前述圖4所示的這樣構成的裝置來檢測。
接著，改變蝕刻條件，進行過蝕刻。該過蝕刻工序利用過蝕刻工序用的蝕刻氣體，例如HBr和O2的混合氣體，或者HBr單一氣體等的不含Cl2的氣體來進行，至少在比前述主蝕刻工序高的壓力下來進行。
另外，根據需要，區(qū)別進行第一過蝕刻工序和第二過蝕刻工序。
其中，后面進行的第二過蝕刻工序優(yōu)選在高選擇比的條件下進行，以使前述的選擇比無限大，這種情況下，優(yōu)選壓力是13Pa以上27Pa以下。
另外，第二過蝕刻工序前進行的第一過蝕刻工序優(yōu)選在主蝕刻工序和第二過蝕刻工序的中間壓力，例如6.7以上不到27Pa左右的壓力下來進行。
另外，過蝕刻工序通過一個工序來進行的情況下，優(yōu)選是在下述條件下進行蝕刻與特別進行過蝕刻工序的情況后的過蝕刻工序，即上述的第二過蝕刻工序相同的蝕刻條件。
按上述方法，作為實施例，在下面條件下進行蝕刻(主蝕刻工序)蝕刻氣體Cl2(流量50SCCM)+HBr(流量350SCCM)腔室壓力6.7Pa上部電極施加的高頻電功率700W下部電極施加的高頻電功率150W電極間距離170mmHe反壓399Pa(第一過蝕刻工序)蝕刻氣體HBr(流量150SCCM)腔室壓力8Pa上部電極施加的高頻電功率150W下部電極施加的高頻電功率20W電極間距離90mmHe反壓1330Pa(第二過蝕刻工序)蝕刻氣體HBr(流量200SCCM)腔室壓力27Pa
上部電極施加的高頻電功率700W下部電極施加的高頻電功率40W電極間距離150mmHe反壓1330Pa上述各個蝕刻工序的蝕刻速率、蝕刻速率的平面內均勻性、選擇比如下(主蝕刻工序)蝕刻速率217.7nm/min平面內均勻性±5％選擇比17.5(第一過蝕刻工序)蝕刻速率88.3nm/min平面內均勻性±7.3％選擇比452(第二過蝕刻工序)蝕刻速率75.7nm/min平面內均勻性±10.5％選擇比∞而且，主蝕刻工序和第一過蝕刻工序的切換在預料非常安全的作為基層的硅氧化膜層露出之前進行，第一過蝕刻工序和第二過蝕刻工序的切換在作為基層的硅氧化膜層即將露出之前(圖3所示的曲線A的即將開始傾斜之前)進行。
在第一過蝕刻工序和第二過蝕刻工序的切換中，為了提高選擇比，如果提高腔室壓力就降低蝕刻速率的平面內均勻性。此時，通過加大上下部電極施加的高頻電功率，進一步擴大電極間距離，能夠提高蝕刻速率的平面內均勻性。
通過上述實施例，能夠基本上不對作為基層的硅氧化膜層造成損害，而且不擾亂含硅的導電膜層的蝕刻形狀，能夠很好地僅蝕刻除去含硅的導電膜層。
而且，在上述例子中，針對特別進行第一和第二過蝕刻工序的情況下說明了過蝕刻工序，但是如前所述，也可以將過蝕刻工序作為單一的過蝕刻工序來進行。
下面，通過前述裝置，在下面的條件下進行蝕刻，將蝕刻氣體中的氧的流量設為1，3，5SCCM來分別進行蝕刻。
蝕刻氣體HBr(流量100SCCM)+O2(流量1，3，5SCCM)腔室壓力40Pa上部電極施加的高頻電功率250W下部電極施加的高頻電功率100W電極間距離80mmHe反壓1330Pa上述蝕刻結果如下(氧流量1SCCM)蝕刻速率159.8nm/min平面內均勻性±5.4％選擇比10(氧流量3SCCM)蝕刻速率165.3nm/min平面內均勻性±5.4％選擇比104(氧流量5SCCM)蝕刻速率167.2nm/min平面內均勻性±5.7％選擇比139如上述結果所示，即使腔室壓力是低壓，通過增加氧的添加量，能夠維持蝕刻速率、平面內均勻性，且增加選擇比。如果該氧的添加量超過15％，就容易產生堆積，所以該氧的添加量優(yōu)選為1～5％左右，更進一步，優(yōu)選為3～5％。按上述，通過調整氧的添加量，也能夠增加選擇比。
而且，在上述例子中，為平行平板型，說明了使用對上部電極和下部電極兩者供給高頻電功率進行蝕刻的蝕刻裝置的實施形式，但是本發(fā)明不限于該實施形式，可以使用所有的等離子體蝕刻裝置，例如，可以使用僅對上部電極、下部電極中的一個電極供給高頻電功率方式的蝕刻裝置，利用磁場控制等離子體的蝕刻裝置等，這是不言而喻的。
如上面的詳細說明，按本發(fā)明的干蝕刻方法，與現有技術比較，能夠提高含硅的導電膜層對硅氧化膜的選擇比，能夠不蝕刻作為基層的硅氧化膜層，而且不擾亂含硅的導電膜層的蝕刻形狀，能夠確實地僅蝕刻除去希望的含硅的導電膜層。
另外，在近些年的等離子體處理中，由于對應于半導體裝置等的電路圖案的微小化進行高精度的等離子體處理，所以要進行將真空室內的處理氣體的壓力降低的低壓化，為此，等離子體的點火慢慢變得困難。
而且，通常情況下，對電極供給高頻電功率是通過用于獲得阻抗匹配的匹配器來進行的，但該匹配器通常根據改變可變電容器的電容來匹配(阻抗匹配)。
然后，在等離子體點火困難的情況下，由該匹配器的最初狀態(tài)，或者等離子體點火，或者不點火。即如果匹配器的最初狀態(tài)的可變電容器的電容不是能夠對電極提供很好的電功率的值，不能等離子體點火。
為此，在等離子體點火困難的狀態(tài)，一邊微調可變電容器的電容，一邊產生必要的調整，以使得匹配器的狀態(tài)變?yōu)榈入x子體點火狀態(tài)，更進一步，如果將處理氣體的壓力設為低壓，盡管處于匹配器的狀態(tài)，也不能等離子體點火。
另外，作為對應于低壓化的技術，對上部電極和下部電極供給不同頻率的高頻電功率，作為在上部電極產生等離子體用的高頻電功率，例如，進行提供比現有的50～80MHz等還高的頻率的高頻電功率，但即使在這種構成中，對于等離子體點火也不充分。
這種現象在一部分處理氣體中特別明顯，例如，在使用HBr氣體的單一氣體作為處理氣體等情況下，即使對于向上述上部電極，下部電極供給不同頻率的高頻電功率的構成中，如果將氣體壓力降低，例如設為0.67Pa(5mTorr)以下程度，就不能等離子體點火。
另外，在上述這樣的等離子體點火時，如果預先為了將被處理基板靜電吸附到下部電極上而對靜電卡盤施加直流電壓，而處于吸附被處理基板的狀態(tài)，具有等離子體點火變容易的傾向。
即，這樣，如果對靜電卡盤施加直流電壓而處于吸附被處理基板的狀態(tài)，推測由靜電卡盤的直流電壓而產生的電場起到活化處理氣體，使等離子體點火變容易的有益作用。
但是，如上前述，在點火等離子體之前，如果預先對靜電卡盤施加直流電壓，處于將被處理基板吸附的狀態(tài)，由靜電容易將灰塵吸附到被處理基板上，成為產生缺陷的一個原因，具有導致降低成品率的情況。
這樣，在等離子體點火困難的情況下，優(yōu)選采用前述的等離子體點火方法。
產業(yè)上的可利用性本發(fā)明的干蝕刻方法可以用于進行半導體元件制造的半導體制造工業(yè)中。因此，具有產業(yè)上的可利用性。
權利要求
1.一種干蝕刻方法，通過在該含有硅的導電膜層上形成的規(guī)定的圖案形狀的掩膜層，利用至少含有HBr氣體的蝕刻氣體，對在硅氧化膜層上形成的含硅的導電膜層進行蝕刻，其特征在于，包括在不到13Pa的第一壓力下進行等離子體蝕刻的主蝕刻工序；在所述主蝕刻工序后，以比所述主蝕刻工序高的13Pa之上，27Pa之下的第二壓力進行等離子體蝕刻的過蝕刻工序。
2.根據權利要求1所述的干蝕刻方法，其特征在于所述含有硅的導電膜層是多晶硅層。
3.根據權利要求1所述的干蝕刻方法，其特征在于所述含有硅的導電膜層是硅化物層。
4.根據權利要求1所述的干蝕刻方法，其特征在于所述含有硅的導電膜層是多晶硅層和其上的硅化物層。
5.根據權利要求1所述的干蝕刻方法，其特征在于所述過蝕刻工序的蝕刻氣體是由HBr和O2的混合氣體或者HBr氣體構成的。
6.根據權利要求1所述的干蝕刻方法，其特征在于所述主蝕刻工序的蝕刻氣體由HBr和Cl2，或者HBr和Cl2和O2，或者Cl2和O2，或者HBr和O2的混合氣體，或者HBr氣體構成。
7.根據權利要求1所述的干蝕刻方法，其特征在于所述過蝕刻工序具有第一過蝕刻工序；在該第一過蝕刻工序之后進行的第二過蝕刻工序。
8.根據權利要求7所述的干蝕刻方法，其特征在于與所述第一過蝕刻工序的壓力相比，所述第二過蝕刻工序的壓力較高。
9.根據權利要求1所述的干蝕刻方法，其特征在于在檢測到所述含有硅的導電膜層的蝕刻狀態(tài)，露出該含有硅的導電膜層的下層的所述硅氧化膜層之前，結束所述主蝕刻工序。
10.一種干蝕刻方法，通過在該含有硅的導電膜層上形成的規(guī)定的圖案形狀的掩膜層，利用至少含有HBr氣體的蝕刻氣體，對在硅氧化膜層上形成的含硅的導電膜層進行蝕刻，其特征在于在所述蝕刻氣體中含有1～15％體積的O2。
11.根據權利要求10所述的干蝕刻方法，其特征在于在所述蝕刻氣體中含有3～5％體積的O2。
全文摘要
從圖1(a)所示的狀態(tài)開始，作為蝕刻氣體，使用至少含有HBr的氣體，例如HBr+Cl
文檔編號H01L21/3213GK1516893SQ0281196
公開日2004年7月28日 申請日期2002年6月7日 優(yōu)先權日2001年6月15日
發(fā)明者飯嵨悅夫, 飯 悅夫, 和, 山田紀和 申請人:東京毅力科創(chuàng)株式會社