專利名稱：一種能提高多芯片封裝合格率的封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片的封裝方法，尤其涉及一種多芯片的封裝方法。
其具體工藝過程簡述如下。請(qǐng)參照

圖1A-圖1C，在本例中以三枚芯片的封裝為例。如圖1A所示，首先，準(zhǔn)備一塊適當(dāng)大小的基板101，然后，對(duì)晶圓劃片后，進(jìn)行上片，即，把3枚芯片102A、102B和10C3上到基板101上；然后，如圖1B所示，對(duì)3枚芯片分別進(jìn)行焊線步驟，即通過金線103將芯片102A、102B和102C電連接到基板101背面的焊球104上(如圖1C所示)；最后為焊線后的芯片和基板進(jìn)行模壓工序，即用高溫下熔化的塑封膠105注入模具，將塑封膠105固化在基板101上，把芯片102A、102B和102C以及金線103保護(hù)起來。
上述這種傳統(tǒng)的多芯片封裝方法存在如下問題1.由于器件中擺放了多個(gè)芯片，致使進(jìn)行模壓工序時(shí)，流動(dòng)的塑封膠受到不同的芯片及金線的阻礙，模具內(nèi)流態(tài)很亂，從而對(duì)金線造成很大的沖擊，導(dǎo)致短路或斷路等失效形式。尤其是對(duì)于比較小的芯片，由于連接的金線較少，較稀疏，會(huì)造成更大的影響。
2.當(dāng)多個(gè)芯片中的一個(gè)芯片失效時(shí)，整個(gè)器件都要報(bào)廢，導(dǎo)致封裝良品率很低。特別在圖1的例子中，有一枚較大芯片和兩枚較小芯片。通常，大芯片的成本會(huì)遠(yuǎn)大于小芯片。所以當(dāng)小芯片失效時(shí)，盡管較大的芯片是正常的，但整個(gè)器件都要報(bào)廢。這就導(dǎo)致高昂的成本以及封裝的合格率遠(yuǎn)小于單個(gè)芯片的器件。
根據(jù)本發(fā)明的上述目的，本發(fā)明提供的多芯片封裝方法包括準(zhǔn)備一基板；對(duì)多個(gè)晶圓劃片得到多枚芯片，將多枚芯片之一或一部分芯片進(jìn)行上片，放置到所述基板上；對(duì)所述一枚芯片或一部分芯片進(jìn)行焊線；通過點(diǎn)膠工序，用常溫下為液態(tài)的塑封膠將所述一枚芯片或一部分芯片覆蓋形成突起，并固化；對(duì)經(jīng)覆蓋的所述一枚芯片或一部分芯片進(jìn)行測(cè)試；將所述多枚芯片中余下的部分芯片進(jìn)行上片和焊線；對(duì)包括所述基板和所述多枚芯片的整個(gè)器件進(jìn)行模壓，用高溫下熔化的塑封膠沖入模具中，在所述多枚芯片上形成塑封膠。
如上所述的多芯片封裝方法，所述多枚芯片之一或一部分芯片為小芯片。
如上所述的多芯片封裝方法，在所述基板上開設(shè)有一個(gè)或多個(gè)腔體，所述多枚芯片之一、一部分或全部放置于所述腔體中。
如上所述，在本發(fā)明的多芯片封裝方法中，把待封裝的多枚芯片分成了兩部分，將在模壓工序時(shí)容易受損的(小)芯片先進(jìn)行點(diǎn)膠工序，用常溫下為液態(tài)的塑封膠進(jìn)行覆蓋，減少其損壞的可能性，同時(shí)，對(duì)該步驟后的半成品進(jìn)行測(cè)試，在測(cè)試合格后繼續(xù)封裝其它價(jià)值較高的芯片，以提高最后成品的合格率，減少或基本消除因成本較低的芯片受損致使整片集成電路報(bào)廢的情況發(fā)生。
下一步是本發(fā)明與傳統(tǒng)技術(shù)相區(qū)別的關(guān)鍵步驟，即對(duì)上述經(jīng)上片和焊線后的部分芯片進(jìn)行覆蓋，即，通過點(diǎn)膠工序，用常溫下為液態(tài)的塑封膠6覆蓋芯片2A、2B及其金線3，固化后形成突起，以保護(hù)芯片2A、2B及其金線。由于在此步驟是以常溫下為液態(tài)的塑封膠，因此，不會(huì)造成金線漂移?？梢蕴岣咝⌒菊鞣庋b的成品率。上述步驟可以參見圖2B和圖2C，其中圖2C是圖2B的俯視圖。
在完成上述步驟之后，先對(duì)該半成品進(jìn)行測(cè)試，該測(cè)試可以利用測(cè)試設(shè)備自動(dòng)進(jìn)行，在測(cè)試合格的情況下繼續(xù)以下的步驟。
然后，對(duì)余下的芯片，即芯片2C進(jìn)行上片和焊線工序，其方法同上，并可參見圖2D和圖2E。最后，對(duì)整個(gè)器件進(jìn)行模壓，即用高溫下熔化的塑封膠沖入模具中，在所有芯片上形成塑封膠5。這時(shí)，由于易在模壓工序時(shí)受損(即易造成金線漂移)的小芯片已被塑封體6覆蓋，因此，在該模壓工序時(shí)不再會(huì)造成金線漂移現(xiàn)象，因此，該模壓工序不會(huì)對(duì)小芯片造成壞，從而可以有效地提高成品率和合格率。
圖3A和圖3B示出了本發(fā)明的兩種變形。如圖3A所示，在基板1上，開設(shè)腔體7，在上片時(shí)，將小芯片2A和2B置于腔體7內(nèi)，這樣可以降低液體塑封膠形成的突起的高度。當(dāng)然，也可以為大芯片2C設(shè)置腔體8(如圖3B所示)，同樣可以起到降低集成電路厚度的作用。
權(quán)利要求
1.一種多芯片封裝方法包括準(zhǔn)備一基板；對(duì)多個(gè)晶圓劃片得到多枚芯片，將多枚芯片之一或一部分芯片進(jìn)行上片，放置到所述基板上；對(duì)所述一枚芯片或一部分芯片進(jìn)行焊線；然后進(jìn)行點(diǎn)膠，用常溫下為液態(tài)的塑封膠將所述一枚芯片或一部分芯片覆蓋形成突起，并固化；對(duì)經(jīng)覆蓋的所述一枚芯片或一部分芯片進(jìn)行測(cè)試；將所述多枚芯片中余下的部分芯片進(jìn)行上片和焊線；對(duì)包括所述基板和所述多枚芯片的整個(gè)器件進(jìn)行模壓，用高溫下熔化的塑封膠沖入模具中，在所述多枚芯片上形成塑封膠。
2.如權(quán)利要求1所述的多芯片封裝方法，其特征在于，所述多枚芯片之一或一部分芯片為小芯片。
3.如權(quán)利要求1或2所述的多芯片封裝方法，其特征在于，在所述基板上開設(shè)有一個(gè)或多個(gè)腔體，所述多枚芯片之一、一部分或全部放置于所述腔體中。
全文摘要
本發(fā)明提供一種能提高多芯片封裝合格率的封裝方法。傳統(tǒng)的多芯片封裝方法存在著合格率低的問題。本發(fā)明的多芯片封裝方法包括準(zhǔn)備一基板；對(duì)多個(gè)晶圓劃片得到多枚芯片，將多枚芯片之一或一部分芯片進(jìn)行上片，放置到所述基板上；對(duì)所述一枚芯片或一部分芯片進(jìn)行焊線；進(jìn)行點(diǎn)膠，用常溫下為液態(tài)的塑封膠將所述一枚芯片或一部分芯片覆蓋形成突起，并固化；對(duì)經(jīng)覆蓋的所述一枚芯片或一部分芯片進(jìn)行測(cè)試；將所述多枚芯片中余下的部分芯片進(jìn)行上片和焊線；對(duì)包括所述基板和所述多枚芯片的整個(gè)器件進(jìn)行模壓，用高溫下熔化的塑封膠沖入模具中，在所述多枚芯片上形成塑封膠。本發(fā)明的上述方法可以有效地提高合格率。
文檔編號(hào)H01L21/02GK1464540SQ0211223
公開日2003年12月31日 申請(qǐng)日期2002年6月26日 優(yōu)先權(quán)日2002年6月26日
發(fā)明者王濤 申請(qǐng)人:威宇科技測(cè)試封裝(上海)有限公司