專(zhuān)利名稱(chēng)：肖特基二極管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于可在CMOS制程內(nèi)容中制造的肖特基二極管。
如果施加做為表面接觸之一金屬層至一微弱的導(dǎo)電摻雜的半導(dǎo)體材料，于半導(dǎo)體材料之一邊緣區(qū)域內(nèi)-鄰近金屬-形成一個(gè)與電荷載子有關(guān)之被充滿(enrich)或空乏(deplete)的層，依據(jù)所使用的材料而定。在一空乏邊緣層的情況中，所獲得的金屬半導(dǎo)體接觸因此具有可與半導(dǎo)體材料中之pn結(jié)相比較的特性。此種類(lèi)似二極管金屬半導(dǎo)體接觸是由W.Schottky(肖特基)所發(fā)明，因此被稱(chēng)為肖特基二極管。
肖特基二極管具有以高電阻為特性之逆向(inverse direction)，以及一順向(forward direction)，于順向中，肖特基二極管可依據(jù)所施加之電壓的極性而操作。雖然肖特基二極管沒(méi)有習(xí)知具有pn結(jié)的二極管的阻擋能力，但其可以被一小順向電壓所區(qū)別。因此，在CMOS技術(shù)中也有肖特基二極管的需要，尤其是在高頻電路中。然而，在CMOS制程中制造肖特基二極管是困難的，因?yàn)楝F(xiàn)有的半導(dǎo)體層對(duì)肖特基二極管而言通常具有太高的摻雜。
在CMOS制程的內(nèi)容中，為了制造晶體管，被互補(bǔ)地?fù)诫s的井區(qū)(doped well)在一個(gè)通常是p導(dǎo)電半導(dǎo)體基體或基板中被制造。n摻雜的井被設(shè)置在基板的半導(dǎo)體材料中，而p摻雜的基板被設(shè)致于n摻雜的井中。被摻雜井所占用的體積在每一情況中延伸至基板的頂側(cè)。在井區(qū)的接口的上部邊緣，也就是說(shuō)基板的頂側(cè)，藉由半導(dǎo)體材料的氧化或稱(chēng)為STI(shallow trench isolation，淺溝槽隔離)區(qū)域形成隔離區(qū)域，并在基板頂側(cè)將井互相隔離。為了井的電性連接，施加一金屬接觸，其最好是由一接觸孔填充(via，穿孔)所形成，也就是說(shuō)在井上方介電層中蝕刻掉之接觸孔的金屬化填充(via hole，穿透孔)。為獲得接觸金屬與半導(dǎo)體材料之間的低阻抗結(jié)，此接觸被施加至形成于井中并具有相同導(dǎo)電符號(hào)之高摻雜接觸區(qū)域。
美國(guó)第4,874,714專(zhuān)利描述一種在CMOS制程中制造側(cè)面肖特基二極管的方法。在弱n摻雜半導(dǎo)體材料上之做為肖特基二極管之硅化物半導(dǎo)體結(jié)藉由半導(dǎo)體基體頂側(cè)上之間隔而與一低阻抗金屬半導(dǎo)體接觸隔離。
DE 198 24 417 A1描述一種積體化的肖特基二極管，其中一低阻抗n導(dǎo)電層出現(xiàn)在n型井中，該層被提供一肖特基接觸并且被一導(dǎo)環(huán)包圍。該肖特基接觸被設(shè)計(jì)為圍繞一中央pn結(jié)的環(huán)。
JP2000174293揭露半導(dǎo)體材料上之鈦硅化物適合形成一肖特基二極管。
本發(fā)明之一目的在提供一種改善的肖特基二極管結(jié)構(gòu)，其可在不需要CMOS制程中重大額外花費(fèi)的情況下實(shí)現(xiàn)。
本發(fā)明之目的藉由具有權(quán)利要求第1項(xiàng)特征之肖特基二極管而達(dá)成。其它的改善則呈現(xiàn)在權(quán)利要求的附屬項(xiàng)中。
依據(jù)本發(fā)明之肖特基二極管具有藉由半導(dǎo)體本體或基板內(nèi)之半摻雜的井的頂側(cè)之一薄金屬層及/或金屬硅化物所形成之肖特基結(jié)。對(duì)照所介紹之CMOS井上之低阻抗接觸的制造，一金屬，在本實(shí)施例中將是鈦，并非被施加至高摻雜接觸區(qū)域，而是施加于摻雜井之輕摻雜半導(dǎo)體材料，例如高電壓晶體管制造之HV井。
薄金屬層較好是藉由所謂的襯墊(liner)所形成，其于一接觸孔填充的情況中被當(dāng)成防止半導(dǎo)體材料至金屬內(nèi)的向外擴(kuò)散，并用以改進(jìn)半導(dǎo)體材料上之接觸的黏著特性。此櫬墊以半導(dǎo)體材料上之一薄層出現(xiàn)，或是在另一實(shí)施例中，位于半導(dǎo)體材料上方之同樣的金屬硅化物上。肖特基二極管之電性連接是藉由在基板頂側(cè)之接觸孔填充或基板內(nèi)的襯墊而形成。
肖特基二極管的操作特性必需由平行于基板表面的電流控制，并且由設(shè)計(jì)肖特基結(jié)的側(cè)面邊緣而被改善，因此它們只要是可能的，尤其是大的曲線。經(jīng)由輕摻雜接觸區(qū)域至輕摻雜井之電性連接最好是以如此的方式作用，即在由襯墊或金屬硅化物層所形成之肖特基結(jié)與高摻雜接觸區(qū)域之一側(cè)面邊緣-面對(duì)肖特基結(jié) -之間有一個(gè)足夠的固定距離。尤其是，此金屬硅化物層及高度摻雜接觸區(qū)域可以被形成手指形狀的圖案，并以似梳方式互相嚙合。
依據(jù)本發(fā)明之肖特基二極管使用圖一至五所示之實(shí)施例而被詳細(xì)描述。
圖一及二表示依據(jù)本發(fā)明之肖特基二極管之剖面圖。
圖三及圖四表示依據(jù)圖二之實(shí)施例之平面圖。
圖五表示另一實(shí)施例之平面圖。
圖一表示形成于半導(dǎo)體基體或基板1內(nèi)之摻雜的井2，3，且被設(shè)置為一者在另一者之中。于此情況中，基板1系一p導(dǎo)電基板，而摻雜井系一較低的高電壓n型井HVn以及一較高電壓p型井HVp埋入其中，如同一般對(duì)應(yīng)組件用之CMOS制程。為了內(nèi)部摻雜井2的電性連接，出現(xiàn)至少一接觸區(qū)域4，其于本例中為了低接觸電阻而被高度摻雜，p+摻雜。
于此例中，摻雜的井2被設(shè)置于另一摻雜井3之中，其中半導(dǎo)體材料為相反導(dǎo)電符號(hào)而被摻雜，于此情況中是n導(dǎo)電。于此例中，為了電性接觸，另一摻雜井被提供至少一具有相同導(dǎo)電性符號(hào)(n+摻雜)之高度摻雜接觸區(qū)域并允許肖特基二極管相對(duì)于基板1的遮蔽。摻雜的井2，3被提供隔離區(qū)域Ox。于此例中的基板1具有p+摻雜之電性連接用之接觸區(qū)域6。
于此例中，肖特基二極管之電性接觸系藉由被導(dǎo)入覆蓋于組件頂側(cè)之介電層11中之接觸孔KL內(nèi)之接觸孔填充8，9而實(shí)現(xiàn)。此接觸孔填充以做為襯墊7之薄金屬應(yīng)用為前提。此襯墊7出現(xiàn)在做為肖特基結(jié)之接觸孔填充8與摻雜井2之間的邊界以及接觸孔填充9與本身具有來(lái)自CMOS制程之已知的功能的高度摻雜區(qū)域4，5，6之間。為形成肖特基二極管，在襯墊7與摻雜井2之半導(dǎo)體材料之間可能是額外的金屬層。
圖二說(shuō)明另一實(shí)施例，其中肖特基二極管形成于p導(dǎo)電基板1中之一高電壓n型井HVn之上。于此情況中，摻雜井2以高度n導(dǎo)電形式被摻雜。用以形成肖特基二極管之獨(dú)立部份之接觸孔填充8之設(shè)置于此相對(duì)于圖一之實(shí)施例而被修改。參考標(biāo)號(hào)指示對(duì)應(yīng)圖一的部份。
肖特基結(jié)之側(cè)面邊緣最好被設(shè)計(jì)為盡可能地長(zhǎng)。這因此是較好的，如果，假設(shè)金屬硅化物層10的出現(xiàn)，其邊緣被形成在層平面中盡可能延伸的圖案。然而，這是有利的，如果設(shè)置于摻雜井2內(nèi)之接觸區(qū)域4的側(cè)面邊界具有類(lèi)似結(jié)構(gòu)，則功率在大約相同小的距離被全面提供至肖特基結(jié)。
圖三說(shuō)明依據(jù)圖二在被標(biāo)示位置之結(jié)構(gòu)的平面圖。從此處可以看出，于此實(shí)施例中，接觸區(qū)域4與摻雜井2連續(xù)接觸并形成一格柵。金屬硅化物層10的長(zhǎng)條被設(shè)置于格柵的部份之間。薄襯墊及被導(dǎo)入接觸孔內(nèi)之接觸孔填充形成在接觸區(qū)域4上以及金屬硅化物層10之上的接觸K。金屬硅化物層10之上的接觸形成肖特基二極管之獨(dú)立部份。
圖四表示具有圖三實(shí)施例之實(shí)施結(jié)構(gòu)，不同之處在于金屬硅化物層10被省略，而肖特基結(jié)系由輕摻雜半導(dǎo)體材料之襯墊所形成。
圖五表示依據(jù)本發(fā)明之另一肖特基二極管之較佳結(jié)構(gòu)之平面圖。于此例中，此金屬硅化物層10被形成手指形式的圖案。此結(jié)構(gòu)被使用并埋入在半導(dǎo)體基體或基板頂側(cè)上之摻雜井2之內(nèi)。于此情況中，高度摻雜接觸區(qū)域4較好也是手指形狀設(shè)計(jì)且以似梳形式與金屬硅化物層1嚙合。
于此例示實(shí)施例中，最好提供引線18做為電性連接之用，其為具有圖案之金屬硅化物層10之一部份。電流可以經(jīng)由同樣高度摻雜之與接觸區(qū)域4合并之另一引線19被輸入半導(dǎo)體材料內(nèi)之接觸區(qū)域4。引線18，19可被導(dǎo)引至該肖特基二極管做為一組件所屬之電子電路的另一部份，或在相同的方式中，被導(dǎo)引至頂側(cè)具有金屬接觸之圖一的例示實(shí)施例。在后者的情況中，該引線最好被提供做為被施加金屬接觸的接觸區(qū)域的適合延伸。
在金屬硅化物層10與接觸區(qū)域4之間的邊緣于手指形狀的結(jié)構(gòu)中在所有的點(diǎn)大約是一致地小，由于金屬硅化物層10與接觸區(qū)域4之結(jié)-連續(xù)互相平行-。金屬硅化物層10的側(cè)面邊緣以及，最好是在與其相距一小距離之處，對(duì)所有點(diǎn)都一樣，以及一相關(guān)接觸區(qū)域的邊緣可以被設(shè)計(jì)為不規(guī)則曲線，分枝狀或有裂縫的。如果沒(méi)有金屬硅化物層，相同的情況適用由襯墊及摻雜井之半導(dǎo)體材料上之接觸填充所形成之肖特基結(jié)的邊緣。
做為肖特基二極管功能之結(jié)邊緣應(yīng)該總是具有盡可能長(zhǎng)的整體長(zhǎng)度。肖特基二極管的金屬層可以是一薄金屬層，尤其是一金屬洞填充之襯墊，或一金屬硅化物或金屬硅化物層上之襯墊。在所有較佳實(shí)施例中，適用于肖特基結(jié)之材料最好是鈦，于此情況中的金屬硅化物層是鈦硅化物。
參考標(biāo)號(hào)表1基板2摻雜井3摻雜井4接觸區(qū)域5接觸區(qū)域6接觸區(qū)域7襯墊8接觸孔填充9接觸孔填充10 金屬硅化物層11 介電層18 引線19 引線K接觸KL 接觸孔Ox 隔離區(qū)域
權(quán)利要求
1.一種肖特基二極管，具有一弱導(dǎo)電摻雜井(2)，被形成于一半導(dǎo)體基體或一基板(1)內(nèi)；一金屬層位于該井(3)之上用以形成具有側(cè)面邊緣之肖特基結(jié)；以及至少一接觸區(qū)域(4)，其為了具有該摻雜井(2)中之一側(cè)邊界之低阻抗接觸連接而被高度摻雜，特征在于，該金屬層系一薄金屬層，一接觸孔填充之襯墊(7)，一金屬硅化物層(10)或一金屬硅化物層(10)之上的襯墊；該接觸區(qū)域(4)具有一格柵形狀，手指狀或類(lèi)似梳狀的結(jié)構(gòu)，或具有不規(guī)則曲線，分枝狀或有裂縫的邊緣，以及該肖特基結(jié)之邊緣被設(shè)計(jì)為是長(zhǎng)的及/或大的曲線，不規(guī)則曲線，分枝狀或有裂縫的。
2.如權(quán)利要求第1項(xiàng)之肖特基二極管，其中在該肖特基結(jié)之側(cè)面邊緣與面對(duì)該肖特基結(jié)之高度摻雜區(qū)域(4)之側(cè)面邊緣之間有一本質(zhì)上固定的距離。
3.如權(quán)利要求第1或2項(xiàng)之肖特基二極管，其中該摻雜井(2)系CMOS技術(shù)之一高電壓n型井或一高電壓p型井。
4.如權(quán)利要求第1至3項(xiàng)任一項(xiàng)之肖特基二極管，其中，該摻雜井(2)系位于另一摻雜井(3)之內(nèi)，其被摻雜而有相反的導(dǎo)電性符號(hào)而，以及該另一摻雜井(3)被提供而至少一具有與該另一摻雜井之導(dǎo)電性符號(hào)相同之另一高摻雜接觸區(qū)域(5)。
5.如權(quán)利要求第1至4項(xiàng)任一項(xiàng)之肖特基二極管，其中，存在具有一手指形狀之金屬硅化物層(10)。
6.如權(quán)利要求第5項(xiàng)之肖特基二極管，其中該接觸區(qū)域(4)被設(shè)計(jì)為手指形狀，并以類(lèi)似梳的形式與金屬硅化物層(1)互相嚙合。
全文摘要
本發(fā)明肖特基二極管具有由位于半導(dǎo)體基體或基板內(nèi)之一摻雜井頂側(cè)之一薄金屬層及/或金屬硅化物所形成之一肖特基結(jié)。與CMOS井上之低阻抗接觸之制程不同，在較佳實(shí)施例中，一精準(zhǔn)的鈦不被施加至高摻雜接觸區(qū)域，而是被施加至摻雜井之輕摻雜半導(dǎo)體材料，例如高電壓晶體管制造用之HV井。
文檔編號(hào)H01L29/47GK1639876SQ01821927
公開(kāi)日2005年7月13日 申請(qǐng)日期2001年12月27日 優(yōu)先權(quán)日2001年1月11日
發(fā)明者J·迪特爾, H·塔迪肯 申請(qǐng)人:因芬尼昂技術(shù)股份公司