專利名稱：非揮發(fā)性記憶裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性半導(dǎo)體內(nèi)存技術(shù)，特別是涉及一種較少自我對(duì)準(zhǔn)接觸數(shù)組，且為三多晶硅柵極，以及由源極注入電子的快擦寫存儲(chǔ)單元(Flash memory)裝置及其制造方法。


圖1A到圖1C顯示美國(guó)專利第5,280,446號(hào)，由Ma等人在1994年1月8日申請(qǐng)的較少自我對(duì)準(zhǔn)接觸數(shù)組，且為三個(gè)多晶硅柵極，以及由源極注入電子的快擦寫存儲(chǔ)編程只讀存儲(chǔ)器單元(其后以flashEPROM簡(jiǎn)稱)。
于圖1A中，每一個(gè)單元包括一漏極擴(kuò)散區(qū)40，一源極擴(kuò)散區(qū)50，一浮置柵10(亦即第1層多晶硅)，一控制柵20(第二層多晶硅)，以及一選擇柵30(第三層多晶硅)。此浮置柵10與一控制柵20延伸于信道區(qū)域L的第一部份L1上，源極擴(kuò)散區(qū)50則與該浮置柵10在側(cè)向上相距一段L2的距離，L2是形成信道區(qū)域L的第二部分。漏極擴(kuò)散區(qū)40是自我對(duì)準(zhǔn)區(qū)域，且其上疊層一浮置柵10與控制柵20。由于其將兩連續(xù)連接的晶體管(亦即該選擇柵晶體管與浮置柵晶體管)合并成一單一的內(nèi)存單元，因此這種構(gòu)造一般是指分離柵極(split gate)的構(gòu)造。此選擇柵極30所延伸的方向垂直于漏極的延伸方向，并于該單元的每一列中跨越每一單元的漏極擴(kuò)散區(qū)40、控制柵極20、信道區(qū)域L的L2部分、以及該源極擴(kuò)散區(qū)50。
圖1B顯示對(duì)應(yīng)于圖1A的截面圖之兩列內(nèi)存單元的布局(layout)；此浮置柵系以斜線區(qū)域10所表示，漏極擴(kuò)散區(qū)則彼此連接在一起形成一欄40(漏極位線)，源極擴(kuò)散區(qū)則彼此相連成其它位線50(源極位線)，此控制柵極并相連而成其它欄20(多晶硅位線)，以及選擇柵及相連在一起形成一列30(字符線)，系垂直于該些欄。
此漏極與源極擴(kuò)散位線是由金屬帶(未顯示)所形成，以減少擴(kuò)散位線的阻值。這是必須的程序，以達(dá)成理想的讀與程序化(programming)特性。利用金屬以用于與金屬化的擴(kuò)散位線接觸(contact)(每64或128個(gè)單元必須使用一個(gè)接觸)。用于沿著該些位線的接觸數(shù)量取決所需的技術(shù)及組件性能，而這種結(jié)構(gòu)一般為較少接觸的數(shù)組，它不同于傳統(tǒng)一般的源極數(shù)組結(jié)構(gòu)(其中，每?jī)蓚€(gè)單元即需要一個(gè)接觸)，且接觸設(shè)計(jì)方法并不會(huì)限制單元的大小。因而要放大或縮小該種具有較少接觸的數(shù)組內(nèi)存單元是較容易的。
圖1C為分別依據(jù)圖1A所示的截面圖與圖1B所示的布局而顯示的電路圖，其具有二列及六欄的內(nèi)存單元；此圖標(biāo)顯示沿著每一列的鏡像(mirror image)形成，即沿著每一列的二相鄰內(nèi)存單元為其它的鏡像。
此數(shù)組結(jié)構(gòu)的讀、程序化、及擦除(erase)動(dòng)作是于前述的美國(guó)專利第5,280,446號(hào)中有詳細(xì)的說明，但以下解釋便已足夠說明；通過源極側(cè)的注入(injection)便可達(dá)到程序化，且透過在浮置柵與漏極間的擴(kuò)散而形成的隧穿效應(yīng)亦可達(dá)到擦除的效果。
這種flash EPROM具有一些缺點(diǎn)；首先，在沉積(deposition)與定義(definition)選擇柵30(圖1A與圖1B)時(shí)，在選擇柵30相鄰的列間形成多晶硅條(stringer)，使得其間呈電性短路(electricalshort)。這種用于周圍及數(shù)組結(jié)構(gòu)的條狀形式，由于選擇柵30位于第一層與第二層多晶硅所形成的高的疊層上(大約400089埃高)，以及公知的選擇柵使用的蝕刻法，并不能完全移除在數(shù)組區(qū)域中第三層多晶硅，而殘留多晶硅條，因此需要額外的蝕刻步驟。既然在周圍區(qū)域的第三層多晶硅并不需要過蝕刻(over etching)，便需要另外加入掩膜步驟。
其次，此第二層多晶硅(控制柵20)由于多晶硅的疊層而無法接觸到硅化鎢(tungsten silicide)；在三層多晶硅所形成的夠高的疊層中不與硅化鎢層結(jié)合只會(huì)增加疊層的問題，如該多晶硅條。但是，沒有硅化鎢，控制柵20的RC時(shí)間常數(shù)會(huì)變大，造成程序化與擦除動(dòng)作的速度緩慢。
第三，于高積集度的內(nèi)存組件中，因?yàn)橐话闩c多晶硅字符線(選擇柵30)相關(guān)的RC時(shí)間延遲，所以需要由金屬所形成的長(zhǎng)條狀多晶硅字符線以達(dá)到合理的位置接達(dá)時(shí)間(address access time)。這種長(zhǎng)條需要滴狀接觸(drop contact)以在多晶硅位線與金屬長(zhǎng)條間形成電性接觸；而此種滴狀接觸又造成更大的數(shù)組面積。
第四，在選擇柵氧化(oxidation)步驟間會(huì)形成柵氧化層，它產(chǎn)生一種現(xiàn)象，一般稱之為″尖端″(cusping)效應(yīng)，造成多個(gè)可靠度(reliability)問題。圖2A～2D中指出這種現(xiàn)象；圖2A顯示由第一層多晶硅10(poly1)與第二層多晶硅20(poly2)構(gòu)成的疊層、而于poly1下方則為隧穿氧化層80、以及其上方的一氧化層70所形成的截面圖。于圖2B中，氧化層70透過沉浸(dip off)工藝而移除，如圖所示，造成在poly1下方外邊的隧穿氧化層80的部分81的移除。于圖2C中，柵氧化步驟中形成的柵氧化層90覆蓋整個(gè)單元，使得poly1與poly2外部邊緣的上升，這種現(xiàn)象一般指″微笑多晶硅″(smiling poly)。當(dāng)?shù)谌龑佣嗑Ч?0(poly3)沉積于柵氧化層90上時(shí)，如圖2D所示，此poly1的輪廓會(huì)造成poly3的尖端效應(yīng)(亦即poly3為如圖所示的在poly1二端下方的被圈出來的畫斜線區(qū)域)。
poly3的尖端效應(yīng)造成了許多有關(guān)可靠度的問題；第一，poly1上升的尖端邊緣使得隧穿氧化層在這些邊緣下方較厚，由于擦除是于標(biāo)號(hào)為82的區(qū)域透過poly1與漏極擴(kuò)散區(qū)40間的隧穿氧化層而產(chǎn)生，這會(huì)接連產(chǎn)生較慢的擦除動(dòng)作。第二，在poly1邊緣下方的氧化層是利用氧化poly1而形成，其品質(zhì)較差，且這樣的氧化層具有許多易陷入(trap)的位置，而使組件出現(xiàn)周期特性降級(jí)(degrade)。第三，poly3的尖端由于在高壓、高溫動(dòng)態(tài)內(nèi)燃(burn-in)周期間電荷流失，造成組件失效(failure)。第四，由于尖端的尖銳(sharp)處造成高電場(chǎng)，此尖端產(chǎn)生早期的持續(xù)失效。
本發(fā)明提供一種完全自我對(duì)準(zhǔn)接觸，三多晶硅柵極，并且由源極注入電子的非揮發(fā)性內(nèi)存單元適用于該種單元的接觸較少的數(shù)組裝置，其中，字符線系被金屬層所覆蓋，以及此種裝置的制造方法。
接下來指出在一硅基板上形成此裝置的各工藝步驟(a)在該基板上沿著一列形成具有第一、第二層多晶硅的多個(gè)疊層；(b)在該基板上形成一漏極區(qū)械，它位于每對(duì)多晶硅疊層的兩疊層間，且此漏極區(qū)域是以自我對(duì)準(zhǔn)的方式形成于該兩疊層的邊緣間；(c)接著于每一相鄰的多晶硅疊層的邊緣形成絕緣側(cè)壁層；以及(d)一源極區(qū)，它利用形成在相鄰兩多晶硅疊層間的側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成。
于本發(fā)明的一個(gè)實(shí)施例中，在步驟(b)之后緊接著形成一組合層，由底部至頂部依序?yàn)楦邷匮趸瘜?氮化層/多晶硅層于該內(nèi)存單元的數(shù)組上。且在步驟(d)之后利用一絕緣物質(zhì)平坦化該數(shù)組表面區(qū)域，并選擇性地自該單元列中移除該絕緣物質(zhì)以直接于該單元的列上形成一溝槽。接下來，將ONP組合層轉(zhuǎn)化成ONO組合層，且在相鄰該多晶硅疊層的邊緣非等向性地蝕刻該ONO組合層以形成側(cè)壁間隔物。然后，在多晶硅疊層的列上成長(zhǎng)一選擇柵氧化層，并于其上形成一第三多晶硅層；接著，利用一層金屬層覆蓋該第三多晶硅。
于本發(fā)明的另一實(shí)施例中，一種接觸較少的非揮發(fā)性內(nèi)存單元包括于一硅基板上具有第一與第二多晶硅層的疊層列，且此第二多晶硅與第一多晶硅絕緣；在該基板上形成一漏極區(qū)域，它位于每對(duì)多晶硅疊層的兩疊層間，且此漏極區(qū)域以自我對(duì)準(zhǔn)的方式形成于該兩疊層的邊緣間；以及一源極區(qū)，它利用形成在相鄰二多晶硅疊層間的側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成，因此其與相鄰的兩多晶硅疊層距離相同；以及一第三多晶硅層，它位于該多晶硅疊層列上但與該疊層及硅基板絕緣，且此第三層多晶硅形成此數(shù)組中的字符線。
本發(fā)明的一個(gè)特征在于在該ONP組合層在源極區(qū)域形成的步驟中藉由該氧化層間隔物而使源極區(qū)域能以自我對(duì)準(zhǔn)的方式形成。
本發(fā)明的另一個(gè)特征為利用該ONP組合物結(jié)合化學(xué)機(jī)械研磨(CMP)技術(shù)而達(dá)到數(shù)組的平坦化，因此消減了因不平坦技術(shù)而產(chǎn)生的復(fù)雜問題，如1.先前所討論的長(zhǎng)條問題(stringer)與2.由于多晶疊層的高度，而無法在控制柵上形成多晶硅化鎢等等。
本發(fā)明的再一個(gè)特征為鄰近每一多晶硅疊層的ONO間隔物，其可預(yù)防第三層多晶硅的尖端效應(yīng)，因而消除與尖端效應(yīng)有關(guān)的可靠度問題。
依舊是本發(fā)明的一個(gè)特征，該多晶硅字符線為金屬長(zhǎng)條所構(gòu)成，且并未使用向下接觸，因此不需浪費(fèi)使用面積，而可減少字符線的RC延遲時(shí)間。
依舊是本發(fā)明的一個(gè)特征系，其制造工藝步驟可容易地整合于傳統(tǒng)的ETOX工藝中進(jìn)行，因此使用ETOX工藝促進(jìn)了與其它制造方法的工藝步驟的兼容性。
為讓本發(fā)明之上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并結(jié)合附圖，作詳細(xì)說明如下
圖4A～4D更清楚地顯示圖3J中的ONO間隔物600形成的步驟；以及圖4E更清楚地顯示對(duì)應(yīng)圖3K中的六多晶硅疊層的任何一個(gè)多晶硅疊層的截面圖。
圖中符號(hào)說明圖1A～2D10浮置柵(第一層多晶硅)20控制柵(第二層多晶硅)30選擇柵(第三層多晶硅)40 漏極區(qū) 50 源極區(qū)60 硅基板 70 氧化層80 隧穿氧化層 81 部分氧化層82 尖端 90 柵氧化層圖3A～4E40 基板 50 隧穿氧化層60 poly1 70 poly280 介電層 90 氧化層10 光阻 100 ONP層110 未經(jīng)摻雜的氧化層 120 源極擴(kuò)散區(qū)
130、20 砷離子 140 間隔物80 信道 200、210 氧化層(溝槽)60 浮置柵70 控制柵700 選擇柵掩膜 500 ONO層600 ONO間隔物610 氧化層710 字符線 801 氮化層802 氧化層 803 氧化物間隔物804 足部氮化層 806 切口圖3A顯示在初始的一既定工藝步驟后所形成的六個(gè)多晶硅疊層S1-S6；這些多晶硅的疊層是依據(jù)公知的ETOX工藝而形成在基板40上，且每一疊層包括隧穿氧化層50、第一層多晶硅60(poly1)、第二層多晶硅70(poly2)、以及介電層80(一般由氧化層/氮化層/氧化層沉積所組成)，并且，poly2被硅化鎢(未顯示)所覆蓋。在此以及此后的圖標(biāo)中，標(biāo)號(hào)為70的poly2層是假設(shè)包括硅化鎢。最后，在poly2層70上覆蓋一氧化層，亦即高溫氧化層(HTO)。
此poly疊層S1-S6以一特別的方式所配置，以促進(jìn)分離柵極單元的鏡像形成。如圖所示，多晶硅堆別成對(duì)形成，其中，每一對(duì)的兩個(gè)疊層間的距離小于相鄰兩對(duì)疊層間的距離(亦即，疊層S1與S2間的距離小于疊層S2與S3間的距離)。于一個(gè)實(shí)施例中，S2與S3間的距離是S1與S2間距離的3倍。
于圖3B中，產(chǎn)生一植入步驟以形成n+掩埋位線漏極擴(kuò)散區(qū)30，而沿著多晶硅疊層形成的光阻層10用于覆蓋未被砷離子植入20的基板表面。此對(duì)疊層(即疊層S1與S2)是于砷離子20植入的基板40間定義出一空窗(window)，在此形式下，相鄰的多晶硅，如S1與S2疊層的內(nèi)部邊緣，則定義出漏極擴(kuò)散區(qū)30的外部邊界，自此為自我對(duì)準(zhǔn)漏極擴(kuò)散區(qū)。類似公知的虛的(virtual)數(shù)組，位線擴(kuò)散區(qū)是由兩相鄰的內(nèi)存單元所共享，但是，并不像公知的虛數(shù)組，其中，每一擴(kuò)散區(qū)可作為源極與漏極擴(kuò)散區(qū)，在擴(kuò)散區(qū)30中僅是作為漏極擴(kuò)散區(qū)。
于圖3C中，在整個(gè)數(shù)組上沉積一ONP層(氧化層/氮化層/多晶硅層)100，然后一未經(jīng)摻雜的CVD氧化層沉積在ONP層100上。此ONP組合層100包括，由底層至頂層依序?yàn)?00埃的高溫氧化層(HTO)或是熱氧化層、150埃的氮化層、以及100～500埃間的本質(zhì)多晶硅層(intrinsic poly)，而于此實(shí)施例中，該多晶硅層最適當(dāng)?shù)暮穸葹?00埃。此本質(zhì)多晶硅是作為一緩沖層，用以保護(hù)下方之的N層使其免于暴露于以后的步驟中。
此未經(jīng)摻雜的CVD氧化層110可為一厚度在4000～10000埃間的TEOS層，于圖3D中，氧化層110被非等向性地(anisotropic)回蝕刻(etched back)，直到最頂部緩沖的ONP組合層100暴露出來。在此情況下，便形成了氧化物間隔物(oxide spacer)140；在此請(qǐng)注意由于開口(亦即位于疊層S1與S2間)很窄，氧化物間隔物140完全填滿在漏極擴(kuò)散區(qū)30上方的開口。但是此氧化層間隔物140卻在二相鄰的多晶硅疊層對(duì)間的開口(亦即在疊層S2與S3之間)形成另一開口。
接下來，透過前述的間隔物140所形成的開口植入砷離子130以形成自我對(duì)準(zhǔn)n+掩埋的位線源極擴(kuò)散區(qū)120，于此情況下，每一對(duì)形成開口的氧化物間隔物140則定義出源極擴(kuò)散區(qū)120的邊界，自此為自我對(duì)準(zhǔn)源極擴(kuò)散區(qū)。而由于開口填滿了氧化物，漏極擴(kuò)散區(qū)30并不會(huì)被離子植入；相似于漏極擴(kuò)散區(qū)30，每一個(gè)擴(kuò)散區(qū)120僅作為源極的擴(kuò)散區(qū)，且為沿著字符線方向的兩個(gè)相鄰內(nèi)存單元所共享。
每一單元的分離柵極圖案能于圖3D中所辨識(shí)，但選擇柵并未顯出；例如，由左邊起第四個(gè)單元包括poly疊層S4，及S4左方的漏極擴(kuò)散區(qū)30，以及S4右方的源極擴(kuò)散區(qū)120，另外尚有在此二擴(kuò)散區(qū)之間的信道區(qū)域80。如圖所示，信道區(qū)域80一般指由Leff，其為疊層S4下方的一部分，與另一部份L2所構(gòu)成。如同任何一個(gè)分離柵極單元，此單元由一浮置柵極晶體管(floating gate transistor)(由信道區(qū)域80的L1所表示)及其所串聯(lián)的選擇柵(閘)及晶體管(select gatetransistor)(由信道80的L2所代表)而構(gòu)成。
于圖3C中的氧化層110所選擇的厚度緊壓信道區(qū)域80，尤其是L2部分。一般而言，一較厚的氧化層110會(huì)形成一較長(zhǎng)的L2，因此，依據(jù)理想的L2長(zhǎng)度，則能選擇出一適當(dāng)?shù)难趸瘜雍穸?10。而此氧化層110的厚度范圍為5000～7000埃之間，且依本實(shí)施例較佳厚度為7000埃。
要實(shí)施于圖3C與圖3D中所示的步驟，需將二個(gè)會(huì)影響內(nèi)存單元性能(performance)的參數(shù)列入考慮的內(nèi)容(1)在晶片表面的氧化物間隔物的回蝕刻均勻度，以及(2)氧化物對(duì)多晶硅的選擇性；此氧化物間隔物回蝕刻的均勻度約在±10％(總共20％)，這代表于回蝕刻工藝中，例如，7000埃的氧化層，當(dāng)檢測(cè)到暴露出緩沖多晶硅表面，在晶片上其它區(qū)域可能尚留存1400埃的氧化層(7000埃的20％)，因此，需要額外的蝕刻步驟以移除該存留的氧化層。
然而，額外的蝕刻氧化層110的步驟在該些區(qū)域會(huì)造成一定量的緩沖多晶硅層的移除，其中被移除的緩沖多晶硅為較早暴露出來的部分。而氧化層對(duì)多晶硅的選擇性一般系為30∶1，這代表了每次回蝕刻30埃的氧化層，就會(huì)蝕刻掉1埃的多晶硅。因此，于上述之例子中，要回蝕刻剩下的1400埃的HTO，則在該區(qū)域內(nèi)大約有120埃的緩沖多晶硅(400埃的30％)在剛檢測(cè)到緩沖多晶硅時(shí)會(huì)被蝕刻。在此應(yīng)注意必須小心的選擇緩沖多晶硅層的厚度以將其列入計(jì)算得被蝕刻的厚度。
因此，緩沖多晶硅層用于指示出氧化層110的蝕刻終止，并用以″緩沖″，或是保護(hù)其下方的ON組合層使形成其后在第二與第三多晶硅層間的絕緣層的一部分。而一缺陷較少的(defect-free)絕緣層在組件的工作期間，即于poly2與poly3之間外加一高電壓，可減少氧化層受損。
依據(jù)上述步驟，源極擴(kuò)散區(qū)120與漏極擴(kuò)散區(qū)30系以完全自我對(duì)準(zhǔn)的方式所形成；這樣，晶片上的Leff可因誤對(duì)準(zhǔn)(misalignment)的降低而更可預(yù)測(cè)工藝步驟進(jìn)行。更重要的是，可更容易做到內(nèi)存單元的成形。
接下來，如圖3E所示，經(jīng)由2個(gè)步驟的工藝而平坦化此數(shù)組區(qū)域表面；首先，利用化學(xué)氣相沉積(CVD)步驟于整個(gè)數(shù)組沉積一未經(jīng)摻雜的氧化層，其后度約在10000～15000埃之間。其次，利用已知的化學(xué)機(jī)械研磨(CMP)或其它平坦化技術(shù)如回蝕刻，對(duì)整個(gè)數(shù)組區(qū)域表面作平坦化的處理。以上兩步驟，于效用上，可用氧化物填滿數(shù)組中的空穴(cavity)，因而產(chǎn)生一平坦表面。在完成上述二步驟后，于圖3E中所示的氧化層厚度tox1其范圍約在5000～7000埃之間，而在前述步驟中，并不需要移除氧化物間隔物140，但若是需要，此間隔物140可以利用氫氟酸(HF)沉浸蝕刻步驟(dip etching step)而移除。此處請(qǐng)注意因?yàn)闈裎g刻并沒有接觸到多晶硅，因此該緩沖多晶硅并不會(huì)于此蝕刻工藝中受到影響。
在一平坦化的數(shù)組上，使用一選擇柵罩幕以選擇性地蝕刻該氧化層200以致在內(nèi)存單元上直接于平坦化的數(shù)組中形成溝槽(trench)。圖3F為內(nèi)存單元的二列的布局圖標(biāo)，其中，一選擇柵掩膜(以大的斜線區(qū)域面積700表示)用于執(zhí)行此步驟；控制柵則以在垂直方向上延伸的區(qū)域70顯示之；而n+掩埋源極擴(kuò)散區(qū)顯示在垂直方向上延伸以作為源極位線；n+掩埋漏極擴(kuò)散區(qū)(在二相鄰控制柵極間的區(qū)域)是以區(qū)域30顯示之，其在垂直方向上延伸以作為漏極位線；以及柵浮置柵極，系以斜線區(qū)域60顯示，且位于控制柵極70的下方。
光阻是用以作為選擇柵掩膜700，且類似定義接觸開口的方式，光阻700覆蓋除了區(qū)域210以外的區(qū)域，之后，再沉積第三層多晶硅(選擇柵)。經(jīng)由一干蝕刻之步驟，回蝕刻暴露于區(qū)域210的氧化層(亦即圖3E中的氧化層200)，直到暴露出多晶硅疊層表面的緩沖多晶硅層。此時(shí)，要施行一額外的蝕刻步驟以移除在多晶硅疊層間的氧化層。在此情形下，于數(shù)組表面平坦化過程中形成溝槽(定義為區(qū)域210)，如圖所示，溝槽210在第一與第二層多晶硅疊層表面的水平方向上延伸。
圖3G與3H分別顯示在蝕刻氧化層并移除光阻掩膜700之后沿著圖3F中所示的A-A切面與B-B切面的截面圖標(biāo)；圖3G是承接圖3E中的溝槽區(qū)域210，并顯示出先前被平坦化的氧化層(亦即圖3E中的氧化層200)已移除；圖3H則顯示于溝槽210間的區(qū)域中完整的氧化層200，其中，光阻700覆蓋整個(gè)數(shù)組。
于此步驟中，亦即定義源極擴(kuò)散區(qū)步驟，此ONP組合層100的緩沖多晶硅用于控制在溝槽區(qū)域210中氧化物的蝕刻。如前述所指出，于溝槽區(qū)域210中，直接覆蓋多晶硅疊層的ONP組合層部分較多晶硅疊層間的區(qū)域部分先暴露出來，因此，此蝕刻步驟會(huì)造成在疊層上方一定量的緩沖多晶硅的移除，所以必須適當(dāng)?shù)倪x擇緩沖多晶硅的厚度以計(jì)算其后所移除的量。
在決定緩沖多晶硅移除步驟中，上述二個(gè)重要的參數(shù)，主要為回蝕刻的均勻度為±10％，以及氧化物對(duì)多晶硅之選擇性為30比1；假設(shè)tox為4000埃，于多晶硅疊層間蝕刻4000埃會(huì)在成直接覆蓋多晶硅疊層的區(qū)域上的緩沖多晶硅被移除133埃，因此，于該些區(qū)域中，緩沖多晶硅初始厚度為400埃，大約會(huì)留存147埃，且在先前的氧化物回蝕刻會(huì)移除120埃。
之后，經(jīng)由一濕式氧化過程，此ONP組合層是藉由氧化頂部的緩沖多晶硅，而轉(zhuǎn)化成ONO結(jié)構(gòu)；經(jīng)氧化此傳導(dǎo)性(conductive)的緩沖多晶硅層，因而轉(zhuǎn)成非傳導(dǎo)性質(zhì)，消除其電位而防止短路之后要沉積于ONO組合層上的選擇柵。圖3I中的標(biāo)號(hào)為500的該層是趨于顯示出氧化的ONP組合層，或是ONO組合層。
該種氧化步驟造成頂部氧化層具有緩沖多晶硅兩倍的厚度，因此，于上述之例子中，在多晶硅疊層上及多晶硅疊層間個(gè)別區(qū)域緩沖多晶硅的厚度147埃與280埃分別轉(zhuǎn)為294埃與560埃的氧化層厚度。在此請(qǐng)注意該氧化程序亦氧化除了溝槽210以外區(qū)域的緩沖多晶硅層(亦即圖3F中的B-B切面)，其沉積一厚氧化層使于這些區(qū)域中覆蓋于緩沖多晶硅上。
圖3J中，非等向性地蝕刻該ONO組合層以在多晶硅疊層的側(cè)壁上形成ONO間隔物600；且此ONO間隔物的厚度范圍于底部約在400～15000埃之間。一大于1500埃的后度是降低各單元的讀與程序化的電流，因此，為不理想的。
圖4A～4D更詳細(xì)顯示形成ONO間隔物600(圖3J)的步驟；圖4A顯示依據(jù)圖3I中所示的任何一個(gè)多晶硅疊層。形成ONO組合層500(圖3I)的三層顯示在圖4A中，分別為氧化層800、氮化層801、與氧化層802；于圖4B中，非等向性蝕刻該頂部的氧化層802形成氧化物間隔物803；于圖4C中，則蝕刻氮化層801(亦即于圖4B中所示)以移除在氧化物間隔物803下方的足部氮化層(nitride feet)804以外部分之所有氮化層。于圖4D中，氧化層800是利用濕沉浸工藝而將其蝕刻，因而產(chǎn)生在足部氮化層下方的切口(undercut)806。在缺乏ONO間隔物(其由氧化層800、足部氮化層804、及氧化層803所構(gòu)成)時(shí)，類似的缺口會(huì)產(chǎn)生于poly1上方，而最終將造成poly1的尖端效應(yīng)。此ONO間隔物亦避免了poly1在poly3(選擇柵)的氧化期間因同樣的因素而產(chǎn)生尖端效應(yīng)；而且，足部氮化層804更保護(hù)了多晶硅疊層的邊緣使其免于在其后的工藝步驟受傷害。
于圖3K中，經(jīng)由熱氧化法，選擇柵氧化層610是于多晶硅疊層列上形成，圖4E則更清楚地顯示依據(jù)圖3K中任何一個(gè)多晶硅疊層；如圖所示，氧化層610是于之后所沉積的poly3上形成一連續(xù)且平滑的表面。而此氧化層610厚度為70～200埃之間，其中較佳的厚度大約為80埃。在此請(qǐng)注意由于氮化層能防止氧化層形成，因此該氧化的程序并不會(huì)造成直接位于足部氮化層804上方的氧化層的成長(zhǎng)。
于另一實(shí)施例中，是沈積一薄ONO組合層，其范圍約在70～200埃之間，以作為選擇柵介電質(zhì)610。ONO組合物的沉積并不需要使用關(guān)于高熱氧化法的高溫程序(600～900℃)；這種高溫程序藉由過度的擴(kuò)散相反的會(huì)影響側(cè)向及數(shù)組的源/漏極擴(kuò)散。這使得Leff比目標(biāo)的Leff小。
于圖3L中，第三層多晶硅710(poly3)具有厚度約為8000埃，且利用低壓化學(xué)氣相沉積(LPCVD)工藝而沉積在數(shù)組上；poly3接下來是摻以磷離子，并經(jīng)一回蝕刻工藝且未使用掩膜。再均勻地回蝕刻此poly3，直到露出圖3H的氧化層200。只要露出該氧化層200，便實(shí)行額外的蝕刻步驟(亦即移除poly3的其它10％)以確保poly3是完全從覆蓋氧化層200的數(shù)組區(qū)域移除。由于溝槽區(qū)域210間寬度窄(約在0.25～0.5μm之間)，在蝕刻步驟之后，溝槽210仍舊填滿poly3以形成選擇柵或是字符線710，且其在水平之方向上橫過此數(shù)組。
在poly2形成晶體管的控制柵之后，接下來，在周圍區(qū)域形成接觸孔，而光阻層則覆蓋住數(shù)組區(qū)域(未顯示此步驟)。接著由數(shù)組表面移除此光阻層，且金屬1利用傳統(tǒng)金屬濺鍍工藝沉積于數(shù)組及其周圍的區(qū)域。接下來于數(shù)組及周圍的區(qū)域經(jīng)由金屬1的掩膜定義其圖案(此步驟亦未顯示)；于此情形下，不需使用任何接觸孔，即可在poly3與覆蓋之金屬1間作接觸。因此這種結(jié)構(gòu)具有以下三個(gè)優(yōu)點(diǎn)(1)關(guān)于多晶硅字符線索造成的RC時(shí)間延遲能減少，(2)由于傳統(tǒng)的poly3與金屬接觸方式，而產(chǎn)生較小的金屬接觸點(diǎn)，因此能形成一較小尺寸的數(shù)組，以及(3)由于并未使用接觸孔，因此在作金屬1與poly3之接觸時(shí)所能容許的誤對(duì)準(zhǔn)范圍較大(亦即接觸系由簡(jiǎn)單地覆蓋金屬1于poly3，因而提供了金屬1對(duì)poly3產(chǎn)生誤對(duì)準(zhǔn)一較大的空間)。
于一接觸較少的數(shù)組中，如本發(fā)明，延伸而橫跨該數(shù)組的源/漏極擴(kuò)散區(qū)位線由條狀金屬所構(gòu)成，以降低關(guān)于此擴(kuò)散區(qū)的電阻值。金屬2與接觸亦可用于工藝條狀以作為源/漏極擴(kuò)散區(qū)位線。而公知工藝步驟是利用植入離子來完成這個(gè)部分的制造程序的。
由圖3B～3L所描述的工藝代表一快擦寫存儲(chǔ)的工藝基準(zhǔn)，它可利用任何傳統(tǒng)的ETOX工藝，將之整體化(integrate)，因此使用ETOX工藝能促進(jìn)與其它制造方法的兼容性。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何熟知本領(lǐng)域技術(shù)者，在不脫離本發(fā)明精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求并結(jié)合說明書與附圖所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性記憶裝置的制造方法，它適用于一硅基板上，包括下列步驟(A)于該基板上沿著一列形成多對(duì)疊層，各疊層具有第一與第二層多晶硅，而該第一層多晶硅與該基板絕緣，且該第二層多晶硅與該第一層多晶硅絕緣；(B)于位于該多晶硅疊層的各對(duì)疊層間的該基板中形成一漏極區(qū)，且各漏極區(qū)以自我對(duì)準(zhǔn)的方式形成于兩疊層的邊緣；(C)于鄰近每一多晶硅疊層的邊緣形成側(cè)壁上的間隔物；以及(D)在相鄰兩對(duì)多晶硅疊層間的該基板中形成一源極區(qū)，且每一源極區(qū)以自我對(duì)準(zhǔn)的方式形成于該氧化物間隔物的邊緣。
2.如權(quán)利要求1所述的方法，其特征在于其中，該數(shù)組為一接觸較少的數(shù)組。
3.權(quán)利要求2所述的方法，其特征在于其中，在步驟(B)之后緊接著更包括(E)形成一組合層，由底部至頂部依序?yàn)楦邷匮趸瘜?氮化層/多晶硅層于該內(nèi)存單元的數(shù)組上。
4.如權(quán)利要求3所述的方法，其特征在于其中，還包括(F)在步驟(D)之后利用一絕緣物質(zhì)平坦化該數(shù)組的表面區(qū)域。
5.如權(quán)利要求4所述的方法，其特征在于其中，還包括(G)在步驟(F)之后選擇性地自該單元列中移除該絕緣物質(zhì)以直接于該單元的列上形成一溝槽。
6.如權(quán)利要求5所述的方法，其特征在于其中，還包括(H)在步驟(G)之后將ONP組合層轉(zhuǎn)化成ONO組合層。
7.如權(quán)利要求6所述的方法，其特征在于其中，還包括(I)在步驟(H)之后在相鄰該多晶硅疊層的邊緣非等向性地蝕刻該ONO組合層以形成ONO側(cè)壁間隔物。
8.如權(quán)利要求7所述的方法，其特征在于其中，還包括(J)在步驟(H)之后在多晶硅疊層的列上成長(zhǎng)一選擇柵氧化層。
9.如權(quán)利要求8所述的方法，其特征在于其中，還包括(K)在步驟(J)之后于多晶硅疊層的列上形成一第三多晶硅層，且此第三多晶硅層用以形成該數(shù)組的字符線。
10.如權(quán)利要求9所述的方法，其特征在于其中，還包括(L)利用一層金屬層覆蓋該第三多晶硅層。
11.如權(quán)利要求10所述的方法，其特征在于其中，該第一多晶硅層形成該浮置柵極，該第二多晶硅層形成該控制柵極，以及該第三多晶硅層形成一控制柵極。
12.如權(quán)利要求10所述的方法，其特征在于其中，步驟(A)還包括利用一硅化鎢曾覆蓋該第二金屬層。
13.如權(quán)利要求10所述的方法，其特征在于其中，于步驟(C)中的側(cè)壁間隔物由二氧化硅所形成。
14.如權(quán)利要求13所述的方法，其特征在于其中，于步驟(C)中的側(cè)壁間隔物是利用非等向性蝕刻一氧化物層所形成。
15.如權(quán)利要求14所述的方法，其特征在于其中，步驟(C)是利用氧化物填滿每對(duì)多晶硅疊層中的兩疊層間的空隙。
16.如權(quán)利要求10所述的方法，其特征在于其中，兩相鄰的該多晶硅疊層對(duì)間的距離大于兩相鄰的該多晶硅疊層間的距離。
17.如權(quán)利要求16所述的方法，其特征在于其中，兩相鄰的該多晶硅疊層對(duì)間的距離為兩相鄰的該多晶硅疊層間的距離的三倍。
18.如權(quán)利要求10所述的方法，其特征在于其中，該源極區(qū)在側(cè)向上與二邊多晶硅疊層邊緣間的距離相等。
19.如權(quán)利要求10所述的方法，其特征在于其中，步驟(B)包括(M)覆蓋一光阻層于該相鄰的多晶硅疊層對(duì)間的硅基板區(qū)域；以及(N)植入砷離子于該暴露的硅基板區(qū)域中。
20.如權(quán)利要求10所述的方法，其特征在于其中，步驟(J)是利用一熱氧化工藝而進(jìn)行。
21.如權(quán)利要求10所述的方法，其特征在于其中，該選擇柵氧化層包括一ONO組合薄層。
22.如權(quán)利要求10所述的方法，其特征在于其中，步驟(H)是利用氧化該ONP組合層的傳導(dǎo)多晶硅層以進(jìn)行。
23.如權(quán)利要求10所述的方法，其特征在于其中，于步驟(K)中并未使用掩膜而以不均勻的方式回蝕刻一沉積于整個(gè)數(shù)組表面的第三層多晶硅。
24.如權(quán)利要求10所述的方法，其特征在于其中，步驟(A)是以傳統(tǒng)的ETOX工藝而進(jìn)行。
25.如權(quán)利要求10所述的方法，其特征在于其中，利用化學(xué)機(jī)械研磨技術(shù)或是電阻回蝕刻工藝以平坦化該數(shù)組。
26.如權(quán)利要求10所述的方法，其特征在于其中，該內(nèi)存單元為分離柵極單元，且沿著各列的每二相鄰的分離柵極單元為其它的鏡像。
27.一種非揮發(fā)記憶裝置，包括于一基板上由第一層與第二層多晶硅層形成的疊層對(duì)組成的列，該第一層多晶硅與該基板絕緣，且該第二層多晶硅與該第一層多晶硅絕緣；在該多晶硅疊層對(duì)中的兩相鄰的疊層間的該基板中的漏極區(qū)，且此漏極區(qū)以自我對(duì)準(zhǔn)的方式形成于該二疊層的邊緣間；在該相鄰的多晶硅疊層對(duì)間下方的基板中的一源極區(qū)，且此源極區(qū)是利用形成在相鄰兩多晶硅疊層間的側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成，因此該源極區(qū)與兩相鄰的多晶硅疊層對(duì)間的距離相等；以及一位于該多晶硅疊層上方的第三多晶硅層，但與該多晶硅疊層絕緣，且此第三多晶硅層于該數(shù)組中形成一字符線。
28.權(quán)利要求27所述的裝置，其特征在于其中，還包括一相鄰于該多晶硅疊層的每一邊緣的側(cè)壁間隔物，其用以將該每一多晶硅疊層的側(cè)壁與該第三層多晶硅作絕緣。
29.權(quán)利要求28所述的裝置，其特征在于其中，兩相鄰的該多晶硅疊層對(duì)間的距離大于兩相鄰的該多晶硅疊層間的距離。
30.如權(quán)利要求29所述的裝置，其特征在于其中，該內(nèi)存單元為分離柵極單元，且沿著各列的每?jī)上噜彽姆蛛x柵極單元為其它的鏡像。
31.如權(quán)利要求29所述的裝置，其特征在于其中，兩相鄰的該多晶硅疊層對(duì)間的距離為兩相鄰的該多晶硅疊層間的距離的三倍。
32.如權(quán)利要求29所述的裝置，其特征在于其中，還包括一層金屬層用以覆蓋該第三層多晶硅。
33.如權(quán)利要求32所述的裝置，其特征在于其中，還包括一層硅化鎢以覆蓋該第二層多晶硅。
34.如權(quán)利要求29所述的裝置，其特征在于其中，在該第二與第三層多晶硅間的該絕緣層包括一氧化層/氮化層/氧化層組合薄層。
35.如權(quán)利要求29所述的裝置，其特征在于其中，該由第一與第二層多晶硅所形成的該等多晶硅疊層對(duì)是依據(jù)傳統(tǒng)的ETOX工藝而形成。
36.如權(quán)利要求29所述的裝置，其特征在于其中，該漏極區(qū)藉由于相鄰的多晶硅疊層對(duì)之間的區(qū)域覆蓋一光阻層并植入砷離子于該暴露的硅基板中而形成。
37.如權(quán)利要求29所述的裝置，其特征在于其中，該源極區(qū)于相鄰的各對(duì)多晶硅疊層間透過一由氧化物側(cè)壁間隔物所形成的開口植入砷離子而形成，因此該源極區(qū)是利用該側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成。
38.如權(quán)利要求37所述的裝置，其特征在于其中，在源極區(qū)域形成前，于該氧化物側(cè)壁間隔物與該多晶硅疊層間形成一組合層，由底部至頂部依序?yàn)楦邷匮趸瘜?氮化層/多晶硅層。
39.如權(quán)利要求38所述的裝置，其特征在于其中，在沉積該第三層多晶硅之前，該氧化層/氮化層/多晶硅層頂部的多晶硅層轉(zhuǎn)化為不具傳導(dǎo)性。
40.如權(quán)利要求39所述的裝置，其特征在于其中，該氧化層/氮化層/多晶硅層頂部的多晶硅層是利用氧化該多晶硅層而使之轉(zhuǎn)化成不具傳導(dǎo)性。
41.如權(quán)利要求29所述的裝置，其特征在于其中，該內(nèi)存單元的該數(shù)組在沉積該第三層多晶硅之前先經(jīng)一平坦化工藝。
42.如權(quán)利要求41所述的裝置，其特征在于其中，該字符線是藉由沉積該第三層多晶硅，形成在該多晶硅疊層的列上經(jīng)平坦化的數(shù)組的溝槽內(nèi)。
43.如權(quán)利要求41所述的裝置，其特征在于其中，利用化學(xué)機(jī)械研磨法或是回蝕刻工藝用以平坦化該數(shù)組。
44.一種非揮發(fā)性記憶裝置之制造方法，適用于一硅基板上，包括下列步驟(A)于該基板上沿著一列形成三疊層S1、S2、S3，且各疊層具有第一與第二層多晶硅，而該第一層多晶硅與該基板絕緣，且該第二層多晶硅與該第一層多晶硅絕緣；(B)于位于該多晶硅疊層S1、S2之間的該基板中形成一漏極區(qū)，且各漏極區(qū)以自我對(duì)準(zhǔn)的方式形成于二疊層S1、S2的邊緣；(C)于鄰近每一多晶硅疊層的邊緣形成側(cè)壁上的間隔物；以及(D)在該兩多晶硅疊層S2、S3間的該基板中形成一源極區(qū)，且每一源極區(qū)以自我對(duì)準(zhǔn)的方式形成于該氧化物間隔物的邊緣。
45.如權(quán)利要求44所述的方法，其特征在于其中，該數(shù)組為一接觸較少的數(shù)組。
46.如權(quán)利要求45所述的方法，其特征在于其中，在步驟(B)之后緊接著還包括(E)形成一組合層，由底部至頂部依序?yàn)楦邷匮趸瘜?氮化層/多晶硅層于該內(nèi)存單元的數(shù)組上。
47.如權(quán)利要求46所述的方法，其特征在于其中，還包括(F)在步驟(D)之后將該高溫氧化層/氮化層/多晶硅層轉(zhuǎn)化成氧化層/氮化層/氧化層；(G)非等向性蝕刻該氧化層/氮化層/氧化層組合層以于相鄰多晶硅疊層的邊緣形成氧化層/氮化層/氧化層以作為氧化層/氮化層/氧化層側(cè)壁間隔物；以及(H)于該多晶硅疊層列上成長(zhǎng)一選擇柵氧化層。
48.如權(quán)利要求47所述的方法，其特征在于其中，還包括(I)在步驟(H)之后于該多晶硅疊層列上形成一第三層多晶硅(J)利用一層金屬層使覆蓋于該第三多晶硅層上。
49.如權(quán)利要求44所述的方法，其特征在于其中，步驟(B)中包括(K)覆蓋一光阻層于該疊層S2與S3間的硅基板區(qū)域；以及(L)植入砷離子于該疊層S2與S3間的區(qū)域下方的硅基板中以形成漏極區(qū)。
50.如權(quán)利要求48所述的方法，其特征在于其中，步驟(A)是依據(jù)傳統(tǒng)ETOX工藝而進(jìn)行。
51.如權(quán)利要求45所述的方法，其特征在于其中，兩相鄰的該多晶硅疊層S2與S3間的距離大于兩相鄰的該多晶硅疊層S1與S2間的距離。
52.如權(quán)利要求45所述的方法，其特征在于其中，兩相鄰的該多晶硅疊層S2與S3間的距離為兩相鄰的該多晶硅疊層S1與S2間的距離的三倍。
53.一種非揮發(fā)記憶裝置，包括于一硅基板上之由第一層與第二層多晶硅層形成的三疊層S1、S2、與S3組成的列，且該第一層多晶硅與該基板絕緣，且該第二層多晶硅與該第一層多晶硅絕緣；在該多晶硅疊層對(duì)中兩相鄰的疊層S1與S2間的該基板中的漏極區(qū)，且此漏極區(qū)以自我對(duì)準(zhǔn)的方式形成于該二疊層的邊緣間；在該相鄰的多晶硅疊層對(duì)S2、S3間下方的基板中之一源極區(qū)，且此源極區(qū)利用形成在相鄰兩多晶硅疊層S2、S3間的側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成，因此該源極區(qū)與兩相鄰的多晶硅疊層對(duì)間的距離相等；以及一位于該多晶硅疊層上方的第三多晶硅層，但與該多晶硅疊層絕緣，且此第三多晶硅層于該數(shù)組中形成一字符線。
54.如權(quán)利要求53所述的裝置，其特征在于其中，還包括一相鄰于該多晶硅疊層的每一邊緣的側(cè)壁間隔物，其用以將該每一多晶硅疊層的側(cè)壁與該第三層多晶硅作絕緣。
55.如權(quán)利要求53所述的裝置，其特征在于其中，兩相鄰的該多晶硅疊層S2與S3間的距離大于兩相鄰的該多晶硅疊層S1與S2間的距離。
56.如權(quán)利要求53所述的裝置，其特征在于其中，兩相鄰的該多晶硅疊層S2與S3間的距離為兩相鄰的該多晶硅疊層S1與S2間的距離的三倍。
57.如其中，該內(nèi)存單元系為分離柵極單元，且沿著各列的每?jī)上噜彽姆蛛x柵極單元為其它的鏡像。
58.一種非揮發(fā)記憶裝置之制造方法，適用于一硅基板上，包括(A)于該基板上形成由第一與第二多晶硅層組成的疊層，且該第一層系與該基板絕緣，且該第二層與該第一層絕緣；以及(B)形成一氮化層于鄰近該等疊層的邊緣以保護(hù)該等疊層的邊緣，且此氮化層系與該疊層的邊緣絕緣。
59.如權(quán)利要求58所述的方法，其特征在于，其中，還包括(C)沉積一組合層，由底部至頂部依序?yàn)檠趸瘜?氮化層/氧化層于該內(nèi)存單元上；(D)非等向性蝕刻位于該組合物頂?shù)难趸瘜樱灰约?E)蝕刻該氮化層。
60.如權(quán)利要求59所述的方法，其特征在于其中，步驟(B)還包括(E)在步驟(E)之后蝕刻該組合物的底層。
61.一種非揮發(fā)內(nèi)存裝置之制造方法，包括一由第一與第二層多晶硅構(gòu)成的疊層，位于該硅基板上，且該第一層與該基板絕緣，該第二層與該第一層絕緣；以及一氮化層，它鄰近于該疊層的邊緣以保護(hù)該與該疊層多晶絕緣的氮化層的邊緣。
62.如權(quán)利要求61所述的內(nèi)存單元裝置，其特征在于其中，氮化層作為該組合物，由底部至頂部依序?yàn)檠趸瘜?氮化層/氧化層的中間該層。
63.如權(quán)利要求61所述的內(nèi)存單元裝置，其中，氧化層/氮化層/氧化層組合層是以鄰近該疊層的間隔物形式存在。
全文摘要
一種非揮發(fā)性記憶裝置,具有較少接觸的自我對(duì)準(zhǔn)數(shù)組,為三多晶硅,并由源極側(cè)注入,包括一金屬覆蓋字符線,包括:排列成列的具有第一、第二、與第三層多晶硅的多個(gè)疊層;一漏極區(qū)域,它位于每對(duì)多晶硅疊層的兩疊層間,漏極區(qū)域以自我對(duì)準(zhǔn)的方式形成在該兩疊層的邊緣間;以及一源極區(qū),它利用形成在相鄰兩多晶硅疊層間的側(cè)壁間隔物以自我對(duì)準(zhǔn)的方式形成,因此源極區(qū)與兩相鄰多晶硅疊層間的距離相等。
文檔編號(hào)H01L21/82GK1381895SQ0111071
公開日2002年11月27日 申請(qǐng)日期2001年4月13日 優(yōu)先權(quán)日2001年4月13日
發(fā)明者馬育耶, 福本隆弘 申請(qǐng)人:華邦電子股份有限公司