專利名稱：非揮發(fā)性記憶體的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件的制造方法，且特別是有關(guān)于一種非揮發(fā)性記憶體的制造方法。
背景技術(shù)：
非揮發(fā)性記憶體中可進(jìn)行多次資料的存入、讀取、抹除等動(dòng)作，且存入的資料在斷電后也不會(huì)消失的功能，并兼具有存取速度快、質(zhì)輕容量大、存取裝置體積小等優(yōu)點(diǎn)，所以已成為個(gè)人電腦和電子設(shè)備所廣泛采用的一種記憶體元件。
典型的非揮發(fā)性記憶體元件，一般是被設(shè)計(jì)成具有堆疊式閘極(Stack-Gate)結(jié)構(gòu)，其中包括以摻雜的多晶硅制作浮置閘極(FloatingGate)與控制閘極(Control Gate)。浮置閘極位于控制閘極和基底之間，且處于浮置狀態(tài)，沒(méi)有和任何電路相連接，而控制閘極則與字元線(Word Line)相接，此外還包括穿隧介電層和閘間介電層分別位于基底和浮置閘極之間以及浮置閘極和控制閘極之間。
在目前提高元件積集度的趨勢(shì)下，會(huì)依據(jù)設(shè)計(jì)規(guī)則縮小元件的尺寸，通常浮置閘極與控制閘極之間的閘極耦合率(Gate Couple Ratio，GCR)越大，其操作所需的工作電壓將越低。而提高閘極耦合率的方法包括增加控制閘極層與浮置閘極之間所夾的面積。
為了增加閘極耦合率，習(xí)知技術(shù)提出了圖1的非揮發(fā)性記憶體結(jié)構(gòu)。圖1是習(xí)知的一種非揮發(fā)性記憶體的剖面示意圖，請(qǐng)參照?qǐng)D1，此非揮發(fā)性記憶體包括基底100、穿隧介電層102、浮置閘極104、閘間介電層106、導(dǎo)體層108、源極/汲極區(qū)110及氧化層112。浮置閘極104包括導(dǎo)體層104a及導(dǎo)體層104b，導(dǎo)體層108是做為控制閘極。其中導(dǎo)體層104a與104b為不同層。導(dǎo)體層104b的制造方法包括形成一摻雜多晶硅層覆蓋在導(dǎo)體層104a及氧化層112上，然后進(jìn)行微影制程及蝕刻制程，以定義此摻雜多晶硅層。導(dǎo)體層104b可增加浮置閘極與控制閘極之間所夾閘間介電層106的面積。但在定義導(dǎo)體層104b時(shí)，因元件的尺寸不斷微縮的趨勢(shì)，上述的微影制程的困難度隨的增加。一旦有對(duì)不準(zhǔn)的問(wèn)題，后續(xù)的蝕刻制程就無(wú)法有效分割導(dǎo)體層104b，而導(dǎo)體層104b(浮置閘極)之間會(huì)發(fā)生橋接(Bridge)現(xiàn)象。再者，因?yàn)閳D案化導(dǎo)體層104b的制程控制困難，可能會(huì)造成閘間介電層106分布不均勻，而使閘極耦合率不一致。

發(fā)明內(nèi)容
依據(jù)本發(fā)明提供實(shí)施例的目的是提供一種非揮發(fā)性記憶體的制造方法，透過(guò)自行對(duì)準(zhǔn)方式形成埋入式源極氧化層，簡(jiǎn)化制程并增加制程裕度。本發(fā)明提供一種非揮發(fā)性記憶體的制造方法，可增加閘極耦合率并改善元件效能，此外，該方法避免增加微影制程的困難度，而緩和橋接現(xiàn)象及閘極耦合率因制程難度而變動(dòng)的問(wèn)題。
為達(dá)上述或是其他目的，本發(fā)明提出一種非揮發(fā)性記憶體的制造方法，包括于基底上依序形成第一介電層、第一導(dǎo)體層及罩幕層。移除部分罩幕層、部分第一導(dǎo)體層及部分第一介電層，以形成數(shù)個(gè)開(kāi)口。然后，于開(kāi)口的側(cè)壁上形成間隙壁。于各開(kāi)口下方的基底中形成源極/汲極區(qū)。進(jìn)行熱氧化制程氧化各開(kāi)口所暴露的基底，以于源極/汲極區(qū)上方形成一層絕緣層。之后，移除罩幕層，并形成一閘間介電層覆蓋于第一導(dǎo)體層的表面及絕緣層的表面。接著，于閘間介電層上形成一層第二導(dǎo)體層。
在本發(fā)明的一實(shí)施例中，于移除罩幕層時(shí)或于移除罩幕層后，更包括移除間隙壁。
在本發(fā)明的一實(shí)施例中，上述之間隙壁的形成方法包括于基底上形成一層第二介電層，覆蓋罩幕層及這些開(kāi)口表面。然后，進(jìn)行非等向性蝕刻制程，以移除部分第二介電層，直到暴露開(kāi)口底部及/或罩幕層頂表面。此外，上述之間隙壁的材質(zhì)例如是氮化硅，且間隙壁的厚度范圍例如是約50埃(angstrom)至400埃。
在本發(fā)明的一實(shí)施例中，上述的熱氧化制程的溫度是約攝氏700度至1100度。
在本發(fā)明的一實(shí)施例中，上述的絕緣層的材質(zhì)例如是氧化硅。
在本發(fā)明的一實(shí)施例中，上述的絕緣層的厚度范圍例如是約200埃至600埃。
在本發(fā)明的一實(shí)施例中，上述的閘間介電層例如是氧化硅/氮化硅/氧化硅(ONO)復(fù)合層。
在本發(fā)明的一實(shí)施例中，上述的閘間介電層的厚度例如是介于約100-250埃之間。
由于本發(fā)明的方法是利用自行對(duì)準(zhǔn)的方式來(lái)形成埋入式汲極氧化層，因此省略微影制程的步驟，使制程得以簡(jiǎn)化；且制程裕度與可靠度更因自行對(duì)準(zhǔn)而提高。再者，由于非揮發(fā)性記憶體制程中定義各浮置閘極僅需一次微影制程，因此減低了微影制程的困難度，避免疊對(duì)誤差的問(wèn)題與橋接的現(xiàn)象，各浮置閘極的結(jié)構(gòu)均一而形成較均勻的閘間介電層，致使非揮發(fā)性記憶體具有均一的閘極耦合率。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1是習(xí)知的一種非揮發(fā)性記憶體的剖面示意圖。
圖2A至圖2E是本發(fā)明一實(shí)施例的非揮發(fā)性記憶體的制造流程剖面圖。
100、200基底 102、202a穿隧介電層104、204a浮置閘極 104a、104b、108、204、220導(dǎo)體層106、218閘間介電層110、212源極/汲極區(qū)112氧化層 202第一介電層206、206a罩幕層 208開(kāi)口210第二介電層 210a間隙壁214熱氧化制程 216絕緣層具體實(shí)施方式
圖2A至圖2E是本發(fā)明一實(shí)施例的非揮發(fā)性記憶體的制造流程剖面圖。
首先，請(qǐng)參照?qǐng)D2A，提供一基底200。基底200的材質(zhì)例如是硅。于基底200上形成一層第一介電層202。第一介電層202例如是隧穿氧化層，且第一介電層202的形成方法例如是熱氧化法。于第一介電層202上形成一層導(dǎo)體層204。導(dǎo)體層204的材質(zhì)例如是摻雜多晶硅，且導(dǎo)體層204的形成方法例如是臨場(chǎng)摻雜的化學(xué)氣相沉積制程。接著，在導(dǎo)體層204上形成一層罩幕層206。罩幕層206的材質(zhì)例如是氮化硅，且罩幕層206的形成方法例如是化學(xué)氣相沉積法。
接著，請(qǐng)參照?qǐng)D2B，移除部分罩幕層206，以形成罩幕層206a。移除部分罩幕層206的方法例如是先于罩幕層206上形成一層圖案化光阻層(未圖示)，再進(jìn)行一非等向性蝕刻制程，以圖案化罩幕層206，之后移除圖案化光阻層，而形成罩幕層206a。接著，以罩幕層206a做蝕刻罩幕，圖案化導(dǎo)體層204及第一介電層202，而形成浮置閘極204a、穿隧介電層202a及數(shù)個(gè)開(kāi)口208。其中，圖案化的方法例如是非等向性蝕刻制程，而以第一介電層202做蝕刻終止層。
此外，在本實(shí)施例中，開(kāi)口208暴露基底200，然而本發(fā)明并不以此為限。換言之，在另一實(shí)施例中，開(kāi)口208底部仍保留有部分介電層202而未暴露基底200。
然后，請(qǐng)繼續(xù)參照?qǐng)D2B，形成一層共形的第二介電層210覆蓋開(kāi)口208表面及罩幕層206a頂表面。介電層210的材質(zhì)例如是氮化硅，且第二介電層210的形成方法例如是化學(xué)氣相沉積法。
繼之，請(qǐng)參照?qǐng)D2C，回蝕第二介電層210而于開(kāi)口208的側(cè)壁上形成間隙壁210a。間隙壁210a的形成方法例如是進(jìn)行非等向性蝕刻制程，直至開(kāi)口208中基底200表面及/或罩幕層206a頂表面露出。另外，間隙壁210a的厚度范圍例如是約50埃至400埃，其中較佳的范圍是100埃至200埃。之后，于開(kāi)口208下方的基底200中形成源極/汲極區(qū)212。源極/汲極區(qū)212的形成方法例如是離子植入制程。
之后，請(qǐng)參照?qǐng)D2D，進(jìn)行熱氧化制程214，以氧化開(kāi)口208中所暴露的基底200表面，而于源極/汲極區(qū)212上方形成絕緣層216。熱氧化制程214例如應(yīng)用硅局部氧化法(LOCOS)的技術(shù)；而反應(yīng)溫度約為攝氏700度-1100度。絕緣層216例如是氧化硅層，而厚度范圍約介于200埃至600埃間。其中較佳是在300埃至400埃之間。而應(yīng)用硅局部氧化法技術(shù)所形成的絕緣層216的表面略高于基底200表面，且其鳥(niǎo)嘴結(jié)構(gòu)更有助于隔絕效果。絕緣層216是用來(lái)當(dāng)作埋入式汲極氧化層(buried drain oxide layer)，由于利用熱氧化制程214來(lái)制作絕緣層216，其隔離品質(zhì)優(yōu)于利用化學(xué)氣相沈積所形成的絕緣層。
利用熱氧化制程214的另一個(gè)好處是，絕緣層216是以自行對(duì)準(zhǔn)的方式在源極/汲極區(qū)212上方形成，因此可以省略微影制程，并避免前后層疊對(duì)誤差(overlay error)的問(wèn)題。由于間隙壁210a形成在浮置閘極204a的側(cè)壁，因此可以避免浮置閘極204a的表面被氧化。另一方面，源極/汲極區(qū)212的摻質(zhì)在經(jīng)過(guò)熱氧化制程214之后，向基底200內(nèi)進(jìn)一步擴(kuò)散，而會(huì)形成更大的分布輪廓。
隨后，請(qǐng)參照?qǐng)D2E，移除罩幕層206a。移除罩幕層206a的方法例如是以熱磷酸為蝕刻液的濕式蝕刻制程。在本實(shí)施例中，移除罩幕層206a同時(shí)移除了間隙壁210a，但是本發(fā)明并不以此為限。換言之，在另一實(shí)施例中，間隙壁210a是在罩幕層206a被移除之后，以另一濕式蝕刻制程來(lái)加以移除。然后，形成一層閘間介電層218覆蓋浮置閘極204a的表面及絕緣層216的表面。閘間介電層218的材質(zhì)例如是氧化硅/氮化硅/氧化硅(ONO)復(fù)合層，且閘間介電層218的厚度例如介于約100-250埃之間，較佳約是150埃。
然后，于閘間介電層218上形成一層導(dǎo)體層220。導(dǎo)體層220是用來(lái)做為此非揮發(fā)性記憶體的控制閘極。導(dǎo)體層220例如是摻雜多晶硅及金屬硅化物的復(fù)合層。做為控制閘極的導(dǎo)體層220的形成方法可包括本技術(shù)領(lǐng)域中具有通常知識(shí)者所熟知的各種技術(shù)，故于此不予贅述。
然而更重要的是，由于絕緣層216的表面低于浮置閘極204a的頂表面，可助于增加導(dǎo)體層220(控制閘極)與浮置閘極204a之間的接觸面積，有效地增加了閘極耦合率。
綜上所述，本發(fā)明所提出的非揮發(fā)性記憶體的制造方法至少具有下列優(yōu)點(diǎn)一、由于利用自行對(duì)準(zhǔn)的方式來(lái)形成埋入式汲極氧化層，因此省略微影制程的步驟，使制程得以簡(jiǎn)化；且制程裕度與可靠度更因自行對(duì)準(zhǔn)而提高。
二、由于形成低于浮置閘極的埋入式汲極氧化層，增加浮置閘極與控制閘極所夾閘間介電層的面積，因此增加了閘極耦合率。
三、因?yàn)閮H需一次微影制程，所以浮置閘極的結(jié)構(gòu)均一而較無(wú)橋接的現(xiàn)象，能形成較均勻的閘間介電層而使非揮發(fā)性記憶體具有均一的閘極耦合率。進(jìn)而，改善元件操作速度與效能。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性記憶體的制造方法，其特征在于其包括以下步驟于一基底上依序形成一第一介電層、一第一導(dǎo)體層及一罩幕層；移除部分該罩幕層、部分該第一導(dǎo)體層及部分該第一介電層，以形成多個(gè)開(kāi)口；于該些開(kāi)口的側(cè)壁上形成間隙壁；于各開(kāi)口下方的該基底中形成一源極/汲極區(qū)；進(jìn)行一熱氧化制程氧化各開(kāi)口所暴露的該基底，以于該源極/汲極區(qū)上方形成一絕緣層；移除該罩幕層；形成一閘間介電層覆蓋于該第一導(dǎo)體層的表面及該絕緣層的表面；以及于該閘間介電層上形成一第二導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于在移除該罩幕層時(shí)，或于移除該罩幕層后，更包括移除該些間隙壁。
3.根據(jù)權(quán)利要求2所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該間隙壁的形成方法包括于該基底上形成一第二介電層，覆蓋該罩幕層及該些開(kāi)口表面；以及進(jìn)行一非等向性蝕刻制程，以移除部分該第二介電層，直到暴露該開(kāi)口底部。
4.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該間隙壁的材質(zhì)是氮化硅。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該間隙壁的厚度范圍是約50埃(angstrom)至400埃。
6.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該熱氧化制程的溫度是約攝氏700度至1100度。
7.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該絕緣層的材質(zhì)是氧化硅。
8.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該絕緣層的厚度范圍是約200埃至600埃。
9.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該閘間介電層是氧化硅/氮化硅/氧化硅(ONO)復(fù)合層。
10.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中該閘間介電層的厚度介于約100-250埃之間。
全文摘要
一種非揮發(fā)性記憶體的制造方法，首先于基底上依序形成介電層、第一導(dǎo)體層及罩幕層。圖案化罩幕層、第一導(dǎo)體層及介電層，以形成浮置閘極與多個(gè)開(kāi)口。然后，于開(kāi)口的側(cè)壁上形成間隙壁。于各開(kāi)口下方的基底中形成源極/汲極區(qū)。進(jìn)行熱氧化制程氧化各開(kāi)口所暴露的基底，以于源極/汲極區(qū)上方形成一層絕緣層。之后，移除罩幕層，并形成一閘間介電層覆蓋于第一導(dǎo)體層的表面及絕緣層的表面。接著，于閘間介電層上形成一層第二導(dǎo)體層。
文檔編號(hào)H01L21/8247GK101075561SQ20061008043
公開(kāi)日2007年11月21日 申請(qǐng)日期2006年5月15日 優(yōu)先權(quán)日2006年5月15日
發(fā)明者林新富, 吳俊沛 申請(qǐng)人:旺宏電子股份有限公司