一種數(shù)據(jù)存儲(chǔ)保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及數(shù)據(jù)存儲(chǔ)領(lǐng)域，尤其涉及一種數(shù)據(jù)存儲(chǔ)保護(hù)電路。
【背景技術(shù)】
[0002]充電粧在充電過程中，有可能會(huì)發(fā)生輸入電源跳閘或斷電現(xiàn)象。當(dāng)輸入電源切斷后，充電粧主控部分MCU將會(huì)停止工作，但相關(guān)的充電數(shù)據(jù)無法及時(shí)保存，其中包括一些重要的消費(fèi)信息包括:充電卡號(hào)和充電金額。這樣會(huì)導(dǎo)致結(jié)算無法正常進(jìn)行，造成運(yùn)營損失和客戶爭議。
[0003]在目前市面上的充電粧產(chǎn)品中，大部分產(chǎn)品為了彌補(bǔ)該部分的漏洞，采取了間隔一定時(shí)間對(duì)FLASH進(jìn)行擦寫來保存記錄(比如5分鐘)，這種方式存在以下三個(gè)弊端:第一，定時(shí)擦寫FLASH會(huì)對(duì)FLASH造成損壞或提前報(bào)廢，因?yàn)镕LASH的擦寫次數(shù)是有限制的；第二，.擦寫FLASH的時(shí)間相對(duì)實(shí)時(shí)系統(tǒng)來說，占時(shí)較長，消耗系統(tǒng)資源；第三，因?yàn)殚g隔一段時(shí)間才會(huì)擦寫記錄，所以在充電功率較大的情況下，會(huì)存在計(jì)量誤差，造成損失。在無電池供電的情況下，MCU通過一個(gè)I/O 口檢測電平，判斷交流充電粧掉電瞬間，將動(dòng)態(tài)數(shù)據(jù)保存到FLASH或外部存儲(chǔ)器中。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的是針對(duì)以上不足之處，提供了一種數(shù)據(jù)存儲(chǔ)保護(hù)電路，實(shí)現(xiàn)對(duì)充電粧中存儲(chǔ)數(shù)據(jù)的保護(hù)。
[0005]本實(shí)用新型解決技術(shù)問題所采用的方案是:一種數(shù)據(jù)存儲(chǔ)保護(hù)電路，包括一用于將市電交流電壓轉(zhuǎn)換成直流低電壓的AC/DC模塊，所述AC/DC模塊經(jīng)一電芯與一 MCU芯片連接，所述MCU芯片與一存儲(chǔ)單元連接；還包括一用于判斷直流低電壓是否異常的判斷單元，所述判斷單元的一輸入端與所述AC/DC模塊的輸出端電連接，該判斷單元的另一輸入端與所述電芯的輸出端電連接，所述判斷單元的輸出端與所述MCU芯片電連接。
[0006]進(jìn)一步的，所述判斷單元包括一第一電壓采樣電路和第二電壓采樣電路，所述第一電壓采樣的輸入端與所述AC/DC模塊的輸出端電連接，該第一電壓采樣的輸出端連接至一電壓比較電路的負(fù)輸入端；所述第二電壓米樣電路的輸入端與所述電芯的輸出端相連，該第二電壓采樣的輸出端連接至所述電壓比較電路的正輸入端；所述電壓比較電路的輸出端與所述MCU芯片電連接。
[0007]進(jìn)一步的，所述第一電壓采樣電路由第一電阻R1、第二電阻R2串聯(lián)而成，所述第一電阻Rl的一端接至所述AC/DC模塊的輸出端，所述第一電阻Rl的另一端接至電壓比較電路的負(fù)輸入端，所述第二電阻R2的一端接地；所述第二電壓采樣電路由第三電阻R3、第四電阻R4串聯(lián)而成，所述第三電阻R3的一端接至所述電芯的輸出端，該第三電阻R3的另一端接至電壓比較電路的正輸入端，所述第四電阻R4的一端接地。
[0008]進(jìn)一步的，所述電壓比較電路由第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、比較器ICl構(gòu)成；所述第五電阻R5的一端與所述第三電阻R3相連，另一端接至比較器ICl的正輸入端；所述第七電阻R7的一端與所述比較器ICl的正輸入端相連，另一端與經(jīng)所述第八電阻R8與所述比較器ICl的輸出端相連；所述第六電阻R6的一端與所述第一電阻Rl相連，另一端接至所述比較器ICl的負(fù)輸入端。
[0009]進(jìn)一步的，所述存儲(chǔ)單元為FLASH閃存。
[0010]進(jìn)一步的，所述電芯為BUCK降壓電芯。
[0011]進(jìn)一步的，所述AC/DC模塊輸出電壓值為12V，所述電芯的輸出電壓值為3.3V。
[0012]進(jìn)一步的，所述AC/DC模塊的輸出端還并接一電解電容。
[0013]與現(xiàn)有技術(shù)相比，本實(shí)用新型有以下有益效果:本實(shí)用新型電路通過所述判斷單元，時(shí)時(shí)檢測供電給MCU的主電壓值(主電壓值經(jīng)過所述電芯后得到MCU的輸入電壓，通過與MCU的輸入電壓進(jìn)行時(shí)時(shí)比較，當(dāng)出現(xiàn)主電壓值下降時(shí)，判斷單元電平實(shí)現(xiàn)反轉(zhuǎn)時(shí)，則輸出一個(gè)相反的電平到MCU的I/O 口，通知MCU進(jìn)行數(shù)據(jù)的存儲(chǔ)，為充電粧掉電后，對(duì)實(shí)時(shí)數(shù)據(jù)的保存提供控制邏輯依據(jù)。
[0014](I)本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路，減少了對(duì)數(shù)據(jù)存儲(chǔ)單元FLASH的擦寫次數(shù)，延長了數(shù)據(jù)存儲(chǔ)單元FLASH的使用壽命。
[0015](2)對(duì)數(shù)據(jù)存儲(chǔ)單元FLASH的擦寫次數(shù)減少，有效地提高系統(tǒng)資源的利用效率，保證系統(tǒng)的實(shí)時(shí)性。
[0016](3)采用本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路的充電粧掉電后，相關(guān)實(shí)時(shí)記錄會(huì)得到較完整的保存，不存在計(jì)量誤差；
[0017](4)本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路采用交流電給所述MCU芯片供電，避免紐扣電池供電給MCU，電池壽命不可控且功耗較大、成本較高；
[0018](5)本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路利用比較器實(shí)現(xiàn)電平翻轉(zhuǎn)，溫度特性、可靠性及傳輸性優(yōu)于光耦的方式。
【附圖說明】
[0019]下面結(jié)合附圖對(duì)本實(shí)用新型專利進(jìn)一步說明。
[0020]圖1為本實(shí)用新型實(shí)施例的電路結(jié)構(gòu)示意圖；
[0021]圖2為本實(shí)用新型實(shí)施例的判斷單元的結(jié)構(gòu)示意圖；
[0022]圖3為本實(shí)用新型實(shí)施例的判斷單元的電路原理圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型進(jìn)一步說明。
[0024]如圖1?3所示，本實(shí)施例的一種數(shù)據(jù)存儲(chǔ)保護(hù)電路，包括一用于將市電交流電壓轉(zhuǎn)換成直流低電壓的AC/DC模塊，所述AC/DC模塊經(jīng)一電芯與一 MCU芯片連接，所述MCU芯片與一存儲(chǔ)單元連接；還包括一用于判斷直流低電壓是否異常的判斷單元，所述判斷單元的一輸入端與所述AC/DC模塊的輸出端電連接，該判斷單元的另一輸入端與所述電芯的輸出端電連接，所述判斷單元的輸出端與所述MCU芯片電連接。所述AC/DC模塊將市電交流電壓轉(zhuǎn)換成第一直流低電壓，并作為電芯的輸入端；所述電芯將第一直流低電壓轉(zhuǎn)換成MCU芯片所需的供電電壓VCC ;所述判斷單元分別接至AC/DC模塊的輸出端、電芯的輸出端，用于當(dāng)市電電壓由正常突變?yōu)楫惓r(shí)，將其輸出端電平發(fā)生翻轉(zhuǎn)，即高電平跳變?yōu)榈碗娖交蛘叩碗娖教優(yōu)楦唠娖?；所述MCU芯片與存儲(chǔ)單元相連接，當(dāng)市電電壓由正常突變?yōu)楫惓r(shí)所述MCU芯片根據(jù)判斷單元發(fā)送的信號(hào)，對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)的存儲(chǔ)。
[0025]從上述可知，本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路采用交流電給所述MCU芯片供電，避免紐扣電池供電給MCU，電池壽命不可控且功耗較大、成本較高；本實(shí)用新型的數(shù)據(jù)存儲(chǔ)保護(hù)電路利用比較器實(shí)現(xiàn)電平翻轉(zhuǎn)，溫度特性、可靠性及傳輸性優(yōu)于光耦的方式。
[0026]在本實(shí)施例中，所述判斷單元包括一第一電壓采樣電路和第二電壓采樣電路，所述第一電壓采樣的輸入端與所述AC/DC模塊的輸出端電連接，該第一電壓采樣的輸出端連接至一電壓比較電路的負(fù)輸入端；所述第二電壓采樣電路的輸入端與所述電芯的輸出端相連，該第二電壓采樣的輸出端連接至所述電壓比較電路的正輸入端；所述電壓比較電路的輸出端與所述MCU芯片電連接。
[0027]在本實(shí)施例中，所述第一電壓采樣電路由第一電阻R1、第二電阻R2串聯(lián)而成，所述第一電阻Rl的一端接至所述AC/DC模塊的輸出端，所述第一電阻Rl的另一端接至電壓比較電路的負(fù)輸入端，所述第二電阻R2的一端接地；所述第二電壓采樣電路由第三電阻R3、第四電阻R4串聯(lián)而成，所述第三電阻R3的一端接至所述電芯的輸出端，該第三電阻R3的另一端接至電壓比較電路的正輸入端，所述第四電阻R4的一端接地。
[0028]在本實(shí)施例中，所述電壓比較