基于fpga的flash讀寫(xiě)控制實(shí)驗(yàn)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于自動(dòng)控制技術(shù)領(lǐng)域，具體涉及到基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)
目.ο
【背景技術(shù)】
[0002]FLASH電路是一種存儲(chǔ)電路，它具有掉電不丟失，能長(zhǎng)久地保持?jǐn)?shù)據(jù)的特點(diǎn)?；诘腇LASH產(chǎn)品廣泛應(yīng)用于現(xiàn)實(shí)生活中，如U盤(pán)、SD卡等，所以研宄FLASH有重要意義。學(xué)生實(shí)驗(yàn)中經(jīng)常要用到FLASH存儲(chǔ)器，而這種FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置存在下述不足:不方便數(shù)據(jù)存儲(chǔ)；電路復(fù)雜；FLASH的讀寫(xiě)控制方式是由軟件程序?qū)崿F(xiàn)的；不具有通信接口、及網(wǎng)絡(luò)連接和管理能力。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型所要解決的技術(shù)問(wèn)題在于克服現(xiàn)有FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置的缺點(diǎn)，提供一種電路簡(jiǎn)單、集成度高、具有通信接口和網(wǎng)絡(luò)連接能力的基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置。
[0004]解決上述技術(shù)問(wèn)題所采用的技術(shù)方案是它具有:對(duì)整個(gè)裝置進(jìn)行控制的控制器；通信電路，該電路與控制器相連；FLASH讀寫(xiě)控制電路，該電路與控制器相連。
[0005]本實(shí)用新型的控制器為:集成電路U3的8腳接集成電路Ul的13腳、10腳接集成電路Ul的16腳，集成電路U3的28腳、30腳?34腳、38腳、39腳、42腳?44腳、46腳、49腳、50腳?55腳、58腳?60腳、64腳?77腳、80腳、83腳?87腳接集成電路U2的25腳?18腳、8腳?I腳、48腳、17腳、16腳、9腳、10腳、13腳、45腳、43腳、41腳、39腳、36腳、34腳、32腳、30腳、44腳、42腳、40腳、38腳、35腳、33腳、31腳、29腳、26腳、28腳、15腳、11腳；集成電路U3的24腳接晶體振蕩器Yl的4腳，集成電路U3的9腳、14腳、92腳、12腳、21腳、97腳、96腳、94腳、18腳、16腳、20腳、15腳接插座J2的2腳?13腳，集成電路U3的17腳、26腳、40腳、47腳、56腳、62腳、81腳、93腳、117腳、122腳、130腳、139腳接3V電源，集成電路U3的107腳、35腳接2.5V電源，集成電路U3的37腳、109腳、134腳、116腳、102腳、78腳、61腳、45腳、29腳、5腳接1.2V電源，集成電路U3的4腳、19腳、22腳、27腳、41 腳、48 腳、57 腳、63 腳、140 腳、131 腳、123 腳、118 腳、95 腳、82 腳、79 腳、108 腳、36 腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地，插座J2的I腳接地；集成電路Ul的型號(hào)為SP3223，集成電路U2的型號(hào)為AM29LV160，集成電路U3的型號(hào)為EP4CE10E22C6。
[0006]由于本實(shí)用新型采用FPGA芯片，使得電路簡(jiǎn)單外圍元件減少，提高了學(xué)生的認(rèn)識(shí)，擴(kuò)展了學(xué)生的視野，便于學(xué)生對(duì)FPGA的控制過(guò)程的理解，以及遠(yuǎn)程通信和管理的充分認(rèn)識(shí)。
【附圖說(shuō)明】
[0007]圖1是本實(shí)用新型的電器原理方框圖。
[0008]圖2是圖1中通信電路和FLASH讀寫(xiě)控制電路的電子線路原理圖。
[0009]圖3是圖1中控制器的電子線路原理圖。
【具體實(shí)施方式】
[0010]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步的詳細(xì)說(shuō)明，但本實(shí)用新型不限于下述的實(shí)施例。
[0011]實(shí)施例1
[0012]在圖1、2、3中本實(shí)施例的基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置由通信電路、控制器、FLASH讀寫(xiě)控制電路連接構(gòu)成，通信電路與控制器相連，F(xiàn)LASH讀寫(xiě)控制電路與控制器相連。
[0013]本實(shí)施例的通信電路由集成電路Ul、電容Cl?電容C4、插座Jl連接構(gòu)成，集成電路Ul的型號(hào)為SP3223。集成電路Ul的2腳接電容C2的一端、4腳接電容C2的另一端、3腳接電容Cl的一端、7腳接電容C3的一端、5腳接電容C4的一端、6腳接電容C4的另一端、I腳和18腳以及14腳接地、19腳和20腳接3V電源、17腳接插座Jl的I腳、15腳接插座Jl的3腳、13腳和16腳接控制器，插座Jl的2腳和4腳接地，電容Cl的另一端接電容C3的另一端。
[0014]本實(shí)施例的FLASH讀寫(xiě)控制電路由集成電路U2、電阻Rl?電阻R3、電容C5連接構(gòu)成，集成電路U2的型號(hào)為AM29LV160。集成電路U2的37腳接3V電源、47腳通過(guò)電阻R2接3V電源、14腳通過(guò)電阻R3接3V電源、12腳通過(guò)電阻Rl接3V電源并接電容C5的一端、27腳接地，集成電路U2的25腳?18腳、8腳?I腳、48腳、17腳、16腳、9腳、10腳、13腳、45腳、43腳、41腳、39腳、36腳、34腳、32腳、30腳、44腳、42腳、40腳、38腳、35腳、33腳、31腳、29腳、26腳、28腳、15腳、11腳接控制器，電容C5的另一端接地。
[0015]本實(shí)施例的控制器由集成電路U3、晶體振蕩器Y1、插座J2連接構(gòu)成，集成電路U3的型號(hào)為EP4CE10E22C6。集成電路U3的8腳接集成電路Ul的13腳、10腳接集成電路Ul的16腳，集成電路U3的28腳、30腳?34腳、38腳、39腳、42腳?44腳、46腳、49腳、50腳?55腳、58腳?60腳、64腳?77腳、80腳、83腳?87腳接集成電路U2的25腳?18腳、8腳?I腳、48腳、17腳、16腳、9腳、1腳、13腳、45腳、43腳、41腳、39腳、36腳、34腳、32腳、30腳、44腳、42腳、40腳、38腳、35腳、33腳、31腳、29腳、26腳、28腳、15腳、11腳；集成電路U3的24腳接晶體振蕩器Yl的4腳，集成電路U3的9腳、14腳、92腳、12腳、21腳、97腳、96腳、94腳、18腳、16腳、20腳、15腳接插座J2的2腳?13腳，集成電路U3的17腳、26腳、40腳、47腳、56腳、62腳、81腳、93腳、117腳、122腳、130腳、139腳接3V電源，集成電路U3的107腳、35腳接2.5V電源，集成電路U3的37腳、109腳、134腳、116腳、102腳、78腳、61腳、45腳、29腳、5腳接1.2V電源，集成電路U3的4腳、19腳、22腳、27腳、41腳、48腳、57腳、63腳、140腳、131腳、123腳、118腳、95腳、82腳、79腳、108腳、36腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地，插座J2的I腳接地。
[0016]本實(shí)用新型的工作原理如下:
[0017]系統(tǒng)上電，電路開(kāi)始工作。數(shù)據(jù)信號(hào)從插座Jl的引腳3腳輸入到集成電路Ul的引腳15腳，從集成電路Ul的引腳16腳輸入到集成電路U3的引腳10腳，集成電路U3為FPGA芯片產(chǎn)生通信協(xié)議邏輯，對(duì)輸入的數(shù)據(jù)信號(hào)，做進(jìn)一步處理；集成電路U3產(chǎn)生FLASH的寫(xiě)控制邏輯，將接收到的數(shù)據(jù)寫(xiě)到FLASH中，其中，控制信號(hào)從集成電路U3的引腳84?87腳輸出，輸入到集成電路U2的引腳11腳、15腳、26腳、28腳，地址信號(hào)從集成電路U3的引腳28腳、30腳?34腳、38腳、39腳、42腳?44腳、46腳、49腳?55腳、58腳?60腳輸入到集成電路U2的引腳I腳?10腳、13腳、16腳?25腳、48腳；數(shù)據(jù)信號(hào)從集成電路U3的引腳64腳?80腳、83腳輸入到集成電路U2的引腳29腳、31腳、35腳、38腳、40腳、42腳、44腳、30腳、32腳、34腳、36腳、39腳、41腳、43腳、45腳；當(dāng)需要讀取FLASH的內(nèi)容時(shí)，集成電路U3產(chǎn)生FLASH的讀控制邏輯，來(lái)處理FLASH的內(nèi)容，控制信號(hào)從集成電路U3的引腳84腳?87腳輸入到集成電路U2的引腳11腳、15腳、26腳、28腳；地址信號(hào)從集成電路U3的引腳28腳、30腳?34腳、38腳、39腳、42腳?44腳、46腳、49腳?55腳、58腳?60腳輸入到集成電路U2的引腳I腳?10腳、13腳、16腳?25腳、48腳；數(shù)據(jù)信號(hào)從集成電路U2的29腳、31腳、35腳、38腳、40腳、42腳、44腳、30腳、32腳、34腳、36腳、39腳、41腳、3腳、45腳輸入到集成電路U3的引腳64腳?80腳、83腳，從而讀出FLASH的內(nèi)容；集成電路U3產(chǎn)生的通信協(xié)議邏輯，將讀出FLASH的內(nèi)容發(fā)送出去，信號(hào)從集成電路U3的引腳8腳輸入到集成電路Ul的引腳13腳，再?gòu)募呻娐稶l的引腳17腳輸出到插座Jl的引腳I腳，將數(shù)據(jù)發(fā)送出去。
【主權(quán)項(xiàng)】
1.一種基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置，其特征在于它具有: 對(duì)整個(gè)裝置進(jìn)行控制的控制器； 通信電路，該電路與控制器相連； FLASH讀寫(xiě)控制電路，該電路與控制器相連。
2.根據(jù)權(quán)利要求1所述的基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置，其特征在于所述的控制器為:集成電路U3的8腳接集成電路Ul的13腳、10腳接集成電路Ul的16腳，集成電路U3的28腳、30腳?34腳、38腳、39腳、42腳?44腳、46腳、49腳、50腳?55腳、58腳?60腳、64腳?77腳、80腳、83腳?87腳接集成電路U2的25腳?18腳、8腳?I腳、48腳、.17 腳、16 腳、9 腳、1 腳、13 腳、45 腳、43 腳、41 腳、39 腳、36 腳、34 腳、32 腳、30 腳、44 腳、42腳、40腳、38腳、35腳、33腳、31腳、29腳、26腳、28腳、15腳、11腳；集成電路U3的24腳接晶體振蕩器Yl的4腳，集成電路U3的9腳、14腳、92腳、12腳、21腳、97腳、96腳、94腳、18腳、16腳、20腳、15腳接插座J2的2腳?13腳，集成電路U3的17腳、26腳、40腳、47腳、.56腳、62腳、81腳、93腳、117腳、122腳、130腳、139腳接3V電源，集成電路U3的107腳、.35腳接2.5V電源，集成電路U3的37腳、109腳、134腳、116腳、102腳、78腳、61腳、45腳、.29腳、5腳接1.2V電源，集成電路U3的4腳、19腳、22腳、27腳、41腳、48腳、57腳、63腳、.140腳、131腳、123腳、118腳、95腳、82腳、79腳、108腳、36腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地，插座J2的I腳接地；集成電路Ul的型號(hào)為SP3223，集成電路U2的型號(hào)為AM29LV160，集成電路U3的型號(hào)為EP4CE10E22C6。
【專利摘要】一種基于FPGA的FLASH讀寫(xiě)控制實(shí)驗(yàn)裝置，對(duì)整個(gè)裝置進(jìn)行控制的控制器；通信電路，該電路與控制器相連；FLASH讀寫(xiě)控制電路，該電路與控制器相連。由于本實(shí)用新型采用FPGA芯片，使得電路簡(jiǎn)單外圍元件減少，提高了學(xué)生的認(rèn)識(shí)，擴(kuò)展了學(xué)生的視野，便于學(xué)生對(duì)FPGA的控制過(guò)程的理解，以及遠(yuǎn)程通信和管理的充分認(rèn)識(shí)。
【IPC分類】G09B23-18, G05B19-042
【公開(kāi)號(hào)】CN204515440
【申請(qǐng)?zhí)枴緾N201520230714
【發(fā)明人】黨學(xué)立, 郭紅霞, 張菁
【申請(qǐng)人】榆林學(xué)院
【公開(kāi)日】2015年7月29日
【申請(qǐng)日】2015年4月16日