晶體管32 (PD2)。 電壓電源（VJ34耦合到第一PU晶體管26和第二PU晶體管30。晶體管28、32被耦合 到地36。
[0021] 存儲器單元10在工業(yè)中被充分地理解并且經(jīng)常被裝配到圖2中示出的這樣的存 儲單元陣列40的單元陣列中。特別地，盡管其它陣列也是已知的（例如，八乘一百二十八、 六十四乘六十四等），但是存儲器單元陣列40是三乘四的存儲器單元陣列。位線22和位線 橫號24分別通過感測晶體管42、44耦合到存儲器單元10。電壓電源34可以同樣地通過 晶體管46耦合到存儲器單元。同樣地，字線16可以通過晶體管42、44耦合到存儲器單元 10。
[0022] 如常規(guī)地與這樣的存儲器單元陣列相關(guān)聯(lián)的控制邏輯元件一樣，存儲器單元陣列 40也在工業(yè)中被充分地理解。這樣的控制邏輯元件被示出與圖3中的存儲器單元陣列40 相關(guān)聯(lián)。特別地，存儲器單元陣列40通過字線16耦合到行解碼器44。行解碼器44可以耦 合到行地址緩沖器46。存儲器單元40通過位線22和位線橫號24進(jìn)一步地耦合到列解碼 器48。列解碼器48可以耦合到列地址緩沖器50。具有數(shù)據(jù)總線線路和數(shù)據(jù)總線橫號線路 (M涵，'數(shù)據(jù)總線）的數(shù)據(jù)總線52將數(shù)據(jù)輸入54耦合到位線22、24。數(shù)據(jù)總線52可 以進(jìn)一步地耦合到感測放大器56,其向輸出58提供信號?？刂七壿媶卧?0可以控制輸入 緩沖器62和輸出緩沖器64。
[0023] 由于位線22、位線橫號24以及字線16變得更長以觸到存儲器單元陣列40內(nèi)的 遠(yuǎn)處的存儲器單元10 (例如，與右上角中的存儲器單元10B相比，左下角中的存儲器單元 10八具有相對短的線路16、22、24)，所以線路16、22、24的物理特性引入了電容損耗和電阻 損耗，這要求應(yīng)用于那些線路的電壓要被提升高于所要求的假定的最小電壓。這樣的經(jīng)提 升的電壓降低電池壽命，生成余熱并且在其它方面被認(rèn)為為是不期望的。
[0024] -種縮短位線22、位線橫號24以及字線16的長度的解決方案是以所謂的"蝶形" 配置的方式來排列存儲器單元陣列。也就是說，將存儲器單元陣列放置在控制邏輯元件的 任一側(cè)上。繼續(xù)比喻，控制邏輯單元成為蝶形的"胸腔"，以及存儲器單元陣列是"翅膀"。在 圖4中示出了二維（2D)蝶形RAM70的示例性實施例的簡化的框圖。蝶形RAM70具有核 72,所述核72具有行解碼器74和字線驅(qū)動器76以及全局塊控制（GBC)單元77。GBC具有 用于選擇用于存儲器的輸入和輸出的特定的讀取/寫入多路復(fù)用器的所有處理邏輯單元。 核72可以與多個存儲器單元陣列78、80、82、84相鄰。每個存儲器單元陣列78、80、82、84 分別具有本地數(shù)據(jù)路徑（LDP)86、88、90、92。LDP86、88、90、92可以包括任何感測放大器 (例如，感測放大器56)和任何多路復(fù)用器（mux)以及用于控制存儲器單元的實際的驅(qū)動 器。核72的每一側(cè)可以具有全局?jǐn)?shù)據(jù)路徑（⑶P)94、96,其包括針對蝶形RAM70的輸入和 輸出。但是，每邊僅需要一個⑶P94、96。
[0025] 通過以這種方式放置LDP86、88、90、92，縮短了位線22、位線橫號24以及字線 16(未在圖4中示出）的長度。與常規(guī)存儲器單元陣列40相比，縮短這些線路22、24、16減 小了操作RAM70所需的電壓電平。另外，通過具有較短的線路，可以使時鐘偏差最小化。
[0026] 雖然2D蝶形RAM70的優(yōu)點令人印象深刻，但是3DIC技術(shù)的出現(xiàn)允許有減小線路 長度的甚至更大的改善，通過減小存儲器的占用空間來改善微型化，以及根據(jù)電路設(shè)計者 的需求來定制存儲器設(shè)備。3DIC技術(shù)的使用允許一個在另一個上地折疊蝶形RAM70的"翅 膀"，使得總占用空間減半（或更多），同時保持相同的存儲器存儲能力。另外，不同的制造 技術(shù)可以被用在3DIC的不同層之間以允許有要在不同層上提供的存儲器的不同特點。
[0027] 在這點上，圖5示出了具有第一層102和第二層104的3D蝶形RAM100。應(yīng)當(dāng)意 識到的是，可以提供更多的層（未示出）。層102、層104之間的間隔被稍微夸大以便示出 RAM數(shù)據(jù)存儲體（還被稱為位單元陣列）106、108、110、112如何延伸到核114的任一側(cè)。還 被示出的是在核114內(nèi)從第一層102延伸到第二層104的MIV116的程式化表示。雖然未 示出，但是另外的MIV可以存在于核114外部的層102、層104之間。與2D蝶形RAM70 - 樣，將行解碼器118、字線驅(qū)動器120以及GBC122放置在核114中。每個RAM數(shù)據(jù)存儲體 106、108、110、112具有各自的0^124、126、128、130。另外，將0^132、134放置在第二層 104中，如示出的，其在3D蝶形RAM100的底部。在替代實施例中，⑶P132、134可以在第 一層102中，并且因此在3D蝶形RAM100的頂部。
[0028] 實際上，通過將行解碼器118和字線驅(qū)動器120的存取邏輯單元以及GBC122放 在核114中，連同RAM數(shù)據(jù)存儲體的折疊性質(zhì)，實現(xiàn)針對字線16、位線22以及位線橫號 24 (未在圖5中示出）的較短的導(dǎo)線長度。較短的導(dǎo)線長度增加存儲器讀取/寫入的存取 次數(shù)，并且通過減小的線后端（back-end-of-line)電容來節(jié)省動態(tài)功率。RAM數(shù)據(jù)存儲體 的折疊還可以導(dǎo)致較小的管芯面積，這導(dǎo)致增加的密度和較小的管芯和封裝成本。雖然被 描述為一般的RAM，但是動態(tài)RAM(DRAM)和SRAM二者可以受益于本公開內(nèi)容。
[0029] 根據(jù)本文公開的實施例的具有位單元和邏輯單元劃分的單片式3DRAM陣列架構(gòu) 可以被提供到或集成到任何基于處理器的設(shè)備中。例子（而非限定）包括機頂盒、娛樂單 元、導(dǎo)航設(shè)備、通信設(shè)備、固定位置數(shù)據(jù)單元、移動位置數(shù)據(jù)單元、移動電話、蜂窩式電話、計 算機、便攜式計算機、臺式計算機、個人數(shù)字助理（PDA)、監(jiān)控器、計算機監(jiān)控器、電視、調(diào)諧 器、無線電單元、衛(wèi)星無線電單元、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、數(shù)字 視頻播放器、視頻播放器、數(shù)字視頻光盤（DVD)播放器、以及便攜式數(shù)字視頻播放器。
[0030] 在這點上，圖6示出了可以采用在圖5中示出的3D蝶形RAM100的基于處理器 的系統(tǒng)140的例子。在該例子中，基于處理器的系統(tǒng)140包括一個或多個中央處理單元 (CPU) 142,每個CPU包括一個或多個處理器144。CPU142可以是主設(shè)備。CPU142可以具 有高速緩沖存儲器146,其包括被耦合到處理器144的一個或多個3D蝶形RAM100,用于對 臨時存儲的數(shù)據(jù)進(jìn)行快速存取。CPU142被耦合到系統(tǒng)總線148并且可以使被包括在基于 處理器的系統(tǒng)140中的主設(shè)備和從設(shè)備相互耦合。眾所周知，CPU142通過在系統(tǒng)總線148 上交換地址、控制和數(shù)據(jù)信息來與這些其它設(shè)備進(jìn)行通信。例如，CPU142可以向包括一個 或多個3D蝶形RAM100的存儲器系統(tǒng)150傳送總線事務(wù)請求。盡管未在圖6中未示出，但 是可以提供多個系統(tǒng)總線148,其中每個系統(tǒng)總線148構(gòu)成不同的結(jié)構(gòu)。
[0031] 可以將其它主設(shè)備和從設(shè)備連接到系統(tǒng)總線148。如圖6中所示的，作為例子，這 些設(shè)備可以包括存儲器系統(tǒng)150、一個或多個輸入設(shè)備152、一個或多個輸出設(shè)備154、一個 或多個網(wǎng)絡(luò)接口設(shè)備156,以及一個或多個顯示控制器158。輸入設(shè)備152可以包括任何類 型的輸入設(shè)備，包括但不限于輸入鍵、開關(guān)、語音處理器等。輸出設(shè)備154可以包括任何類 型的輸出設(shè)備，包括但不限于音頻、視頻、其它視覺指示器等。網(wǎng)絡(luò)接口設(shè)備156可以是被 配置為允許將數(shù)據(jù)交換到網(wǎng)絡(luò)160以及從網(wǎng)絡(luò)160交換數(shù)據(jù)的任何設(shè)備。網(wǎng)絡(luò)160可以是 任何類型的網(wǎng)絡(luò)，包括但不限于有線或無線網(wǎng)絡(luò)、專用或公共網(wǎng)絡(luò)、局域網(wǎng)（LAN)、廣域局域 網(wǎng)（WLAN)以及因特網(wǎng)。網(wǎng)絡(luò)接口設(shè)備156可以被配置為支持所期望的任何類型的通信協(xié) 議。
[0032] CPU142還可以被配置為通過系統(tǒng)總線148訪問顯示控制器158以控制被發(fā)送到 一個或多個顯示器162的信息。顯示控制器158經(jīng)由一個或多個視頻處理器164向顯示器 162發(fā)送要被顯示的信息，一個或多個視頻處理器164將要被顯示的信息處理成適合于顯 示器162的格式。顯示器162可以包括任何類型的顯示器，包括但不限于陰極射線管（CRT)、 液晶顯示器（IXD)、等離子顯示器等。
[0033] 本領(lǐng)域的技術(shù)人員還將意識到的是，結(jié)合本文公開的實施例所描述的各種說明性 的邏輯框、模塊、電路和算法可以被實現(xiàn)為電子硬件、被存儲于存儲器中或另一計算機可讀 介質(zhì)中并且由處理器或其它處理裝置執(zhí)行的指令、或兩者的組合。作為例子，本文所描述的 仲裁器、主設(shè)備和從設(shè)備可以被用在任何電路、硬件組件、1C或1C芯片中。本文公開的存儲 器可以是任何類型和大小的存儲器，并且可以被配置為存儲所期望的任何類型的信息。為 了清楚地說明該可互換性，上文已經(jīng)圍繞各種說明性的組件、框、模塊、電路和步驟的功能 對其進(jìn)行了總體的描述。如何實現(xiàn)這樣的功能取決于特定