電子裝置的制造方法
【專(zhuān)利說(shuō)明】電子裝置
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2014年3月11日提交至韓國(guó)專(zhuān)利局的韓國(guó)專(zhuān)利申請(qǐng)N0.10-2014-0028322的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本專(zhuān)利文件涉及存儲(chǔ)電路或裝置及其在電子裝置或系統(tǒng)中的應(yīng)用。
【背景技術(shù)】
[0004]近來(lái)，隨著電子裝置或設(shè)備趨向于小型化、低功耗、高性能及多功能等等，需要能夠存儲(chǔ)例如計(jì)算機(jī)、便攜式通信裝置等的各種電子裝置或設(shè)備中的信息的電子裝置，并且已著手研宄和開(kāi)發(fā)這種電子裝置。這種電子裝置的實(shí)例包括能夠利用根據(jù)施加的電壓或電流而在不同電阻狀態(tài)之間切換的特性來(lái)存儲(chǔ)數(shù)據(jù)并且能夠被實(shí)施成各種構(gòu)造的電子裝置，例如，電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)和E-fuse等。

【發(fā)明內(nèi)容】

[0005]本專(zhuān)利文件中公開(kāi)的技術(shù)包括存儲(chǔ)電路或裝置及其在電子裝置或系統(tǒng)中的應(yīng)用，以及電子裝置的各種實(shí)施，其中電子裝置能夠提高集成度并改進(jìn)其性能特性。
[0006]在一個(gè)實(shí)施例中，一種電子裝置包括半導(dǎo)體存儲(chǔ)器單元，所述半導(dǎo)體存儲(chǔ)器單元包括順序地層疊在襯底上的第一至第T平面(T為2或更大的自然數(shù))，所述第一至第T平面中的每個(gè)包括一個(gè)或更多個(gè)單元墊，其中第t平面的第t單元墊(t為自然數(shù)且范圍在I至T)包括在第一方向上延伸的第t下部線(xiàn)、安置在所述第t下部線(xiàn)上方并在與所述第一方向相交叉的第二方向上延伸的第t上部線(xiàn)、以及位于所述第t下部線(xiàn)與所述第t上部線(xiàn)之間的交叉點(diǎn)處的第t可變電阻元件；第(t+Ι)平面的第(t+Ι)單元墊與在所述第一方向上彼此相鄰的兩個(gè)相鄰的第t單元墊中的一個(gè)的第一半和所述兩個(gè)相鄰的第t單元墊中的另一個(gè)的第二半重疊，其中所述第二半在所述第一方向上與所述第一半相鄰；第(t+Ι)平面的第(t+Ι)單元墊包括安置在所述第一半和所述第二半中的第t上部線(xiàn)、安置在所述第t上部線(xiàn)上方并在所述第一方向上延伸的第(t+Ι)上部線(xiàn)、以及位于所述第t上部線(xiàn)與所述第(t+i)上部線(xiàn)之間的交叉點(diǎn)處的第(t+i)可變電阻元件；耦合至每個(gè)第t下部線(xiàn)的第t下觸點(diǎn)、耦合至每個(gè)第t上部線(xiàn)的第t上觸點(diǎn)、以及耦合至每個(gè)第(t+i)上部線(xiàn)的第(t+1)上觸點(diǎn)分別與每個(gè)第t下部線(xiàn)的中部、每個(gè)第t上部線(xiàn)的中部、以及每個(gè)第(t+i)上部線(xiàn)的中部重疊。
[0007]上述裝置的實(shí)施例可包括以下的一個(gè)或更多個(gè)。
[0008]所述第(t+Ι)上觸點(diǎn)位于所述兩個(gè)相鄰的第t單元墊之間。所述第t下觸點(diǎn)和所述第t下部線(xiàn)的組合、所述第t上觸點(diǎn)和所述第t上部線(xiàn)的組合、以及所述第(t+i)上觸點(diǎn)和所述第(t+Ι)上部線(xiàn)的組合分別具有T形截面。當(dāng)所述第t單元墊和所述第(t+i)單元墊中的每個(gè)被分成四個(gè)象限時(shí)，所述第t下觸點(diǎn)、所述第t上觸點(diǎn)和所述第(t+i)上觸點(diǎn)位于所述四個(gè)象限的邊界。安置在所述第t下觸點(diǎn)的一側(cè)的第t可變電阻元件的數(shù)量與安置在所述第t下觸點(diǎn)的另一側(cè)的第t可變電阻元件的數(shù)量相同，安置在所述第t上觸點(diǎn)的一側(cè)的第t可變電阻元件的數(shù)量與安置在所述第t上觸點(diǎn)的另一側(cè)的第t可變電阻元件的數(shù)量相同，安置在所述第t上觸點(diǎn)的一側(cè)的第(t+i)可變電阻元件的數(shù)量與安置在所述第t上觸點(diǎn)的另一側(cè)的第(t+Ι)可變電阻元件的數(shù)量相同，并且安置在所述第(t+i)上觸點(diǎn)的一側(cè)的第(t+Ι)可變電阻元件的數(shù)量與安置在所述第(t+i)上觸點(diǎn)的另一側(cè)的第(t+i)可變電阻元件的數(shù)量相同。在平面圖中，所述第一至第T平面中的第(4n+l)平面(η為O或更大的整數(shù))彼此重疊，所述第一至第T平面中的第(4η+2)平面彼此重疊，所述第一至第T平面中的第(4η+3)平面彼此重疊，并且所述第一至第T平面中的第(4η+4)平面彼此重疊。所述半導(dǎo)體存儲(chǔ)器單元還包括選擇元件，所述選擇元件插入在所述第t可變電阻元件和所述第t下部線(xiàn)之間、所述第t可變電阻元件和所述第t上部線(xiàn)之間、所述第(t+Ι)可變電阻元件和所述第t上部線(xiàn)之間、和/或所述第(t+Ι)可變電阻元件和所述第(t+Ι)上部線(xiàn)之間。第(t+2)平面的第(t+2)單元墊與在所述第一和第二方向上彼此相鄰的四個(gè)相鄰的第t單元墊中的第一個(gè)的第一四分之一、所述四個(gè)相鄰的第t單元墊中的第二個(gè)的第二四分之一、所述四個(gè)相鄰的第t單元墊中的第三個(gè)的第三四分之一、以及所述四個(gè)相鄰的第t單元墊中的第四個(gè)的第四四分之一重疊，其中所述第一至第四四分之一在所述第一和第二方向上彼此相鄰，并且第(t+3)平面的第(t+3)單元墊與在所述第二方向上彼此相鄰的兩個(gè)相鄰的第t單元墊中的一個(gè)的第一半和所述兩個(gè)相鄰的第t單元墊中的另一個(gè)的第二半重疊，其中所述第二半在所述第二方向上與所述第一半相鄰。
[0009]在另一實(shí)施例中，一種電子裝置包括半導(dǎo)體存儲(chǔ)器單元，其包括:單元墊，其安置在襯底之上，并且包括下部線(xiàn)、與所述下部線(xiàn)相交叉的上部線(xiàn)、以及位于所述下部線(xiàn)和所述上部線(xiàn)之間的交叉點(diǎn)處的可變電阻元件，其中所述單元墊具有位于所述下部線(xiàn)的一半和所述下部線(xiàn)的另一半之間的第一邊界，以及位于所述上部線(xiàn)的一半和所述上部線(xiàn)的另一半之間的第二邊界；下觸點(diǎn)，其耦合至每個(gè)下部線(xiàn)并且與所述第二邊界重疊；以及上觸點(diǎn)，其耦合至每個(gè)上部線(xiàn)并與所述第一邊界重疊。
[0010]在上述裝置中，所述下觸點(diǎn)和所述下部線(xiàn)的組合、所述上觸點(diǎn)和所述上部線(xiàn)的組合可分別具有T形截面。
[0011]所述電子裝置還可包括微處理器，其包括:控制單元，其被配置成從所述微處理器的外部接收包括命令的信號(hào)，并執(zhí)行對(duì)所述命令的提取和譯碼，或控制所述微處理器的信號(hào)的輸入或輸出；運(yùn)算單元，其被配置成基于所述控制單元對(duì)所述命令的譯碼的結(jié)果來(lái)執(zhí)行運(yùn)算；以及存儲(chǔ)器單元，其被配置成存儲(chǔ)用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)、或執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址，其中所述半導(dǎo)體存儲(chǔ)器單元為所述微處理器中的所述存儲(chǔ)器單元的一部分。
[0012]所述電子裝置還可包括處理器，其包括:核心單元，其被配置成利用數(shù)據(jù)而基于從所述處理器的外部輸入的命令來(lái)執(zhí)行對(duì)應(yīng)于所述命令的運(yùn)算；高速緩沖存儲(chǔ)器單元，其被配置成存儲(chǔ)用于執(zhí)行所述運(yùn)算的數(shù)據(jù)、與執(zhí)行所述運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)、或執(zhí)行所述運(yùn)算的數(shù)據(jù)的地址；以及總線(xiàn)接口，其連接在所述核心單元與所述高速緩沖存儲(chǔ)器單元之間，并且被配置成在所述核心單元與所述高速緩沖存儲(chǔ)器單元之間傳輸數(shù)據(jù)，其中所述半導(dǎo)體存儲(chǔ)器單元為所述處理器中的所述高速緩沖存儲(chǔ)器單元的一部分。
[0013]所述電子裝置還可包括處理系統(tǒng)，其包括:處理器，其被配置成對(duì)所述處理器接收的命令進(jìn)行譯碼，并基于對(duì)所述命令譯碼的結(jié)果來(lái)控制對(duì)信息的運(yùn)算；輔助存儲(chǔ)器裝置，其被配置成存儲(chǔ)用于對(duì)所述命令和所述信息進(jìn)行譯碼的程序；主存儲(chǔ)器裝置，其被配置成從所述輔助存儲(chǔ)器裝置調(diào)用并存儲(chǔ)所述程序和所述信息，從而使所述處理器能夠在執(zhí)行所述程序時(shí)使用所述程序和所述信息來(lái)執(zhí)行所述運(yùn)算；以及接口裝置，其被配置成執(zhí)行所述處理器、所述輔助存儲(chǔ)器裝置和所述主存儲(chǔ)器裝置中的至少一個(gè)與所述外部之間的通信，其中所述半導(dǎo)體存儲(chǔ)器單元為所述處理系統(tǒng)中的所述輔助存儲(chǔ)器裝置或所述主存儲(chǔ)器裝置的一部分。
[0014]所述電子裝置還可包括數(shù)據(jù)存儲(chǔ)系統(tǒng)，其包括:存儲(chǔ)裝置，其被配置成存儲(chǔ)數(shù)據(jù)并保存存儲(chǔ)的數(shù)據(jù)，而不管是否供電；控制器，其被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)輸入到所述存儲(chǔ)裝置和輸出數(shù)據(jù)到所述存儲(chǔ)裝置；暫時(shí)存儲(chǔ)裝置，其被配置成暫時(shí)存儲(chǔ)在所述存儲(chǔ)裝置與外部之間交換的數(shù)據(jù)；以及接口，其被配置成執(zhí)行所述存儲(chǔ)裝置、所述控制器和所述暫時(shí)存儲(chǔ)裝置中的至少一個(gè)與外部之間的通信，其中所述半導(dǎo)體存儲(chǔ)器單元為所述數(shù)據(jù)存儲(chǔ)系統(tǒng)中的所述存儲(chǔ)裝置或所述暫時(shí)存儲(chǔ)裝置的一部分。
[0015]所述電子裝置還可包括存儲(chǔ)器系統(tǒng)，其包括:存儲(chǔ)器，其被配置成存儲(chǔ)數(shù)據(jù)并保存存儲(chǔ)的數(shù)據(jù)，而不管是否供電；存儲(chǔ)器控制器，其被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)輸入到所述存儲(chǔ)器和輸出數(shù)據(jù)到所述存儲(chǔ)器；緩沖存儲(chǔ)器，其被配置成緩沖在所述存儲(chǔ)器與所述外部之間交換的數(shù)據(jù)；以及接口，其被配置成執(zhí)行所述存儲(chǔ)器、所述存儲(chǔ)器控制器和所述緩沖存儲(chǔ)器中的至少一個(gè)與所述外部之間的通信，其中所述半導(dǎo)體存儲(chǔ)器單元為所述存儲(chǔ)器系統(tǒng)中的所述存儲(chǔ)器或所述緩沖存儲(chǔ)器的一部分。
[0016]這些和其它方面、實(shí)施方式和相關(guān)優(yōu)點(diǎn)在考慮本文所提供的附圖和對(duì)實(shí)施例的描述的情況下將變得更為清晰，其旨在提供對(duì)本發(fā)明的進(jìn)一步的解釋。
【附圖說(shuō)明】
[0017]圖1A為平面圖，示出根據(jù)本發(fā)明的實(shí)施例的包括單元墊的半導(dǎo)體裝置。
[0018]圖1B為沿圖1A的線(xiàn)A1-A1’和截取的截面圖。
[0019]圖1C為平面圖，示出根據(jù)本發(fā)明的實(shí)施例的包括多個(gè)單元墊的半導(dǎo)體裝置。
[0020]圖2A至2C示出根據(jù)本發(fā)明的實(shí)施例的包括第一和第二平面的半導(dǎo)體裝置。
[0021]圖3A至3C示出根據(jù)本發(fā)明的實(shí)施例的包括第一至第三平面的半導(dǎo)體裝置。
[0022]圖4A至4C示出根據(jù)本發(fā)明的實(shí)施例的包括第一至第四平面的半導(dǎo)體裝置。
[0023]圖5示出根據(jù)本發(fā)明的實(shí)施例的包括5個(gè)或更多個(gè)平面的半導(dǎo)體裝置。
[0024]圖6示出基于所公開(kāi)的技術(shù)來(lái)實(shí)施存儲(chǔ)電路的微處理器。
[0025]圖7示出基于所公開(kāi)的技術(shù)來(lái)實(shí)施存儲(chǔ)電路的處理器。
[0026]圖8示出基于所公開(kāi)的技術(shù)來(lái)實(shí)施存儲(chǔ)電路的系統(tǒng)。
[0027]圖9示出基于所公開(kāi)的技術(shù)來(lái)實(shí)施存儲(chǔ)電路的數(shù)據(jù)存儲(chǔ)系統(tǒng)。
[0028]圖10示出基于所公開(kāi)的技術(shù)來(lái)實(shí)施存儲(chǔ)電路的存儲(chǔ)系統(tǒng)。
【具體實(shí)施方式】
[0029]下文將參照附圖描述本發(fā)明的各種實(shí)施例。
[0030]附圖可能不一定按比例繪制，并且在一些情況下，為了清晰地示出實(shí)施例的某些特征，附圖中的至少一些結(jié)構(gòu)的比例被放大。在呈現(xiàn)具有多層結(jié)構(gòu)的兩層或更多層的附圖或描述的實(shí)施例時(shí)，這些層的相對(duì)位置關(guān)系或這些層的排列順序反映實(shí)施例的特定實(shí)施，而不同的相對(duì)位置關(guān)系或?qū)拥呐帕许樞蛞彩强赡艿?。此外，多層結(jié)構(gòu)的實(shí)施例的描述或說(shuō)明可能不反應(yīng)所述特定多層結(jié)構(gòu)(例如，在兩個(gè)示出的層之間可存在一個(gè)或更多個(gè)額外的層)中所存在的所有層。作為特定的實(shí)例，當(dāng)描述或示出的多層結(jié)構(gòu)中的第一層被稱(chēng)為位于第二層“上”或“上方”或位于襯底“上”或“上方”時(shí)，所述第一層可直接形成于所述第二層或所述襯底上，但是也可存在一個(gè)或更多個(gè)其它的中間層存在于所述第一層與所述第二層或所述襯底之間的結(jié)構(gòu)。
[0031]圖1A為平面圖，示出根據(jù)本發(fā)明的實(shí)施例的包括單元墊(cell mat)的半導(dǎo)體裝置，圖1B為沿圖1A的線(xiàn)A1-A1’和B1-B1’截取的截面圖。
[0032]參見(jiàn)圖1A和1B，所述半導(dǎo)體裝置包括具有預(yù)定結(jié)構(gòu)(未示出)的襯底100和安置在襯底100上方的單元墊Ml。單元墊Ml包括多個(gè)下部線(xiàn)L1、多個(gè)上部線(xiàn)L2和可變電阻元件R1。所述多個(gè)下部線(xiàn)LI在平行于襯底100的表面的第一方向上延伸，例如，平行于線(xiàn)A1-A1’。所述多個(gè)上部線(xiàn)L2安置在下部線(xiàn)LI上方，并且在平行于襯底100的同一表面且與第一方向相交叉的第二方向上延伸。例如，上部線(xiàn)L2平行于線(xiàn)B1-B1’延伸?？勺冸娮柙l插入在下部線(xiàn)LI和上部線(xiàn)L2之間并且位于交叉點(diǎn)處，即，分別位于下部線(xiàn)LI和上部線(xiàn)L2的相交區(qū)域中。
[0033]下部線(xiàn)LI和上部線(xiàn)L2分別耦合至對(duì)應(yīng)的可變電阻元件Rl的底端和頂端，并且向可變電阻元件Rl供應(yīng)電壓或電流。下部線(xiàn)LI和上部線(xiàn)L2可由一種或更多種導(dǎo)電材料形成，例如，由金屬、金屬氮化物、摻雜有雜質(zhì)的半導(dǎo)體材料或其組合形成。
[0034]可變電阻元件Rl可由根據(jù)施加至其的電壓或電流而在不同的電阻狀態(tài)之間切換的材料形成。在一個(gè)實(shí)施例中，可變電阻元件Rl包括用于RRAM、PRAM, FRAM、MRAM等中的各種可變電阻材料中的一種。所述可變電阻材料包括諸如過(guò)渡金屬氧化物或基于鈣鈦礦的材料的金屬氧化物、諸如基于硫族化物的材料的相變材料、鐵電材料、鐵磁材料等。
[0035]可變電阻元件Rl可具有單層結(jié)構(gòu)或?qū)盈B有多個(gè)層的多層結(jié)構(gòu)，并且具有組合的可變電阻特性。在一個(gè)實(shí)施例中，可變電阻元件Rl具有包括缺氧金屬氧化物層和富氧金屬氧化物層的雙層結(jié)構(gòu)。富氧金屬氧化物層可包括滿(mǎn)足化學(xué)計(jì)量比的材料，例如1^02或Ta2O5O缺氧金屬氧化物層可包括與滿(mǎn)足化學(xué)計(jì)量比的材料相比缺少氧的材料。缺氧金屬氧化物層可包括T1x，其中X小于2，或可包括TaOy，其中y小于2.5。
[0036]在雙層結(jié)構(gòu)中，根據(jù)向可變電阻元件Rl施加的電壓或電流，缺氧金屬氧化物層的氧空位可被供應(yīng)給富氧金屬氧化物層，從而在富氧金屬氧化物層中形成電流路徑。此外，根據(jù)所施加的電流或電壓，缺氧金屬氧化物層的氧空位可不被供應(yīng)給富氧金屬氧化物層，從而使富氧金屬氧化物層中所形成的電流路徑消失。因此，可變電阻元件Rl的電阻狀態(tài)可在高電阻狀態(tài)和低電阻狀態(tài)之間變化。在一個(gè)實(shí)施例中，除可變電阻材料外，可變電阻元件Rl還包括電極材料?？勺冸娮柙l的電阻狀態(tài)可變化以存儲(chǔ)不同的數(shù)據(jù)。
[0037]存儲(chǔ)單元MC形成在下部線(xiàn)LI和上部線(xiàn)L2的每個(gè)相交區(qū)域中。在一個(gè)實(shí)施例中，可變電阻元件Rl在下部線(xiàn)LI和上部線(xiàn)L2的相交區(qū)域中具有