本申請(qǐng)的實(shí)施例涉及存儲(chǔ)器電路及其操作方法。

背景技術(shù)：

1、由于各種電子元件(例如晶體管、二極管、電阻器、電容器等)的集成密度不斷提高，半導(dǎo)體行業(yè)經(jīng)歷了快速增長。在很大程度上，集成密度的提高來自于最小部件尺寸的反復(fù)減小，這使得更多的組件可以集成到給定的區(qū)域中。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本申請(qǐng)實(shí)施例的一個(gè)方面，提供了一種存儲(chǔ)器電路，包括：存儲(chǔ)器陣列，包括多個(gè)存儲(chǔ)器單元；輸入/輸出(i/o)電路，可操作地耦接到存儲(chǔ)器陣列，并被配置為讀取或?qū)懭氪鎯?chǔ)器單元中的每個(gè)；以及電源管理電路，可操作地耦接到存儲(chǔ)器陣列和i/o電路，并且被配置為基于接收的第一供電電壓和接收的第二供電電壓提供第一柵極控制信號(hào)和第二柵極控制信號(hào)，其中第一供電電壓基本上高于第二供電電壓的兩倍；其中，當(dāng)存儲(chǔ)器單元中的至少一個(gè)正在被寫入時(shí)，第一柵極控制信號(hào)等于第一供電電壓的第一分?jǐn)?shù)，且第二控制信號(hào)等于第一供電電壓的第一分?jǐn)?shù)，并且其中，當(dāng)存儲(chǔ)器單元中的至少一個(gè)正在被讀取時(shí)，第一柵極控信號(hào)等于第二供電電壓的第一分?jǐn)?shù)，且第二控制信號(hào)等于低于第一供電電壓或第二供電電壓中的任何一個(gè)的第三供電電壓。

2、根據(jù)本申請(qǐng)實(shí)施例的一個(gè)方面，提供了一種存儲(chǔ)器電路，包括：存儲(chǔ)器陣列，包括耦接到第一供電電壓的多個(gè)存儲(chǔ)器單元，多個(gè)存儲(chǔ)器單元中的每個(gè)包括串聯(lián)耦接到多個(gè)第一晶體管的熔絲電阻器；輸入/輸出(i/o)電路，耦接到第二供電電壓，包括多個(gè)第二晶體管，并被配置為讀取或?qū)懭氪鎯?chǔ)器單元中的每個(gè)；以及電源管理電路，可操作地耦接到第一供電電壓和第二供電電壓，包括多個(gè)第三晶體管，并且被配置為基于第一供電電壓和第二供電電壓提供第一柵極控制信號(hào)和第二柵極控制信號(hào)，其中，第一供應(yīng)電壓基本上高于第二供電電壓的兩倍；其中，第一晶體管、第二晶體管和第三晶體管中的每個(gè)的任意兩個(gè)端子間的電壓等于或小于第一供電電壓的分?jǐn)?shù)。

3、根據(jù)本申請(qǐng)實(shí)施例的又一個(gè)方面，提供了一種用于操作存儲(chǔ)器電路的方法，包括：接收第一供電電壓和第二供電電壓，其中，第一供電電壓基本上高于第二供電電壓的兩倍；基于第一供電電壓和第二供電電壓，向存儲(chǔ)器電路的多個(gè)第一晶體管提供第一柵極控制信號(hào)，并向存儲(chǔ)器電路的多個(gè)第二晶體管提供第二柵極控制信號(hào)；在寫入存儲(chǔ)器電路的存儲(chǔ)器單元時(shí)，將第一柵極控制信號(hào)配置為等于第一供電電壓的分?jǐn)?shù)，并將第二柵極控制信號(hào)配置為等于第一供電電壓的分?jǐn)?shù)；以及當(dāng)讀取存儲(chǔ)器電路的存儲(chǔ)器單元時(shí)，將第一柵極控制信號(hào)配置為等于第一供電電壓的分?jǐn)?shù)，并將第二柵極控制信號(hào)配置成等于低于第一供電電壓或第二供電電壓中的任何一個(gè)的第三供電電壓。

技術(shù)特征：

1.一種存儲(chǔ)器電路，包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述存儲(chǔ)器單元各自包括電熔絲存儲(chǔ)器單元。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器電路，其中，所述輸入/輸出電路包括：

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器電路，其中，所述存儲(chǔ)器單元中的每個(gè)包括彼此串聯(lián)耦接的熔絲電阻器和多個(gè)第二n型晶體管，并且其中所述多個(gè)第二n型晶體管彼此電堆疊。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器電路，其中，無論所述存儲(chǔ)器單元是被讀取還是被寫入，所述第一p型晶體管、所述第二p型晶體管和所述第三p型晶體管中的每個(gè)的任意兩個(gè)端子間的電壓等于或小于所述第一供電電壓的所述第一分?jǐn)?shù)。

6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器電路，其中，無論所述存儲(chǔ)器單元是被讀取還是被寫入，所述第一p型晶體管、所述第二p型晶體管、所述第三p型晶體管和所述第一n型晶體管中的每個(gè)的任何兩個(gè)端子間的電壓等于或小于所述第一供電電壓的第一分?jǐn)?shù)，并且所述n型晶體管和所述第四p型晶體管中的每個(gè)的任何兩個(gè)端子間的電壓等于或小于所述第二供電電壓的第二分?jǐn)?shù)，并且其中所述第二分?jǐn)?shù)大于所述第一分?jǐn)?shù)。

7.根據(jù)權(quán)利要求3所述的存儲(chǔ)器電路，其中，所述位線電平移位器被配置為將用于所述位線控制電路的第一電壓域移位到第二電壓域，所述第一電壓域的范圍從所述第三供電電壓到所述第二供電電壓，所述第二電壓域的范圍從所述第一供電電壓的第一分?jǐn)?shù)到所述第一供電電壓。

8.一種存儲(chǔ)器電路，包括：

9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器電路，其中，當(dāng)寫入所述存儲(chǔ)器單元中的至少一個(gè)時(shí)，所述第一柵極控制信號(hào)等于所述第一供電電壓的所述分?jǐn)?shù)，并且所述第二控制信號(hào)等于所述第一供電電壓的所述分?jǐn)?shù)。

10.一種用于操作存儲(chǔ)器電路的方法，包括：

技術(shù)總結(jié)
存儲(chǔ)器電路可以包括存儲(chǔ)器陣列、輸入/輸出(I/O)電路和電源管理電路，存儲(chǔ)器陣列包括多個(gè)存儲(chǔ)器單元。I/O電路可以可操作地耦接到存儲(chǔ)器陣列，并配置為讀取或?qū)懭朊總€(gè)存儲(chǔ)器單元。電源管理電路可以可操作地耦接到存儲(chǔ)器陣列和I/O電路。電源管理電路可以被配置為基于接收到的第一供電電壓和接收到的第二供電電壓提供第一柵極控制信號(hào)和第二柵極控制信號(hào)。第一供電電壓可以基本高于第二供電電壓的兩倍。本申請(qǐng)的實(shí)施例還提供了操作存儲(chǔ)器電路的方法。

技術(shù)研發(fā)人員：吳旻信,張盟昇
受保護(hù)的技術(shù)使用者：臺(tái)灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9