本文所公開的各種實施例大體上涉及單晶體管只讀存儲器(rom)位單元和讀取存儲在所述單晶體管rom位單元中的數(shù)據(jù)的方法。

背景技術(shù)：

掩模型只讀存儲器(掩模型rom)為其中在制造過程期間對數(shù)據(jù)進行編碼的半導(dǎo)體存儲器裝置。存在各種類型的制造工藝對掩模型rom進行編程，例如擴散、金屬化和通路處理。在擴散處理中，在擴散過程期間在半導(dǎo)體襯底中對掩模型rom進行編程。在嵌入式金屬可編程rom中，在金屬/金屬化過程期間對rom數(shù)據(jù)進行編程。在與嵌入式金屬可編程rom類似的通路可編程rom中，在通路形成過程期間對rom數(shù)據(jù)代碼進行編程。

技術(shù)實現(xiàn)要素：

各種實施例的簡要概述在下文呈現(xiàn)。在以下概述中可以做出一些簡化和省略，所述概述意圖突出且引入各種實施例的一些方面，但不限制本發(fā)明的范圍。在稍后的章節(jié)中將描述足以讓本領(lǐng)域的普通技術(shù)人員能獲得且使用本發(fā)明性概念的實施例的詳細描述。

本文所描述的各種實施例包括rom存儲器裝置，所述rom存儲器裝置包括第一位單元、第二位單元和虛擬接地線，其中所述第一位單元包括存儲兩個位的第一晶體管和讀取存儲在位單元中的數(shù)據(jù)的第一位線和第二位線，所述第二位單元包括連接到第一晶體管并且共享第一位線和第二位線的第二晶體管，所述虛擬接地線鄰近位線，被配置成使位單元接地。

虛擬接地產(chǎn)生電路可以被配置成控制位線的極性。

虛擬接地產(chǎn)生電路可以在讀取狀態(tài)與功率狀態(tài)之間切換第一位線以從第二位線讀取數(shù)據(jù)。虛擬接地產(chǎn)生電路可以在讀取狀態(tài)與功率狀態(tài)之間切換第二位線以從第一位線讀取數(shù)據(jù)。

第一晶體管的源極區(qū)可以連接到第二晶體管的漏極區(qū)。

第一位單元可包括連接到位線和源極區(qū)或漏極區(qū)的通路，以表示第一邏輯狀態(tài)。

第一位單元可包括連接到位線以及源極區(qū)和漏極區(qū)的兩個通路，以表示第二邏輯狀態(tài)。

第一位單元可以不包括連接到位線以及源極區(qū)和漏極區(qū)的通路，以表示第二邏輯狀態(tài)。

虛擬接地線、第一位線和第二位線中的任意兩個可以接地以從位單元讀取數(shù)據(jù)。

第一位單元和第二位單元可以一起被讀取以產(chǎn)生十六個不同邏輯組合。

晶體管可以為nmos晶體管或pmos晶體管。

裝置可包括復(fù)用器，其中從位線讀取的邏輯狀態(tài)被多路復(fù)用并輸出為單個位值。

本文所描述的各種實施例還可包括制品，所述制品包括至少一個非暫時性有形機器可讀存儲媒體，所述非暫時性有形機器可讀存儲媒體含有用于讀取rom存儲器裝置的方法的可執(zhí)行機器指令，所述可執(zhí)行機器指令包括用于使第一位單元的位線接地的指令、用于將位單元連接到虛擬接地線的指令和用于從第一位單元的第二位線讀取存儲的位值的指令。

指令可包括使用單個第一晶體管將兩個位存儲在第一位單元中。

制品可包括用于使第二位單元的位線接地的指令、用于將第二位單元連接到虛擬接地線的指令；以及用于從第二位單元的第二位線讀取存儲的位值的指令。

指令可包括使用單個第二晶體管將兩個位存儲在第二位單元中。指令可包括將第一晶體管連接到第二晶體管。

指令可包括使用虛擬接地產(chǎn)生電路使位線接地。

本文所描述的各種實施例還可包括制品，所述制品包括至少一個非暫時性有形機器可讀存儲媒體，所述非暫時性有形機器可讀存儲媒體含有用于讀取rom存儲器裝置的方法的可執(zhí)行機器指令，在所述rom存儲器裝置中，共享兩個位線和虛擬接地線的兩個位單元的晶體管連接在一起，所述可執(zhí)行機器指令包括用于使虛擬接地線、第一位線和第二位線中的任意兩個接地以從位單元讀取數(shù)據(jù)的指令，和用于根據(jù)由列多路復(fù)用器選擇讀取的位單元而從第一位線或第二位線中的任一個讀取邏輯數(shù)據(jù)的指令。

制品可包括用于一起讀取位單元以產(chǎn)生十六個不同邏輯組合的指令。

附圖說明

借助于非限制性實例并參考附圖更詳細地描述本發(fā)明的實施例，在這些附圖中：

圖1示出現(xiàn)有技術(shù)的源極連接的nor型rom單元的示意圖；

圖2示出現(xiàn)有技術(shù)的源極和漏極連接的nor型rom單元的示意圖；

圖3示出實施例的nmos型norrom單元的示意圖；

圖4示出根據(jù)圖3的通路連接的示意圖；

圖5示出根據(jù)圖3的列-行配置的示意圖；

圖6示出根據(jù)本文所述的實施例的第一編程表；

圖7a和圖7b示出根據(jù)圖3的不同讀取配置的示意圖；

圖8示出根據(jù)另外實施例的使用位線的nor型rom單元的示意圖；

圖9示出根據(jù)圖7的通路連接的示意圖；

圖10示出根據(jù)本文所述的實施例的第二編程表；

圖11示出根據(jù)圖7的列-行配置的示意圖；

圖12a和圖12b示出根據(jù)圖7的不同讀取配置的示意圖；

圖13示出根據(jù)本文所述的實施例的nmos型norrom單元的示意圖；

圖14示出根據(jù)圖13的可能通路連接的示意圖；

圖15示出根據(jù)圖13的列-行配置的示意圖；

圖16示出根據(jù)本文所述的實施例的第三編程表；

圖17a至圖17d示出根據(jù)圖13的用于wl0的不同讀取配置的示意圖；

圖18a至圖18d示出根據(jù)圖13的用于wl1的不同讀取配置的示意圖；以及

圖19示出根據(jù)本文所述的實施例的比較裝置參數(shù)的五邊形曲線。

應(yīng)理解，附圖僅僅是示意性的并且不按比例繪制。還應(yīng)理解，所有附圖中使用的相同參考標號指示相同或類似的部件。

具體實施方式

說明書和附圖示出了各種實例實施例的原理。因此將了解，本領(lǐng)域的技術(shù)人員將能夠設(shè)計各種布置，盡管本文中未明確地描述或示出所述布置，但其體現(xiàn)了本發(fā)明的原理且包括在其范圍內(nèi)。此外，本文中所述的所有實例主要明確地意在用于教學(xué)目的以輔助讀者理解本發(fā)明的原理及由發(fā)明人所提供的概念，從而深化所屬領(lǐng)域，且所有實例不應(yīng)解釋為限于此類特定所述實例及條件。此外，如本文所用，術(shù)語“或”是指非排斥的(即，和/或)，除非以其它方式指示(例如，“否則”或“在可替換的方案中”)。并且，本文所描述的各種實施例不一定相互排斥，因為一些實施例可與一或多個其它實施例組合從而形成新的實施例。如本文所使用，除非另外指明，否則術(shù)語“上下文”和“上下文對象”應(yīng)被理解成同義。

單晶體管(“1t”)rom位單元的設(shè)計試圖實現(xiàn)高品質(zhì)的存儲器裝置同時均衡特性例如位單元密度、裝置寬度、存儲器速度和讀取電壓。

為實現(xiàn)高密度的rom位單元陣列，保持低的裝置寬度，通常保持在處理技術(shù)所支持的最小水平。所述小寬度導(dǎo)致mos晶體管的增大的伸展，這可能不利地影響存儲器的性能(速度)。

相反，為了實現(xiàn)高速和增強的低電壓操作(vddmin)，可以保持較大的裝置寬度。較大的寬度減小mos晶體管的伸展，這可能不利地影響存儲器的密度。

有利的是具有單晶體管(“1t”)rom位單元，所述單晶體管(“1t”)rom位單元可以存儲更多數(shù)據(jù)而不增大位單元密度也不增大裝置寬度，并且仍然以高速執(zhí)行。

使用1t單元的rom一次存儲單個數(shù)據(jù)位。雖然使用最小特征大小常常是有益的，但較小的大小常常允許較多變化，例如隨機摻雜物波動，這可能限制低電壓操作。

現(xiàn)有技術(shù)的高密度rom位單元陣列具有列，在所述列中，相鄰的位單元經(jīng)形成以共享源極/漏極連接并且連接到相鄰的位線或虛擬接地線。

圖1示出現(xiàn)有技術(shù)的源極連接的nor型rom單元100的示意圖。在所述圖中，表示四行字線和兩列位線的4×2陣列被示出，其中通過共享源極節(jié)點和將這些節(jié)點連接到接地實現(xiàn)充足的單元密度。當對特定位線充電(例如bl1)并啟用特定字線(例如wl2)時，則位于那些線的交叉點處的晶體管將顯現(xiàn)由其在bl1處的漏極連接所編碼的邏輯“0”。如圖所示，當漏極連接被連接到bl時，讀取邏輯0。當不存在漏極/bl連接時，漏極可以浮動并且在bl上讀取邏輯1。在此配置中，保持低的nmos寬度以實現(xiàn)良好的單元密度，但裝置顯現(xiàn)緩慢的速度、不良的伸展并且可能對低電壓應(yīng)用不利。

存在各種方式，接地線和位線可以通過所述方式連接到位單元。接地線水平地設(shè)置并且連接一對晶體管的源極/源極端中的每個。必須提供大量接地線，并且為了對此布置中的位單元進行編程，必須做出大量連接。

當具有小尺寸例如具有圖1所示的小大小晶體管時，任何參數(shù)例如通過裝置的電流將導(dǎo)致高變化率。這可以表示穩(wěn)固性將不被最大化，并且妨礙裝置的性能。所述變化率與裝置面積的平方根成反比。較大裝置等同于較小的變化率、裕度減小和較高的可靠性。

圖2示出現(xiàn)有技術(shù)的漏極連接的nor型rom單元200的示意圖。如圖2所示，公開了rom陣列，其中1t位單元的列(例如210和220)各自分別使用單獨的虛擬接地線vgnd1和vgnd2。每個1t位單元存儲1個數(shù)據(jù)位。mos晶體管221、222、223和224設(shè)置在位單元的列210中，并且mos晶體管225、226、227和228設(shè)置在位單元的列220中。

如圖2所示，由于各列中的相鄰位單元共享源極或漏極(一般在本文中被稱作“漏極”)連接，因此在垂直方向上實現(xiàn)高密度的位單元。這些漏極連接將各列中的晶體管連接到虛擬接地線或連接到與所述列相關(guān)聯(lián)的位線。虛擬接地線可以設(shè)置在相鄰的位線對之間。

例如，列220的兩個晶體管226和227共享共同的漏極連接并且連接到位線bl0。晶體管226與晶體管225共享漏極連接并且二者連接到虛擬接地線vgnd2，而晶體管227與晶體管228共享漏極連接并且還連接到位線bl0。

晶體管或位單元可以通過具有連接到一種種類的線(bl和vgnd)的一個漏極和連接到另一bl或vgnd而不連接到第一漏極的第二漏極對邏輯“0”進行編碼。相反，晶體管或位單元可以通過具有連接到相同種類的線(bl或vgnd)的兩個漏極對邏輯“1”進行編碼。當特定位線(例如bl0)充電并且啟用特定字線(例如wl2)時，位于那些線的交叉點處的晶體管(在此實例中晶體管226)將顯現(xiàn)由其漏極連接通過使位線bl0放電到虛擬接地線2上進行編碼的邏輯“0”。相反，如果改為啟用字線wl1(以便讀取晶體管227)，位線的明顯放電可以不發(fā)生(晶體管227的兩個漏極連接到同一bl0線)，這指示由所述晶體管227的漏極連接進行編碼的邏輯“1”。應(yīng)理解，上述“1”和“0”的編碼僅僅是一種選擇并且可以顛倒。

在圖2所示的裝置中，對于單個位單元，在位單元上方需要兩個金屬軌道。由于這種結(jié)構(gòu)，可以保持高的nmos寬度，約最小處理寬度的兩倍。所述結(jié)構(gòu)具有較快的操作、減小的伸展、較低vdd的使用和增大的面積。關(guān)于布局，存在各種連接布局來限定位線如何連接到位單元。但是，由于一列位線使用單獨的虛擬接地線，因此軌道的數(shù)量增加并且密度受到影響。裝置越大，例如如圖2所示，單元電流越高，裝置速度越快。這對于模擬裝置尤其正確。較大裝置導(dǎo)致減小的變化率。

以下本文所述的實施例以一個物理寬度/位存儲兩個數(shù)據(jù)位，并且由此保留高密度。

圖3示出實例實施例的nmos型norrom單元300的示意圖。圖3示出4×2數(shù)據(jù)陣列中的使用nmos晶體管的平行或nor型rom單元，所述4×2數(shù)據(jù)陣列包括四個字線wl0、wl1、wl2和wl3，兩個位線bl0/vgnd和bl1/vgnd以及專用虛擬接地線vgnd。wl0、wl1、wl2和wl3通過隔離區(qū)(未示出)分隔開。位線bl0/vgnd和bl1/vgnd使用虛擬接地產(chǎn)生電路(“vggc”)350控制它們的極性。雖然在此示出小陣列，但可以使用各種大小的存儲器陣列，從數(shù)百到數(shù)千到數(shù)百萬個晶體管，以存儲兆位的數(shù)據(jù)。包括四個晶體管的四個位單元的列布置在bl0/vgnd和bl1/vgnd之間。每個位單元可用于使用單個mos晶體管存儲兩個數(shù)據(jù)位。

四個晶體管可以連接到bl0/vgnd、bl1/vgnd和專用虛擬接地線(vgnd)。為了在半導(dǎo)體芯片上節(jié)省空間和增大密度，位線bl0和bl1可以在適當時間用作虛擬接地線以從位單元讀取數(shù)據(jù)。所述特征可以允許電路組件的較大的多功能性并且提供新的方式來讀取用單個mos晶體管存儲的兩個數(shù)據(jù)位。

因此，位線bl0/vgnd和bl1/vgnd服務(wù)于多個目的。一個數(shù)據(jù)位可以從位單元直接讀取到位線bl0或bl1上。另外，bl0/vgnd和bl1/vgnd的極性可以使用vggc350來控制，以幫助從同一位單元讀取另一個數(shù)據(jù)位。當接收到讀取信號時，vggc350可以將位線的電壓電平從第一邏輯電壓狀態(tài)(例如vdd)改變?yōu)榈诙壿嬰妷籂顟B(tài)(例如vss)。因此，位線對中的位線可以在由vggc350確定的適當時間加倍以作為虛擬接地線。

vggc還可以將位線的電壓電平從vss或接地電平改變?yōu)関dd或供電電平，所述vdd或供電電平中的任一者具有負電壓或正電壓。因此，本公開的實施例可以使用如本文中所述的nmos技術(shù)或pmos技術(shù)，所述pmos技術(shù)具有相反的電壓狀態(tài)以執(zhí)行本文所述的存儲器單元的相同存儲和讀取能力。

在本文所述的實施例中，單個位單元在兩個位線之間共享。結(jié)構(gòu)上來講，通過單個位單元，在所述單個位單元上需要兩個金屬位線軌道。由于這種配置，可以保持高的nmos寬度，約最小寬度的兩倍。所述寬度可以允許比較小裝置更好的裝置特性，例如增大的速度、減小的伸展、較低的vddmin和比相同或類似大小的裝置存儲更多數(shù)據(jù)的能力。

為了實現(xiàn)良好的密度，與相鄰的位單元列(圖5中所示)共享vgnd軌道。使用vgnd和虛擬接地產(chǎn)生電路350，一次可以讀取出自所存儲的兩個數(shù)據(jù)位中的一個數(shù)據(jù)位。與對一列存儲器單元中的每一存儲器單元使用單個位線的圖1和圖2的現(xiàn)有技術(shù)不同，本文所述的實施例在一列中使用兩個位線來形成存儲器單元。雖然示出使用nmos晶體管，但可以使用pmos晶體管執(zhí)行類似的實施方案。

圖3示出如何使用單個mos晶體管陣列300將2位數(shù)據(jù)存儲在單個rom單元中。虛擬接地產(chǎn)生電路350控制將在任何給定時間顯示在三個線vgnd、bl1/vgnd和bl0/vgnd上的極性以便讀取位。排列在bl0、bl1和vgnd上的點表示已在形成給定掩模型rom時插入的接地連接的通路。通路可以為從襯底上的一個或多個金屬化層延伸到半導(dǎo)體的存儲器存儲部分中的導(dǎo)電路徑。在形成根據(jù)本文所述的實施例的存儲器裝置中，可以形成通孔以允許對存儲器中的位線進行導(dǎo)電連接。當期望連接時，將位單元編程為1或0，導(dǎo)電通路在通孔中做出或終止。當不期望進行連接時，通孔可以用絕緣體充滿，用絕緣體覆蓋，或者保持開放以表示沒有到位線的連接。通路根據(jù)預(yù)定存儲器模式終止并且通路的位置也存儲在整個系統(tǒng)中。

當被編程時，系統(tǒng)可包括各種配置，例如連接到位線和源極區(qū)或漏極區(qū)以表示第一邏輯狀態(tài)的通路。第一位單元可包括連接到位線以及源極區(qū)和漏極區(qū)以表示第二邏輯狀態(tài)的兩個通路?？商鎿Q的是，第一位單元可包括不存在或沒有連接到位線以及源極區(qū)和漏極區(qū)以表示第二邏輯狀態(tài)的通路。

參考圖3和圖4，現(xiàn)將對讀取存儲在存儲器陣列300中的數(shù)據(jù)給出實例說明，例如，在wl2處讀取00。為了在bl0上讀取0，在bl0/vgnd線上存在通路，所述通路在位單元2處連接到接地以用于mos。為了從bl0讀取數(shù)據(jù)位，除了vgnd線接地之外，bl1/vgnd可以通過vggc350接地以創(chuàng)建通過mos接地到bl0的路徑。為了從bl1讀取第二個0，vggc350將使bl0/vgnd短路以接地，并且由于通路接地焊盤已被插入以連接到bl1，可以在bl1處讀取第二邏輯0。當rom陣列被初始地寫入時，通路和浮動連接的布局被存儲，并且當選擇各種位單元地址時，所述布局設(shè)計結(jié)合vggc350用于從bl0或bl1讀取。

通過使用rom編程實用工具，在制造步驟處完成編程?；诙ㄖ撇呗蕴峁┭谀！Ｋ霾呗钥蔀橐粋€掩?？删幊袒蚨鄠€掩模可編程。通過使用軟件，確定在哪里對通路接點和不在哪里對通路接點，并且確定當制造rom時將使用物理掩模，因此所述物理掩模將被編程。

為了使用單個mos讀取兩個位的任何組合，使用三個線：在兩列位單元(如圖5中所示)之間共享的專用虛擬接地線、bl1/vgnd線和bl0/vgnd線。bl1/vgnd線具有由vggc350控制的雙功能。當期望讀取bl1上的0或1時，bl1/vgnd可以充當bl1，或者當期望讀取bl0上的0或1時，bl1/vgnd可以短路到虛擬接地。bl0/vgnd線執(zhí)行用于bl0和bl1的鏡像功能。

此前，讀取00需要用于bl1和bl0的兩個單獨wl以及兩個位線。在本文所述的實施例中，一個mos晶體管負責(zé)針對bl1存儲0和針對bl0存儲0，這在圖3中示出為00。第一個0屬于bl1并且第二個0屬于bl0。另一個組合01、10和11示出的是，通過適當?shù)剡B接mos漏極和源極、bl/vgnd和虛擬接地350可以存儲任何組合。

將使用代碼對rom存儲器單元300編程一次?？梢詫τ诿總€位確定地址，并且每當期望讀取邏輯0時，通路將終止到適當位置。水平線表示金屬線。點或節(jié)點340表示通路。如果示出通路，則所述通路存儲0。如果不存在點或通路，對于給定位線存儲邏輯1。圓圈是可編程點。rom存儲器陣列原先經(jīng)編程以表示所有的1。當通路終止在特定位置處時，可以在所述位置處讀取邏輯0。

rom單元300以靜態(tài)格式而不以動態(tài)格式存儲信息。這表示節(jié)點將接地或者節(jié)點將保持浮動，如圖3中所示。如果漏極或源極并未連接到bl，則將存儲信息的“1”極性。如果漏極或源極連接到bl，則將存儲信息的“0”極性。在后一種配置中端中的一個端將連接到bl，并且剩余的端將連接到接地，因此將存在從bl到接地的連接。

在本文所述的實施例中，上述以這種方式進行，所述方式為兩位信息可以存儲在物理mos上。連接的極性可以被可替換地編程。代替通路/接地表示邏輯“0”，將位線連接到通路/接地也可以經(jīng)編程以表示邏輯“1”，而浮動連接可以經(jīng)編程以表示邏輯“0”。

圖4示出根據(jù)圖3的可能通路連接的示意圖。一個位單元可以同時存儲兩個數(shù)據(jù)位。在本文所述的實施例中，vgnd軌道可以與相鄰位單元共享(如圖5中所示)。連接點410、420、430和440示出可以在此放置通路的連接點(基于待存儲的數(shù)據(jù))以便對rom內(nèi)容編程。

因此，連接點410、420、430和440示出通路可在此終止以指示邏輯0的節(jié)點。為了存儲連接，單元編程器將決定是否在這些連接點中的一個處插入通路以在讀取時表示邏輯0。如果沒有通路終止，nmos晶體管的非連接源極區(qū)和漏極區(qū)將浮動并且將以邏輯1讀取。

通路可在430處插入在bl1上，例如，沿金屬線bl1。bl1將基于其它連接存儲數(shù)據(jù)。如果通路在接合點430處終止，410或420中的任一者將被編程(具有通路)。410/420和430/440的組合無法同時具有通路，否則將在vgnd和bl1之間或在bl1和bl0之間產(chǎn)生物理短路。每個410/420或430/440對表示金屬線，并且金屬線的兩端無法同時具有通路。三個線中的任何兩個可以同時接地以讀取數(shù)據(jù)位，并且這些連接存儲在vggc350中。

vggc350幫助讀取rom。當讀取存儲在bl0處的數(shù)據(jù)時，存儲在vggc350中的編程邏輯指示bl1接地。如果通路已在bl0處終止，讀取的值將為0。如果沒有通路終止，讀取的值將為1。為了讀取存儲在bl1處的數(shù)據(jù)，bl0將使用vggc短路到接地。

因此一個物理mos裝置可用于存儲兩個相鄰bl的信息，并且一個mos裝置可以存儲兩個位。為了讀取一個bl，另一個bl可以通過vggc350接地。否則位單元無法被讀取。在現(xiàn)有技術(shù)中，在交替的bl上需要另外的接地和垂直線。這些額外線增加用于存儲器裝置的面積量。

在本文所述的實施例中，現(xiàn)有bl經(jīng)編程在不同時間充當bl和充當虛擬接地線以最大化空間。不使用另外的接地線并且裝置密度增大。現(xiàn)有bl用作虛擬接地電路系統(tǒng)，并且現(xiàn)有位線在需要時以這些位線充當虛擬接地并且因此消除對于每個位線列具有另外的虛擬接地線的目的的方式進行切換。

圖5示出根據(jù)圖3的列-行配置500的示意圖。圖5中所示為1×8(1行(wl)8列(bl))的數(shù)據(jù)。如圖5中所示，vgnd軌道510和520分別在兩個mos晶體管之間共享。因此，位線bl0-bl7可以基于在所選bl上執(zhí)行的讀取操作而連接到虛擬接地。示出8的列多路復(fù)用器。一次選擇八個位線中的一個以從存儲器輸出位。兩個位線分別用于形成兩個數(shù)據(jù)位。兩個位線可被稱為位線對。存儲器單元可包括位線對和晶體管以在其中存儲兩個數(shù)據(jù)位。

如圖5中所示的列表示以水平方式布局的位單元的垂直堆疊。所有四種情況00、01、10和11關(guān)于使用何種連接用于從位單元讀取兩個數(shù)據(jù)位進行示出。如先前所論述，電路點為在rom的編程階段期間插入的通路。

如圖5中所示，具有連接的通路的bl包括bl2、bl5、bl6和bl7，表示所存儲的邏輯0。不具有連接的通路的bl包括bl0、bl1、bl3和bl4，表示所存儲的邏輯1。為了讀取存儲在一個bl中的數(shù)據(jù)，另一個bl/vgnd連接可以用vgnd短路，如在本文所述的實施例中公開。圖5示出應(yīng)如何查看連接?；陉P(guān)于在哪里放置通路(如圖4中所示)的連接規(guī)則和在表1中概述的編程方案，可以讀取和確定存儲在根據(jù)本文所述的實施例的rom中的數(shù)據(jù)。

圖6示出根據(jù)本文所述的實施例的編程表1。

在讀取操作中，雖然位單元同時存儲兩個數(shù)據(jù)位，但這兩個位可能不會被同時讀取。為了讀取存儲在圖5的列陣列中的數(shù)據(jù)，例如，首先讀取bl7的0，隨后讀取bl6的0等等。在讀周期外部可以看似標準rom讀周期。但在內(nèi)部，數(shù)據(jù)以完全不同于迄今為止本領(lǐng)域中已知的方式存儲和讀取。

圖6的表1示出應(yīng)如何對bl/vgnd線和專用vgnd線進行編程以從根據(jù)本文所述的實施例的rom存儲器陣列中的位線讀取。

所述表示出將通過vggc350編程的位單元。y0-y7表示從對應(yīng)于八個位線的列解碼器輸出的地址，所述八個位線從圖5中所示的四個位單元讀取兩個數(shù)據(jù)位。來自位單元的數(shù)據(jù)可以被多路復(fù)用和輸出以表示存儲在rom中的各種存儲器位。因此，列多路復(fù)用器可具有預(yù)定數(shù)目的輸入，并且位線對和虛擬接地線是列多路復(fù)用器的輸入。

參考圖5和圖6，例如，讀取信號可以在wl0處被接收以讀取存儲在bl2處的數(shù)據(jù)。bl2為與bit0的位單元23相關(guān)聯(lián)的數(shù)據(jù)位。bl2對應(yīng)于通過列解碼器(未示出)解碼的列y2。列解碼器接收讀取命令并且訪問列y2。列y2中的地址1指定bl3和vgnd可以分別接地以讀取存儲在bl2處的數(shù)據(jù)。rd指的是在bl上的讀取操作。rd操作的輸出可以為1或0，這取決于存儲器被如何編程。如果存儲器已如圖5中所示編程，當列解碼器選擇地址y2時，由于bl2具有連接到其上的通路，此處讀取的邏輯將為0，并且在存儲器陣列中邏輯0將被讀取為bit0。

當y2＝1時，vggc指定bl3應(yīng)接地。隨后通過mos創(chuàng)建放電路徑并且可以從bl2讀取0。將表1的智能編程到vggc中，這可以以多種方式實施。當讀取單個位單元的值時，對兩個其它位單元編程。表1中的x表示“不關(guān)心”值并且對讀取操作無影響。不關(guān)心值(x)可以無差別地為0或1，并且這些值并不影響讀取操作的結(jié)果。

表1的編程對于bl0-bl7的每個位系列重復(fù)表1自身，這取決于存儲器被設(shè)計成多大。存儲器為可擴展的。如果存在列多路復(fù)用器解碼8，使用y0到y(tǒng)7。列解碼器可以縮放為y0到y(tǒng)3、y0到y(tǒng)15或y0到y(tǒng)31等等。關(guān)于存儲器的大小沒有限制。

圖5和圖6因此示出三個導(dǎo)電線的重復(fù)。兩個bl/vgnd和一個專用接地線插入在位單元的每個列之間。在列解碼中，需要從八個bl中選擇一個bl，并且在具有八個線的存儲器內(nèi)部存在多路復(fù)用。如果y4為高，將在bl4上執(zhí)行讀取操作，這將使bl4的輸出為1，這是bit0。bit0可以因此具有例如八個地址，并且數(shù)據(jù)可以存儲在所述位中。當y0＝1時，從bit0讀取一個數(shù)據(jù)位。當y1＝1時，讀取另一個數(shù)據(jù)值等。因此，基于列解碼，可以從bit0讀取八個不同數(shù)據(jù)值。

如本文所論述和圖6中所示，讀取方案取決于鄰近bl到所選bl的編程。例如，當讀取列y2時，來自位單元23的bl2被讀取。邏輯0被讀取，這意味著虛擬接地電路系統(tǒng)必須確保來自單元23的其它線被恰當?shù)貥O化為bl3＝0和vgnd＝0。表1因此示出三個線的從屬性關(guān)系。當從位單元23中的bl3讀取時，對應(yīng)于列y3，bl3被讀取，因此bl2和vgnd被拉至接地。因此，位0、1、2等可以基于表1中的rd平方被編程為0或1。所述表示出鄰近線應(yīng)為何種情況。

此讀取方案可以在如本領(lǐng)域的技術(shù)人員已知的各種電路設(shè)計中實施。此處并未示出特定電路設(shè)計。提供表1以展現(xiàn)什么電流值應(yīng)與每個線相關(guān)聯(lián)。因此，實施例的實施方案在技術(shù)層面而不在實施層面被描述。本領(lǐng)域的普通技術(shù)人員可以使用各種類型電路實施本文所述的實施例。

圖7a和圖7b示出根據(jù)圖3的不同讀取配置的示意圖。圖7a和圖7b示出可以存儲在位單元中的數(shù)據(jù)的各種可能組合以及每個0或1位如何被讀取。為了理解所示內(nèi)容，在被讀取的每個位下方放置“讀取”標記。連接到被讀取位線的通路表示邏輯0。在被讀取位線處沒有通路或浮動連接則表示邏輯1。這不是實際列陣列表示，但示出可以存儲和讀取的數(shù)據(jù)的所有可能組合。

圖8示出根據(jù)另外的實施例的使用位線的nor型rom單元的示意圖。圖8中所示為4×2數(shù)據(jù)陣列實施方案中的平行或nor型rom單元。位單元列在兩個位線bl0/vgnd與bl1/vgnd之間共享。對于單個位單元，在其上方需要兩個金屬軌道(位線)。由于這種配置，可以保持高的nmos寬度，大于最小寬度的二倍。

在此實施例中，為實現(xiàn)良好密度，vgnd軌道810和820不是專用vgnd線，而是用相鄰位單元的位線形成。用現(xiàn)有位線實現(xiàn)所有vgnd連接。在此布置中，每一列多路復(fù)用器解碼器需要一個額外軌道。雖然使用并顯示nmos晶體管，但可以使用pmos晶體管進行類似的實施方案。圖8中所示的位單元配置的益處是較快的速度、減小的伸展、較低的vddmin和相對于本文所述的實施例的類似面積。在本文所述的實施例中，多個列多路復(fù)用器可以實施為具有多行和多列存儲器單元。

圖9示出根據(jù)圖8的通路連接的示意圖。圖9示出各節(jié)點的布局對應(yīng)關(guān)系。一個位單元同時存儲兩個數(shù)據(jù)?？梢允褂梦幢蛔x取的相鄰位線產(chǎn)生vgnd。連接點910-940示出在此處放置通路(基于待存儲數(shù)據(jù))以對rom內(nèi)容進行編程的連接點。無法同時對連接點930和940進行編程，并且無法同時對連接點910和920進行編程，否則無法讀取數(shù)據(jù)。當從bl0讀取時，bl1可以通過vggc接地到vgnd。當從bl1讀取時，在右側(cè)的bl0和bl/vgnd可以通過vggc接地到vgnd。

圖10示出根據(jù)圖8的列-行配置的示意圖。在此實施例中，以如先前描述的類似方式讀取bl0和bl1。不同的一點是在bl對的左側(cè)和右側(cè)上的虛擬接地軌道是從現(xiàn)有單元位線獲取的。

圖10示出關(guān)于圖9描述的連接的實際實施方案。讀取00，將兩個通路放置在bl6和bl7處。為了讀取bl7，bl6可以接地，并且因此在bl7處形成通路。在先前的實施例中，在每兩個位線之后需要虛擬接地線。此處，并未呈現(xiàn)所述線。如果需要的話，漏極連接從現(xiàn)有的bl5獲得虛擬接地連接，如表2中所示。

圖10示出根據(jù)本文所述的實施例的編程表2。

在圖3所示的先前實施例中，例如，位線可以表示位線或虛擬接地線，并且存在專用虛擬接地線。在此實施例中，三個位線被視為虛擬接地連接并且從第四bl讀取數(shù)據(jù)。在此實施例中，不需要鋪設(shè)額外的接地軌道。

例如，在對bl5的讀取操作中，bl3和bl4通過vggc接地。類似地，為了讀取bl4，bl5和bl6虛擬地接地。這是與先前實施例的另一不同點。在此情況下，兩個不同bl而不是位線和vgnd應(yīng)接地。

如圖10中所示，實施例的實施方案對應(yīng)于1×8(1行(wl)、8列(bl))數(shù)據(jù)，其中將選擇8個位線中的1個，并且數(shù)據(jù)00、01、10、11可以以本文所示方式存儲。在此實施例中，在列多路復(fù)用器的端部處需要一個額外軌道(blt)。如上文所描述，bl0到bl7基于在所選位線上執(zhí)行的讀取操作而連接到虛擬接地。

圖11示出根據(jù)本文所述的實施例的編程表2。由于位單元能夠存儲兩個數(shù)據(jù)位，可以存在所存儲的四個可能組合，即00、01、10和11。存儲在位單元中的數(shù)據(jù)還取決于在所需位線上的虛擬接地的產(chǎn)生，如表2中所示。在讀取操作期間，剩余的位線保持在高阻抗情況，如表2中示出。

所示情況是針對位單元的nmos實施方案。示出可針對pmos型列多路復(fù)用器8進行的類似實施方案，其中y0到y(tǒng)7為從列解碼器解碼的地址。三個位的情形被示出為包括bit0、bit1和bit2。rd表示在位線上的讀取操作。z表示在nmos型rom位單元實施方案的情況下的高阻抗狀態(tài)。

在此實施例中，每個列多路復(fù)用器需要一個額外軌道(如圖10和表2中示出的blt軌道)以避免由于對虛擬接地創(chuàng)建的路徑導(dǎo)致的邏輯沖突。所述額外軌道具有的另外的優(yōu)點是，水平連接可以不穿過位邊界。存儲在位單元內(nèi)部的各種數(shù)據(jù)的具體編程在本文中論述。

盡管就所示關(guān)于表2的情況而言通常需要高阻抗狀態(tài)，但z內(nèi)容并不是必選的并且可以使所示z數(shù)據(jù)中的一些為0(對于特定的y值)，而不影響位單元的操作。最低要求在此處示出。

如圖10和圖11中所示，為了讀取bl0，bl1和bl2必須接地。結(jié)合這點，第三位線軌道blt用于將兩個位bit0和bit1隔開。不同于表1，不關(guān)心x值變?yōu)閦。z意指先前“不關(guān)心”軌道不應(yīng)通過任何信號被驅(qū)動，可以經(jīng)由vggc使所述先前“不關(guān)心”軌道浮動。

在此實施例中的讀取數(shù)據(jù)不同于在其它實施例中的讀取數(shù)據(jù)。在此實施例中，vggc必須確保剩余的bl保持在高阻抗狀態(tài)，而不是每周通過寄生效應(yīng)被驅(qū)動，因此不被驅(qū)動。如果被驅(qū)動，所期望的待讀取bl將存儲錯誤數(shù)據(jù)。除此之外，另一軌道可以在每8個bl或16個bl之后垂直地呈現(xiàn)，這取決于縮放，以便不縮放不正確的數(shù)據(jù)。在先前的實施例中，另外的軌道不存在。

當在bl1上執(zhí)行讀取操作時，例如，vggc可以確保在bl0的另一側(cè)和blt軌道上應(yīng)為0，以便讀取正確的0。為了從任一個bl讀取，可以實現(xiàn)三個接地連接。在此實施例中，這些接地連接均不是vgnd線的專用接地。兩個位單元可以使用單個mos晶體管來讀取，所述mos晶體管使用所有位線軌道以從位單元讀取，其中基于與圖11中所示的表2相關(guān)聯(lián)的編程，鄰近的列保持在接地或高阻抗狀態(tài)。

圖12a和圖12b示出根據(jù)圖8的不同讀取配置的示意圖。這些附圖示出可以存儲在位單元中的數(shù)據(jù)的各種可能組合。這是可以如圖所示緊接于mos的存儲兩個數(shù)據(jù)的單個位單元的表示。被讀取的數(shù)據(jù)以粗體示出。

例如，在00讀取位bl0，bl1和bl(左側(cè))可以接地，并且bl(右側(cè))可處于高阻抗狀態(tài)z。高z將被編程為具有vggc?？梢躁P(guān)注bl(右側(cè))未通過任何mos晶體管被驅(qū)動，以便不會不利地影響結(jié)果。

用圖1和圖2中所示的平行位單元和本文所述的另外的實施例執(zhí)行比較。

圖13示出另一實施例的nmos型norrom單元300的示意圖。圖13示出使用4×2數(shù)據(jù)陣列中的nmos晶體管的平行或nor型rom單元，所述4×2數(shù)據(jù)陣列包括四個字線wl0、wl1、wl2和wl3，兩個位線bl0/vgnd和bl1/vgnd以及專用虛擬接地線vgnd。晶體管1310和1320共享漏極連接。晶體管1330和1340也共享漏極連接。所述布置可以消除可允許較多晶體管并且因此允許存儲器單元配合在給定有效區(qū)域中的在裝置之間的隔離區(qū)。

在實施例中，位單元可以垂直連接以形成除水平地連接的位單元之外的兩個行，所述水平地連接的位單元每一晶體管或位單元共享兩個位。如本文中所述的水平布置準許使晶體管更寬，并且統(tǒng)計伸展的量可以在控制下保持。垂直設(shè)計和水平設(shè)計在一起提高裝置尺寸標定能力。

本文所述的實施例包括由于兩個晶體管的兩個源極區(qū)/漏極區(qū)的共享而減小總擴散電容。在垂直方向的位線電容還相對于其中源極區(qū)/漏極區(qū)不連接的配置減小13％。位線電容的所述減小引起從那里讀取數(shù)據(jù)的訪問時間減小，因為放電時間與位線電容成正比，并且還引起功耗減小。

在本文所述的實施例中，單個位單元在兩個位線之間共享。結(jié)構(gòu)上來講，通過單個位單元，在所述單個位單元上需要兩個金屬位線軌道和虛擬接地線。由于這種配置，可以保持高的nmos寬度，約最小寬度的3倍。所述寬度允許比較小裝置更好的裝置特性，例如增大的速度、減小的伸展、較低的vddmin和比相同或類似大小的裝置存儲更多數(shù)據(jù)的能力。

位線bl0/vgnd和bl1/vgnd使用虛擬接地產(chǎn)生電路(“vggc”)1350來控制位線的極性。雖然此處示出小陣列，但可以使用各種大小的存儲器陣列，從數(shù)百到數(shù)千到數(shù)百萬的晶體管，以存儲兆位的數(shù)據(jù)。包括四個晶體管1310-1340的四個位單元的列排列在bl0/vgnd和bl1/vgnd之間。位單元可用于使用單個mos晶體管存儲兩個數(shù)據(jù)位。單個位單元可包括晶體管和兩個位線。在圖13中，示出位單元1360、1370、1380和1390。

位線bl0/vgnd和bl1/vgnd服務(wù)多個目的。一個數(shù)據(jù)位可以存儲到位單元的位線bl0或bl1中并且從所述位線bl0或bl1讀取。另外，可以使用vggc1350控制bl0/vgnd和bl1/vgnd的極性以幫助從相同位單元讀取另一個數(shù)據(jù)位。當接收讀取信號時，vggc1350可以將位線的電壓電平從第一邏輯電壓狀態(tài)例如vdd改變?yōu)榈诙壿嬰妷籂顟B(tài)例如vss。因此，位線對中的位線可以在適當時間加倍作為虛擬接地線，所述時間如通過vggc1350確定。

為了實現(xiàn)良好密度，相鄰的位單元共享共同的漏極，并且這些相鄰的位單元可以垂直地連接(在圖14和圖15中示出)。使用vgnd和vgcc1350，在單個位單元中，一次可以讀取兩個存儲的數(shù)據(jù)位中的一個數(shù)據(jù)位。不同于對存儲器單元的列中的每個存儲器單元使用單個位線的圖1和圖2的現(xiàn)有技術(shù)，本文所述的實施例在列中使用兩個位線以形成存儲器單元。雖然示出使用nmos晶體管，但類似實施方案可以使用pmos晶體管執(zhí)行。如本文中所述的，當針對nmos實施方案描述或需要電壓時，pmos類似配置可以實施為具有相反電壓狀態(tài)。

圖13示出如何使用單個mos晶體管陣列1300將2位數(shù)據(jù)存儲在單個rom單元中。虛擬接地產(chǎn)生電路1350控制將在任何給定時間顯示在三個線vgnd、bl1/vgnd和bl0/vgnd上的極性，以便讀取位。排列在bl0、bl1和vgnd上的點表示已在形成給定掩模型rom時插入的接地連接的通路。

參考圖13和圖14，現(xiàn)將對讀取存儲在存儲器陣列1300中的數(shù)據(jù)給出實例說明，例如，在wl2處讀取00。為了在bl0上讀取第一個0，在位單元1370處連接到用于mos1320的上部漏極/源極1315的bl0/vgnd線上放置通路。為了從bl0讀取數(shù)據(jù)位，除了vgnd線接地之外，bl1/vgnd可以通過vggc1350接地以創(chuàng)建通過mos1320接地到bl0的路徑。為了從bl1讀取第二個0，vggc1350將bl0/vgnd拉至接地。由于通路1325被放置成在位單元1370處連接到用于mos1320的漏極/源極1315到bl0，并且在漏極/源極1335和bl0/vgnd之間不存在連接，可以在bl1處讀取第二個邏輯0。當rom陣列被初始地寫入時，通路和浮動連接的布局被存儲，并且當選擇各種位單元地址時，所述布局設(shè)計結(jié)合vggc1350用于從bl0或bl1讀取。rom編程實用工具可用于對如本文中所述的裝置進行編程。

為了使用單個mos讀取兩個位的任何組合，使用三個線：用于位單元(如圖15和圖16中所示)的專用虛擬接地線、bl1/vgnd線和bl0/vgnd線。bl1/vgnd線具有由vggc1350控制的雙功能。當期望讀取bl1上的0或1時，bl1/vgnd可以充當bl1，或者當期望讀取bl0上的0或1時，bl1/vgnd可以短路到虛擬接地。bl0/vgnd線執(zhí)行用于bl0和bl1的鏡像功能。

在本文所述的實施例中，一個mos晶體管可以對于bl1存儲0并且對于bl0存儲0，這在圖13中被示出為對于位線1370存儲00。第一個0屬于bl1并且第二個屬于bl0。其它組合01、10和11示出通過適當?shù)剡B接mos漏極和源極、bl/vgnd和虛擬接地1350可以存儲任何組合。rom存儲器單元1300可以以類似方式編程到本文所論述的rom存儲器單元300。rom單元1300以類似方式將信息以靜態(tài)格式存儲到本文所論述的rom存儲器單元300。

在本文所述的實施例中，兩位信息可以存儲在物理mos上。連接的極性可以被可替換地進行編程。代替通路/接地表示邏輯“0”，將位線到通路/接地還可以經(jīng)編程以表示邏輯“1”，而浮動連接可以經(jīng)編程以表示邏輯“0”?？赏ㄟ^使用通路將位單元的源極/漏極連接到相同bl/vgnd對浮動位線進行編碼。因此邏輯0可以不與通路的存在相連結(jié)。因此，本文所述的存儲器單元的編碼可以在邏輯上相反。

圖14示出根據(jù)圖13的可能通路連接的示意圖。一個位單元可以同時存儲兩個數(shù)據(jù)位。在本文所述的實施例中，位單元具有專用vgnd線(如圖15和16中所示)。連接點1441-1449示出可在此處放置通路(基于待存儲數(shù)據(jù))以對rom內(nèi)容進行編程的連接點。對于位單元的任何程序，連接點1441-1449的子組將用于對垂直位單元內(nèi)的四個位進行編程。

因此，連接點1441-1449示出可在此處放置通路以指示如圖17和18中所示的邏輯的節(jié)點。為了存儲數(shù)據(jù)，單元編程器將決定是否在這些連接點中的一個處插入通路，以在讀取時表示正確的邏輯狀態(tài)。

通路可以在1442處插入在bl1上，例如，沿金屬線bl1。bl1將基于其它連接存儲數(shù)據(jù)。如果通路在接合點1442處終止，將對1444或j5或j6中的任一者進行編程(具有通路)。在相同水平線上的節(jié)點不可以同時具有通路。因此，1441或1442或1443將具有通路，但任何兩個不可以同時被編程，否則將在vgnd和bl1之間或在bl1和bl0之間產(chǎn)生物理短路。對于1444-1446和1447-1449同樣如此。每個1441/1442/1443或類似的組表示金屬線，并且金屬線的這兩組多個點無法同時具有通路。三個線中的任何兩個可以在一次接地以讀取數(shù)據(jù)位，并且這些連接存儲在vggc1350中。

因此一個物理mos裝置可用于存儲兩個相鄰bl的信息，并且一個mos裝置可以存儲兩個位。為了讀取一個bl，另一個bl可以通過vggc1350接地。否則位單元無法被讀取。在現(xiàn)有技術(shù)中，以交替的bl的方式需要另外的接地和垂直線。這些額外線增加用于存儲器裝置的面積量。

在本文所述的實施例中，現(xiàn)有bl經(jīng)編程以在不同時間充當bl和充當虛擬接地線以優(yōu)化空間。晶體管對的漏極連接在一起并且位單元使用專用vgnd線。裝置密度增大。現(xiàn)有bl用作虛擬接地電路系統(tǒng)，并且現(xiàn)有位線在需要時以此方式切換，所述方式為所述位線充當虛擬接地，并且因此消除具有用于位線列的另外的虛擬接地線的目的。

圖15示出根據(jù)圖13的列-行配置1500的示意圖。圖15中所示為2×8位數(shù)據(jù)(2行(wl)8列(bl))。

如圖15中所示，vgnd軌道1510、1520、1530和1540為用于垂直mos晶體管對的專用vgnd線。vgnd線1510、1520、1530和1540的定位不限于所示放置，并且可以以各種配置放置，例如圖17a至圖17d所示或其它配置，這取決于電路設(shè)計者的設(shè)計和裝置效果。

因此，位線bl0-bl7可以基于在所選bl上執(zhí)行的讀取操作而單獨地連接到虛擬接地。示出八個列多路復(fù)用器的情況，并且四位數(shù)據(jù)可以存儲在wl對中。因此，任何位單元對能夠表示16個不同的位組合，如本文將描述。

如圖17中所示的網(wǎng)格表示以水平方式布局的位單元的垂直堆疊。十六個可能的四位序列0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110和1111可以被存儲和讀取。如先前所論述，電路點為在rom的編程階段期間插入的通路。

為了從位單元讀取數(shù)據(jù)，評估在源極和漏極節(jié)點處的連接。為了從位線讀取，除了專用vgnd線之外，對置位線還通過vggc1350接地，并且然后對于待讀取bl檢驗通路放置。如果源極(或漏極)連接到bl并且漏極(或源極)連接到相鄰bl/vgnd或連接到vgnd線，因此存在邏輯0被讀取的接地路徑。所有其它情況被讀取為邏輯1。

在bl0處讀取例如位單元1560。使vgnd和bl1接地，在此實例中，在wl1處查看bl0的源極1561和漏極1562連接。由于不存在沿bl0在源極1561或漏極1562節(jié)點之間連接的通路，不存在到接地的路徑，因此在位單元1560處對于bl0讀取邏輯1。在位單元1550處讀取邏輯1同樣如此。

為了在wl1的bl1處讀取邏輯0，bl0和vgnd通過vggc1350接地。沿bl1，存在在源極1561處終止的單個通路1563，并且mos的漏極1562連接到vgnd，因此存在到接地的路徑并且在bl1處讀取邏輯0。連接到wl0的位單元可以類似地用于存儲兩個位，一個在bl0處并且第二個在bl1處。在沿bl1的位單元1550處，使bl0和vgnd接地，不存在連接到源極1551或漏極1552的通路，因此沒有到接地的路徑，并且對于位單元1550在bl1處讀取邏輯1。

根據(jù)通路的放置和不放置，可以對于使用兩個晶體管的垂直位單元對實現(xiàn)十六個不同位組合?；谌鐖D14、圖17和圖18所示以及在本文論述的表3中概述的編程方案的關(guān)于在哪里放置通路的連接規(guī)則，存儲在根據(jù)本文所述的實施例的rom中的數(shù)據(jù)可以被讀取和確定。

圖16示出根據(jù)本文所述的實施例的編程表3。表3以與本文所述的表1和表2類似的方式操作，并且未在本文描述。

圖17a至圖17d示出根據(jù)圖13的不同讀取配置的示意圖和八個位中的實例位如何可以針對bl0讀取。圖18a至圖18d示出用于bl1的可能存儲組合。如圖17a至圖17d、圖18a至圖18d中所示，對于通路或通路的不放置以編程位單元，編程為例示性的而不是窮盡性的。圖17a至圖17d、18a至圖18d示出可以存儲在位單元中的數(shù)據(jù)的各種可能組合和如何讀取0或1位。為了理解所示為何，在被讀取的位下方放置“讀取”標記。這不是實際的列陣列表示，但示出可以存儲和讀取的數(shù)據(jù)的可能組合。

圖19示出五邊形曲線圖，所述五邊形曲線圖比較現(xiàn)有技術(shù)圖1、現(xiàn)有技術(shù)圖2、圖3和圖8的1trom位單元和根據(jù)本文所述的實施例的圖13的垂直rom位單元的裝置參數(shù)。在曲線圖中，比較被測量并且顯示以比較傳播延遲、單元電流、伸展接通電流、面積和vddmin。較小值表示裝置的較佳特性。關(guān)于本文所述的每一晶體管存儲兩個位的實施例，所有的特性被改進。讀取電流為用于rom位單元的特性。高電流驅(qū)動高速裝置，這可以允許保持低的電壓電平。在本文所述的實施例中，可以獲得先前以較高電壓獲得的同一讀取電流。水平地合并的位單元晶體管可以允許位單元晶體管非常強，從而提供另外的單元電流。

因此在本文所述的實施例中，通過使用更大的單元，存儲器的可靠性明顯地提高，速度增大并且變化率減小。在本文所述的實施例中未針對rom實施最小溝道寬度。大小可為處理技術(shù)使用的最小溝道寬度的約兩倍大。雖然大小可以較大，但由于兩個位信息存儲在一個物理mos上，存在少量面積犧牲。

應(yīng)注意，上述實施例說明而非限制本發(fā)明，并且本領(lǐng)域的技術(shù)人員將能夠在不脫離所附權(quán)利要求書的范圍的情況下設(shè)計許多替代實施例。在權(quán)利要求書中，放置在圓括號之間的任何附圖標記不應(yīng)被解釋為限制所述權(quán)利要求。單詞“包括”不排除權(quán)利要求中所列的那些元件或步驟之外的元件或步驟的存在。在元件之前的單詞“一”或“一個”不排除多個此類元件的存在。本發(fā)明可以依靠包括若干不同元件的硬件來實施。在列舉若干構(gòu)件的裝置權(quán)利要求中，這些構(gòu)件中的若干構(gòu)件可由硬件中的同一個物品實施。單憑在彼此不同的從屬權(quán)利要求中敘述某些措施這一事實，并不表示不能使用這些措施的組合來獲得優(yōu)勢。