具有高速低電壓雙位存儲(chǔ)器的1t緊湊型rom單元的制作方法
【技術(shù)領(lǐng)域】
[0001] 本文公開的各實(shí)施例總體上設(shè)及單晶體管只讀存儲(chǔ)器（ROM)位單元（bitcell)及 讀取其中存儲(chǔ)的數(shù)據(jù)的方法。
【背景技術(shù)】
[0002] 掩模型只讀存儲(chǔ)器（ROM)是一種在制造過程中編碼數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器件。已有 多種類型的制造工藝來編程掩模型ROM,例如擴(kuò)散、金屬化、W及通孔工藝。在擴(kuò)散工藝中， 掩模型ROM在擴(kuò)散工藝期間被編程在半導(dǎo)體襯底中。在嵌入式金屬可編程ROM中，ROM數(shù) 據(jù)在金屬/金屬化工藝期間被編程。在通孔可編程ROM中，與嵌入式金屬可編程ROM類似， ROM數(shù)據(jù)代碼在通孔形成工藝期間被編程。

【發(fā)明內(nèi)容】

[0003] W下提出各實(shí)施例的簡(jiǎn)要概述。在W下概述中有一些簡(jiǎn)化和省略，其旨在突出和 介紹各實(shí)施例的一些方面，而非限制本發(fā)明的范圍?！揪唧w實(shí)施方式】足W使本領(lǐng)域技術(shù)人員 做出和使用W下部分的發(fā)明構(gòu)思。
[0004] 根據(jù)一個(gè)實(shí)施例，提供了一種ROM存儲(chǔ)器件，包括多個(gè)行和列的存儲(chǔ)單元，每個(gè)存 儲(chǔ)單元包括位線對(duì)和用于在其中存儲(chǔ)兩位數(shù)據(jù)的晶體管；W及布置在位線對(duì)的相鄰對(duì)之間 的虛擬接地線，其中所述位線對(duì)和虛擬接地線讀取存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)。 陽〇化]位線對(duì)的每一條位線可W兼用作虛擬接地線。所述虛擬接地線是專用虛擬接地 線。
[0006] ROM存儲(chǔ)器件可W包括包含位線對(duì)的至少一列存儲(chǔ)單元。
[0007] 所述位線對(duì)的第一位線可W接地，W從所述位線對(duì)的第二位線讀取數(shù)據(jù)。所述晶 體管可W是具有合適邏輯電平的NM0S或PM0S晶體管。
[0008] ROM存儲(chǔ)器件可W包括用于控制所述位線對(duì)的極性的虛擬接地生成電路。
[0009] ROM存儲(chǔ)器件可W包括具有預(yù)定數(shù)目輸入的列復(fù)用器，其中所述位線對(duì)和虛擬接 地線是所述列復(fù)用器的輸入。
[0010] 列復(fù)用器中沒有接地或被讀取的輸入處于不必關(guān)注狀態(tài)。
[0011] 可W通過控制所述虛擬接地線和所述位線對(duì)的第一位線的極性W讀取所述位線 對(duì)的第二位線上的數(shù)據(jù)位的值，來讀取存儲(chǔ)單元。
[0012] ROM存儲(chǔ)器件可W包括用于控制所述第一位線的極性的虛擬接地生成電路。所述 虛擬接地線、第一位線和第二位線可W是針對(duì)具有預(yù)定數(shù)目輸入的列復(fù)用器的輸入?？蒞 從沒有被讀取或虛擬接地的多個(gè)預(yù)定輸入讀取多個(gè)不必關(guān)注值。
[0013] 所述虛擬接地線和第二位線可W被控制為讀取第一位線上的數(shù)據(jù)位的值。
[0014] 根據(jù)另一個(gè)實(shí)施例，ROM存儲(chǔ)器件可W包括多個(gè)列復(fù)用器，所述列復(fù)用器具有多個(gè) 行和多列存儲(chǔ)單元，所述存儲(chǔ)單元包括在其中存儲(chǔ)兩位數(shù)據(jù)的晶體管，多個(gè)位線對(duì)，每個(gè)位 線對(duì)包括分別在所述晶體管的一側(cè)上的第一位線和第二位線；W及布置在列復(fù)用器對(duì)之間 的附加位線。
[0015] 多個(gè)位線可W用于讀取在所述晶體管中存儲(chǔ)的兩位。Ξ條位線虛擬接地W讀取存 儲(chǔ)在第四位線上的數(shù)據(jù)。從多條位線讀取的數(shù)據(jù)被復(fù)用W形成單個(gè)輸出位。列復(fù)用器中沒 有虛擬接地或被讀取的位線輸入保持在高阻抗?fàn)顟B(tài)。
[0016] ROM存儲(chǔ)器件可W包括用于編程所述位線的值的虛擬接地生成電路。
【附圖說明】
[0017] 參考附圖，通過非限制示例更詳細(xì)地描述本發(fā)明的實(shí)施例，其中：
[0018] 圖1示出了相關(guān)技術(shù)的源極連接的NOR型ROM單元的示意圖；
[0019] 圖2示出了相關(guān)技術(shù)的源極和漏極連接的NOR型ROM單元的示意圖；
[0020] 圖3示出了實(shí)施例的NM0S型NOR ROM單元的示意圖；
[0021] 圖4示出了根據(jù)圖3的通孔連接的示意圖；
[0022] 圖5示出了根據(jù)圖3的行-列配置的示意圖； 陽023] 圖6A和6B示出了根據(jù)圖3的不同讀配置的示意圖；
[0024] 圖7示出了根據(jù)另一個(gè)實(shí)施例的使用位線的NOR型ROM單元的示意圖；
[0025] 圖8示出了根據(jù)圖7的通孔連接的示意圖；
[0026] 圖9示出了根據(jù)圖7的行-列配置的示意圖；
[0027] 圖10A和10B示出了根據(jù)圖7的不同讀配置的示意圖；W及
[002引圖11示出了根據(jù)本文所述實(shí)施例的將器件參數(shù)進(jìn)行比較的五角形圖。
【具體實(shí)施方式】
[0029] 應(yīng)當(dāng)理解，附圖僅是示意性的且沒有按比例繪制。還應(yīng)當(dāng)理解，貫穿附圖中同的附 圖標(biāo)記用于指示相同或類似的部分。
[0030] 說明書和附圖示出了本發(fā)明的原理。因而可W理解，本領(lǐng)域技術(shù)人員能夠設(shè)計(jì)出 本文未明確描述或示出、但是體現(xiàn)本發(fā)明原理并包括在本發(fā)明范圍內(nèi)的各種裝置。此外，本 文列出的所有示例主要旨在表示示范目的，W幫助讀者理解發(fā)明人為推進(jìn)技術(shù)而貢獻(xiàn)的發(fā) 明原理和發(fā)明構(gòu)思，并且應(yīng)被理解為不對(duì)具體列出的示例和條件進(jìn)行限制。此外，除非另有 所指（例如，"否則"或"或者作為備選"），本文使用的術(shù)語"或"指代非排他性的或者（即， 和/或）。此外，本文描述的各實(shí)施例不必相互排斥，一些實(shí)施例可W與一個(gè)或更多個(gè)實(shí)施 例相組合W形成新的實(shí)施例。除非另有所指，本文使用的術(shù)語"上下文"和"上下文對(duì)象"被 理解為同義詞。
[0031] 設(shè)計(jì)單個(gè)晶體管（"1T") ROM位單元的目的在于，在平衡例如位單元密度、器件寬 度、存儲(chǔ)速度和讀電壓的同時(shí)，實(shí)現(xiàn)高質(zhì)量存儲(chǔ)器件。
[0032] 為實(shí)現(xiàn)高密度ROM位單元陣列，將器件寬度保持較低，通常保持在工藝技術(shù)所支 持的最小級(jí)別。運(yùn)種較小的寬度導(dǎo)致M0S晶體管伸展的增加，運(yùn)對(duì)存儲(chǔ)器的性能（速度） 造成了不利影響。
[0033] 相反，為實(shí)現(xiàn)較高的速度和較低的電壓操作（Vddmin)，需要將器件寬度保持較大。 較大的寬度降低了 M0S晶體管的伸展，從而對(duì)存儲(chǔ)器的密度造成了不利影響。
[0034] 獲得運(yùn)樣一種單晶體管1T") ROM位單元將是有利的，其可W在不增加位單元密 度或器件寬度的同時(shí)存儲(chǔ)更多的數(shù)據(jù)，并依然具有高速性能。
[0035] 使用1T單元的ROM -次存儲(chǔ)一位數(shù)據(jù)。盡管使用最小特征尺寸往往是有益的，但 是較小的尺寸往往允許更多的變化（variation)，例如可能限制低電壓操作的隨機(jī)滲雜波 動(dòng)。
[0036] 在相關(guān)技術(shù)中，高密度ROM位單元陣列具有相鄰位單元被形成為共享源極/漏極 連接并連接到相鄰位線或虛擬接地線的列。
[0037] 圖1示出了相關(guān)技術(shù)的源極連接的NOR型ROM單元100的示意圖。該圖中示出了 4 X 2的陣列實(shí)現(xiàn)，該陣列實(shí)現(xiàn)中，通過共享源極節(jié)點(diǎn)并將運(yùn)些節(jié)點(diǎn)連接到接地，實(shí)現(xiàn)了良 好的單元密度。當(dāng)使特定位線（例如化1)充電時(shí)并且使能特定字線（例如WL2)時(shí)，位于 上述兩線相交處的特定晶體管將呈現(xiàn)由BL1處的漏極連接編碼的邏輯"0"。在運(yùn)種裝置中， 當(dāng)漏極連接與BL1連接時(shí)，讀取邏輯0。當(dāng)沒有漏極/化連接時(shí)，漏極浮置，在化上讀取邏 輯1。
[0038] 在該配置中，將NM0S寬度保持較低W實(shí)現(xiàn)良好的單元密度，但是器件呈現(xiàn)出較慢 的速度或較差的伸展，運(yùn)對(duì)低電壓應(yīng)用不利。存在將接地和位線連接到位單元的各種方法。 接地線水平布置并連接每個(gè)源極/晶體管對(duì)的源極端子。因此，必須提供大量的接地線，并 且為對(duì)該裝置中的位單元編程，必須制造大量的連接。
[0039] 在圖1示出的最小尺寸晶體管中，較小的器件寬度并不總是導(dǎo)致較快的器件速 度，因?yàn)槠骷挾葧?huì)導(dǎo)致設(shè)計(jì)的變化。當(dāng)具有較小尺寸時(shí)，任何參數(shù)（例如流經(jīng)器件的電 流）將導(dǎo)致較高變化性，運(yùn)意味著無法使魯棒性最大化，運(yùn)將妨礙器件性能。變化性與器件 面積的平方根成反比例。較大的器件意味著較小的變化性、容限（margin)降低、W及較高 的可靠性。 W40] 圖2示出了相關(guān)技術(shù)的源極和漏極連接的NOR型ROM單元200。如圖2所示，公開 了一種ROM陣列，其中位單元列（例如210和220)各自使用分離的虛擬接地線。每個(gè)1T 位單元存儲(chǔ)一位數(shù)據(jù)。M0S晶體管221-224布置在位單元列210中，且M0S晶體管225-228 布置在位單元列220中。
[0041] 在圖2所示的裝置中，通過每一列中相鄰位單元共享源極或漏極（運(yùn)里統(tǒng)稱為"漏 極"）運(yùn)一性質(zhì)，在垂直方向?qū)崿F(xiàn)高密度單元。運(yùn)些漏極連接將每列中的每個(gè)晶體管連接到 虛擬接地線或者與該特定列關(guān)聯(lián)的位線。虛擬接地線可W布置在位線對(duì)的相鄰對(duì)之間。
[0042] 例如，列220中示出的兩個(gè)晶體管226和227共享到位線BL