電阻式隨機存取存儲器及其制造方法
【專利摘要】本發(fā)明公開一種電阻式隨機存取存儲器及其制造方法，該電阻式隨機存取存儲器包括電阻式隨機存取存儲單元串。電阻式隨機存取存儲單元串包括基底、第一導電型導體層與多個堆疊結(jié)構(gòu)。第一導電型導體層設(shè)置于基底上。堆疊結(jié)構(gòu)分離設(shè)置于第一導電型導體層上。各個堆疊結(jié)構(gòu)包括第二導電型沉積層、電阻式隨機存取存儲單元與第一導線。第二導電型沉積層設(shè)置于第一導電型導體層上。電阻式隨機存取存儲單元設(shè)置于第二導電型沉積層上。第一導線設(shè)置于電阻式隨機存取存儲單元上。
【專利說明】
電阻式隨機存取存儲器及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種存儲器及其制造方法，且特別是涉及一種電阻式隨機存取存儲器及其制造方法?！颈尘凹夹g(shù)】
[0002]由于，非揮發(fā)性存儲器具有數(shù)據(jù)在斷電后也不會消失的優(yōu)點，因此許多電器產(chǎn)品中必須具備此類存儲器，以維持電器產(chǎn)品開機時的正常操作。目前，業(yè)界積極發(fā)展的一種非揮發(fā)性存儲器元件是電阻式隨機存取存儲器(resistive random access memory，RRAM)， 其具有寫入操作電壓低、寫入抹除時間短、存儲時間長、非破壞性讀取、多狀態(tài)存儲、結(jié)構(gòu)簡單以及所需面積小等優(yōu)點，因此在未來將可成為個人電腦和電子設(shè)備所廣泛采用的非揮發(fā)性存儲器元件之一。
[0003]然而，目前的電阻式隨機存取存儲器在操作時存在會產(chǎn)生漏電流(sneak current)的問題，進而造成存儲器元件的可靠度降低。
【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種電阻式隨機存取存儲器及其制造方法，其可有效地提升存儲器元件的可靠度。
[0005] 為達上述目的，本發(fā)明提出一種電阻式隨機存取存儲器，包括電阻式隨機存取存儲單元串。電阻式隨機存取存儲單元串包括基底、第一導電型導體層與多個堆疊結(jié)構(gòu)。第一導電型導體層設(shè)置于基底上。堆疊結(jié)構(gòu)分離設(shè)置于第一導電型導體層上。各個堆疊結(jié)構(gòu)包括第二導電型沉積層、電阻式隨機存取存儲單元與第一導線。第二導電型沉積層設(shè)置于第一導電型導體層上。電阻式隨機存取存儲單元設(shè)置于第二導電型沉積層上。第一導線設(shè)置于電阻式隨機存取存儲單元上。
[0006] 依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，各個電阻式隨機存取存儲單元包括可變電阻層?？勺冸娮鑼釉O(shè)置于第二導電型沉積層上。
[0007] 依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，各個電阻式隨機存取存儲單元還包括第一電極層與第二電極層。第一電極層設(shè)置于可變電阻層與第二導電型沉積層之間。第二電極層設(shè)置于可變電阻層與第一導線之間。
[0008] 依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，電阻式隨機存取存儲單元串還包括二個第二導電型摻雜區(qū)，設(shè)置于電阻式隨機存取存儲單元串兩末端的第一導電型導體層中。
[0009] 依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，電阻式隨機存取存儲單元串還包括第二導線。第二導線設(shè)置于堆疊結(jié)構(gòu)上，且與堆疊結(jié)構(gòu)隔離設(shè)置。第二導線電連接至第一導電型導體層。
[0010] 依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，第二導線與第一導電型導體層例如是不在電阻式隨機存取存儲單元串中最末端的相鄰兩個堆疊結(jié)構(gòu)之間進行連接。
[0011]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器中，位于第二導電型沉積層之間的第一導電型導體層的上表面例如是低于第二導電型沉積層的下表面。
[0012]本發(fā)明提出一種電阻式隨機存取存儲器的制造方法，包括形成電阻式隨機存取存儲單元串。電阻式隨機存取存儲單元串的形成方法包括下列步驟。在基底上形成第一導電型導體層。在第一導電型導體層上分離形成多個堆疊結(jié)構(gòu)。各個堆疊結(jié)構(gòu)包括第二導電型沉積層、電阻式隨機存取存儲單元與第一導線。第二導電型沉積層設(shè)置于第一導電型導體層上。電阻式隨機存取存儲單元設(shè)置于第二導電型沉積層上。第一導線設(shè)置于電阻式隨機存取存儲單元上。
[0013]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第一導電型導體層的形成方法包括對基底進行離子注入制作工藝而形成或通過臨場摻雜的沉積法所形成。
[0014]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，堆疊結(jié)構(gòu)的形成方法包括下列步驟。在第一導電型導體層上沉積第二導電型沉積材料層。在第二導電型沉積材料層上形成電阻式隨機存取存儲單元層。在電阻式隨機存取存儲單元層上形成第一導線材料層。對第一導線材料層、電阻式隨機存取存儲單元層與第二導電型沉積材料層進行圖案化制作工藝。
[0015]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第二導電型沉積材料層的沉積方法包括通過臨場摻雜的沉積法直接形成或通過以下方法所形成。在第一導電型導體層上沉積未摻雜半導體層。在未摻雜半導體層上沉積第二導電型摻雜半導體層。將第二導電型摻雜半導體層中的多個第二導電型摻質(zhì)擴散到未摻雜半導體層中。
[0016]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，電阻式隨機存取存儲單元層的形成方法包括下列步驟。在第二導電型沉積材料層上形成第一電極材料層。在第一電極材料層上形成可變電阻材料層。在可變電阻材料層上形成第二電極材料層。
[0017]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，還包括于電阻式隨機存取存儲單元串兩末端的第一導電型導體層中形成二個第二導電型摻雜區(qū)。
[0018]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，還包括于堆疊結(jié)構(gòu)上形成電連接至第一導電型導體層的第二導線。第二導線與堆疊結(jié)構(gòu)隔離設(shè)置。
[0019]依照本發(fā)明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第二導線與第一導電型導體層例如是不在電阻式隨機存取存儲單元串中最末端的相鄰兩個堆疊結(jié)構(gòu)之間進行連接。
[0020]基于上述，在本發(fā)明所提出的電阻式隨機存取存儲器及其制造方法中，由于第二導電型沉積層是使用沉積的方式形成，所以在制造過程中可使得相鄰的堆疊結(jié)構(gòu)中的第二導電型沉積層完全分離，以避免產(chǎn)生電性干擾，進而有效地提升存儲器元件的可靠度。此夕卜，第二導電型沉積層與第一導電型導體層可形成二極管，所以能夠抑制存儲器元件的漏電流，進而防止誤動作產(chǎn)生，因此可有效地提升存儲器元件的可靠度。
[0021]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。【附圖說明】
[0022]圖1為本發(fā)明一實施例的電阻式隨機存取存儲器的上視圖；
[0023]圖2A至圖2D為沿著圖1中的1-1’剖面線的電阻式隨機存取存儲器的制造流程剖視圖；
[0024]圖3A至圖3D為沿著圖1中的11-11’剖面線的電阻式隨機存取存儲器的制造流程剖視圖。
[0025]符號說明
[0026]10:電阻式隨機存取存儲器
[0027]100:基底
[0028]102:第二導電型阱區(qū)
[0029]104:第一導電型導體層
[0030]106:第二導電型沉積材料層
[0031]106a:第二導電型沉積層
[0032]108、112:電極材料層
[0033]108a、112a:電極層
[0034]110:可變電阻材料層
[0035]110a:可變電阻層
[0036]113:硬掩模層
[0037]113a:圖案化硬掩模層
[0038]114:電阻式隨機存取存儲單元層
[0039]114a:電阻式隨機存取存儲單元
[0040]115、118、122:圖案化光致抗蝕劑層
[0041]116:導線材料層
[0042]116a:導線
[0043]117、124:開口
[0044]119:隔離結(jié)構(gòu)
[0045]120:堆疊結(jié)構(gòu)
[0046]126:第二導電型摻雜區(qū)
[0047]128:介電層
[0048]130:接觸窗
[0049]132:導線
[0050]134:電阻式隨機存取存儲單元串【具體實施方式】
[0051]圖1為本發(fā)明一實施例的電阻式隨機存取存儲器的上視圖。為了清楚地進行說明，在圖1中省略介電層的繪示。圖2A至圖2D為沿著圖1中的1-1’剖面線的電阻式隨機存取存儲器的制造流程剖視圖。圖3A至圖3D為沿著圖1中的11-11’剖面線的電阻式隨機存取存儲器的制造流程剖視圖。
[0052]在此實施例中，所指的「第一導電型」與「第二導電型」為不同的導電型態(tài)。當?shù)谝粚щ娦蜑镹型時，第二導電型為P型。當?shù)谝粚щ娦蜑镻型時，第二導電型為N型。
[0053]首先，請同時參照圖1與圖2A，可選擇性地于基底100中形成第二導電型阱區(qū) 102?；?00例如是硅基底。第二導電型阱區(qū)102例如是P型阱區(qū)或N型阱區(qū)。在此實施例中，第二導電型阱區(qū)102是以P型阱區(qū)為例進行說明。第二導電型阱區(qū)102的形成方法例如是離子注入法。
[0054]接著，在基底100上形成第一導電型導體層104。第一導電型導體層104可用以作為埋入式位線。第一導電型導體層104例如是N型導體層或P型導體層。在此實施例中， 第一導電型導體層104是以N型導體層為例進行說明。第一導電型導體層104的形成方法可通過對基底100進行離子注入制作工藝而形成。此外，第一導電型導體層104也可通過臨場摻雜的沉積法所形成，如臨場摻雜的化學氣相沉積法。通過臨場摻雜的沉積法所形成的第一導電型導體層104的材料例如是摻雜半導體，如摻雜多晶硅。
[0055]然后，請同時參照圖1與圖2B，在第一導電型導體層104上沉積第二導電型沉積材料層106。第二導電型沉積材料層106例如是P型沉積材料層或N型沉積材料層。在此實施例中，第二導電型沉積材料層106是以P型沉積材料層為例進行說明。第二導電型沉積材料層106的沉積方法可通過臨場摻雜的沉積法直接形成，如臨場摻雜的化學氣相沉積法。第二導電型沉積材料層106的材料例如是摻雜半導體，如摻雜多晶硅。
[0056]此外，第二導電型沉積材料層106也可通過以下方法所形成。在第一導電型導體層104上沉積未摻雜半導體層(未繪示)。在未摻雜半導體層上沉積第二導電型摻雜半導體層(未繪示)。將第二導電型摻雜半導體層中的第二導電型摻質(zhì)擴散到未摻雜半導體層中，使得未摻雜半導體層也成為第二導電型摻雜半導體層，而通過此兩層第二導電型摻雜半導體層形成第二導電型沉積材料層106。將第二導電型摻雜半導體層中的第二導電型摻質(zhì)擴散到未摻雜半導體層中的方法例如是對第二導電型摻雜半導體層進行回火制作工藝。
[0057]接下來，在第二導電型沉積材料層106上形成電極材料層108。電極材料層108 的材料例如是鈦、鎳、鉭或銅等金屬材料。電極材料層108的形成方法例如是物理氣相沉積法。
[0058]之后，在電極材料層108上形成可變電阻材料層110?？勺冸娮璨牧蠈?10的材料例如是金屬氧化物，如氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、氧化鋁、氧化釩、氧化鎢、氧化鋅或氧化鈷?？勺冸娮璨牧蠈?10的形成方法例如是化學氣相沉積法。
[0059]再者，在可變電阻材料層110上形成電極材料層112。電極材料層112的材料例如是鈦、鎳、鉭或銅等金屬材料。電極材料層112的形成方法例如是物理氣相沉積法。此外， 由電極材料層108、可變電阻材料層110與電極材料層112形成位于第二導電型沉積材料層 106上的電阻式隨機存取存儲單元層114。
[0060]隨后，可選擇性地于電極材料層112上形成硬掩模層113。硬掩模層113的材料例如是氮化硅或氧化硅。硬掩模層113的形成方法例如是化學氣相沉積法。
[0061]繼之，在硬掩模層113上形成圖案化光致抗蝕劑層115。圖案化光致抗蝕劑層115的形成方法例如是通過進行光刻制作工藝而形成。
[0062]接著，請同時參照圖1與圖2C，以圖案化光致抗蝕劑層115為掩模，移除部分硬掩模層113,而形成圖案化硬掩模層113a。部分硬掩模層113的移除方法例如是干式蝕刻法。
[0063]然后，可選擇性地移除圖案化光致抗蝕劑層115。圖案化光致抗蝕劑層115的移除方法例如是干式去光致抗蝕劑法。
[0064]接下來，以圖案化硬掩模層113a為掩模，移除部分電阻式隨機存取存儲單元層 114、部分第二導電型沉積材料層106、部分第一導電型導體層104與部分第二導電型阱區(qū) 102,而于上述膜層中形成開口 117。上述移除步驟所使用的移除方法例如是干式蝕刻法。
[0065]之后，請同時參照圖1與圖2D，在開口 117中形成隔離結(jié)構(gòu)119。隔離結(jié)構(gòu)119例如是淺溝槽隔離結(jié)構(gòu)(STI)。隔離結(jié)構(gòu)119的材料例如是氧化硅。隔離結(jié)構(gòu)119的形成方法例如是先形成填滿開口 117的隔離結(jié)構(gòu)材料層(未繪示)，再移除開口 117以外的隔離結(jié)構(gòu)材料層而形成。其中，開口 117以外的隔離結(jié)構(gòu)材料層的移除方法例如是化學機械研磨法。
[0066]再者，移除圖案化硬掩模層113a。圖案化硬掩模層113a的移除方法例如是干式蝕刻法。
[0067]隨后，請同時參照圖1與圖3A，在電阻式隨機存取存儲單元層114上形成導線材料層116。導線材料層116的材料例如是摻雜多晶硅或金屬等導體材料。電極材料層112的形成方法例如是化學氣相沉積法或物理氣相沉積法。
[0068]繼之，請同時參照圖1與圖3B，在導線材料層116上形成圖案化光致抗蝕劑層 118。圖案化光致抗蝕劑層118的形成方法例如是通過進行光刻制作工藝而形成。
[0069]接著，以圖案化光致抗蝕劑層118為掩模，移除部分導線材料層116、部分電阻式隨機存取存儲單元層114與部分第二導電型沉積材料層106,而暴露出第一導電型導體層 104,并于第一導電型導體層104上形成堆疊結(jié)構(gòu)120。在此實施例中，堆疊結(jié)構(gòu)120例如是通過對導線材料層116、電阻式隨機存取存儲單元層114與第二導電型沉積材料層106進行上述自對準的圖案化制作工藝而形成。上述移除步驟所使用的移除方法例如是干式蝕刻法。
[0070]各個堆疊結(jié)構(gòu)120包括第二導電型沉積層106a、電阻式隨機存取存儲單元114a與導線116a。第二導電型沉積層106a設(shè)置于第一導電型導體層104上。電阻式隨機存取存儲單元114a設(shè)置于第二導電型沉積層106a上。各個電阻式隨機存取存儲單元114a包括電極層l〇8a、可變電阻層110a、電極層112a。電極層108a設(shè)置于第二導電型沉積層106a 上?？勺冸娮鑼觢l〇a設(shè)置于電極層108a上。電極層112a設(shè)置于可變電阻層110a上。導線116a設(shè)置于電阻式隨機存取存儲單元114a上，且可做為字符線使用。
[0071]在上述移除步驟中，由于第二導電型沉積材料層106是使用沉積的方式形成，所以可輕易地將位于堆疊結(jié)構(gòu)120之間的第二導電型沉積材料層106移除。因此，可使得相鄰的堆疊結(jié)構(gòu)120中的第二導電型沉積層106a完全分離，以避免產(chǎn)生電性干擾，進而提升存儲器元件的可靠度。
[0072]為了確保完全移除位于堆疊結(jié)構(gòu)120之間的第二導電型沉積材料層106,還可選擇性地移除所暴露出的部分第一導電型導體層104。如此一來，位于第二導電型沉積層 106a之間的第一導電型導體層104的上表面例如是低于第二導電型沉積層106a的下表面。
[0073]此外，由于第二導電型沉積層106a與第一導電型導體層104可形成二極管，所以能夠抑制存儲器元件的漏電流，進而防止誤動作產(chǎn)生，因此可有效地提升存儲器元件的可靠度。
[0074]然后，請同時參照圖1與圖3C，移除圖案化光致抗蝕劑層118。圖案化光致抗蝕劑層118的移除方法例如是干式去光致抗蝕劑法。
[0075]接下來，形成圖案化光致抗蝕劑層122。圖案化光致抗蝕劑層122中的開口 124暴露出第一導電型導體層104。圖案化光致抗蝕劑層122的形成方法例如是通過進行光刻制作工藝而形成。
[0076]之后，在開口所暴露出的第一導電型導體層104中形成第二導電型摻雜區(qū)126,而在預定形成的電阻式隨機存取存儲單元串的兩末端的第一導電型導體層104中形成二個第二導電型摻雜區(qū)126。第二導電型摻雜區(qū)126例如是P型摻雜區(qū)或N型摻雜區(qū)。在此實施例中，第二導電型摻雜區(qū)126是以P型摻雜區(qū)為例進行說明。第二導電型摻雜區(qū)126的形成方法例如是離子注入法。此外，第二導電型摻雜區(qū)126與第一導電型導體層104可形成二極管，所以能夠進一步地抑制存儲器元件的漏電流，進而有效地提升存儲器元件的可靠度。
[0077]再者，請同時參照圖1與圖3D，移除圖案化光致抗蝕劑層122。圖案化光致抗蝕劑層122的移除方法例如是干式去光致抗蝕劑法。
[0078]隨后，形成覆蓋堆疊結(jié)構(gòu)120的介電層128。介電層128的材料例如是氧化硅等介電材料。介電層128的形成方法例如是化學氣相沉積法。
[0079]繼之，在介電層128中形成接觸窗130。接觸窗130的材料例如是銅或鎢。介電層128可組合使用光刻制作工藝、蝕刻制作工藝與沉積制作工藝而形成或通過金屬鑲嵌法而形成，如單重金屬鑲嵌法。
[0080]接著，在堆疊結(jié)構(gòu)120上形成電連接至第一導電型導體層104的導線132。導線 132可通過接觸窗130而電連接至第一導電型導體層104。導線132與堆疊結(jié)構(gòu)120可通過介電層128而隔離設(shè)置。導線132的材料例如是銅或鋁等金屬材料。導線132的形成方法例如是先利用物理氣相沉積法形成導線材料層(未繪示)，再對導線材料層進行圖案化制作工藝而形成。
[0081]通過上述制造方法已完成電阻式隨機存取存儲器10的制作。電阻式隨機存取存儲器10包括電阻式隨機存取存儲單元串134。在此實施例中，繪示出電阻式隨機存取存儲器10中的一串電阻式隨機存取存儲單元串134為例進行說明，但本發(fā)明并不以此為限。只要電阻式隨機存取存儲器10包括一串以上電阻式隨機存取存儲單元串134即屬于本發(fā)明所保護的范圍。
[0082]在此實施例中，導線132與第一導電型導體層104例如是不在電阻式隨機存取存儲單元串134中最末端的相鄰兩個堆疊結(jié)構(gòu)120之間進行連接，而可具有較佳的操作效能， 但本發(fā)明并不以此為限。所屬技術(shù)領(lǐng)域具有通常知識者可依照產(chǎn)品設(shè)計需求來對導線132 與第一導電型導體層104的電連接位置進行調(diào)整。
[0083]以下，通過圖3D來說明本實施例的電阻式隨機存取存儲器10的結(jié)構(gòu)。
[0084]請參照圖3D，電阻式隨機存取存儲器10包括電阻式隨機存取存儲單元串134。電阻式隨機存取存儲單元串134包括基底100、第一導電型導體層104與多個堆疊結(jié)構(gòu)120。第一導電型導體層104設(shè)置于基底100上。堆疊結(jié)構(gòu)120分離設(shè)置于第一導電型導體層 104上。各個堆疊結(jié)構(gòu)120包括第二導電型沉積層106a、電阻式隨機存取存儲單元114a與導線116a。第二導電型沉積層106a設(shè)置于第一導電型導體層104上。位于第二導電型沉積層l〇6a之間的第一導電型導體層104的上表面例如是低于第二導電型沉積層106a的下表面。電阻式隨機存取存儲單元114a設(shè)置于第二導電型沉積層106a上。各個電阻式隨機存取存儲單元114a包括可變電阻層110a。可變電阻層110a設(shè)置于第二導電型沉積層 106a上。各個電阻式隨機存取存儲單元114a還可包括電極層108a與電極層112a。電極層108a設(shè)置于可變電阻層110a與第二導電型沉積層106a之間。電極層112a設(shè)置于可變電阻層ll〇a與導線116a之間。導線116a設(shè)置于電阻式隨機存取存儲單元114a上。
[0085]此外，電阻式隨機存取存儲單元串134還可選擇性地包括第二導電型阱區(qū)102、二個第二導電型摻雜區(qū)126與導線132中的至少一者。第二導電型阱區(qū)102設(shè)置于第一導電型導體層104下方的基底100中。第二導電型摻雜區(qū)126設(shè)置于電阻式隨機存取存儲單元串134兩末端的第一導電型導體層104中。導線132設(shè)置于堆疊結(jié)構(gòu)120上。導線132與堆疊結(jié)構(gòu)120可通過介電層128而隔離設(shè)置。導線132可通過接觸窗130而電連接至第一導電型導體層104。導線132與第一導電型導體層104例如是不在電阻式隨機存取存儲單元串134中最末端的相鄰兩個堆疊結(jié)構(gòu)120之間進行連接，而可具有較佳的操作效能，但本發(fā)明并不以此為限。
[0086]基于上述，在上述實施例的電阻式隨機存取存儲器及其制造方法中，由于第二導電型沉積層l〇6a是使用沉積的方式形成，所以在制造過程中可使得相鄰的堆疊結(jié)構(gòu)120中的第二導電型沉積層l〇6a完全分離，以避免產(chǎn)生電性干擾，進而有效地提升存儲器元件的可靠度。此外，第二導電型沉積層l〇6a與第一導電型導體層104可形成二極管，所以能夠抑制存儲器元件的漏電流，進而防止誤動作產(chǎn)生，因此可有效地提升存儲器元件的可靠度。
[0087]雖然結(jié)合以上實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明的保護范圍應(yīng)當以附上的權(quán)利要求所界定的為準。
【主權(quán)項】
1.一種電阻式隨機存取存儲器，包括一電阻式隨機存取存儲單元串，其中該電阻式隨 機存取存儲單元串包括:基底；第一導電型導體層，設(shè)置于該基底上；以及多個堆疊結(jié)構(gòu)，分離設(shè)置于該第一導電型導體層上，其中各該堆疊結(jié)構(gòu)包括:第二導電型沉積層，設(shè)置于該第一導電型導體層上；電阻式隨機存取存儲單元，設(shè)置于該第二導電型沉積層上；以及 第一導線，設(shè)置于該電阻式隨機存取存儲單元上。2.如權(quán)利要求1所述的電阻式隨機存取存儲器，其中各該電阻式隨機存取存儲單元包 括可變電阻層，設(shè)置于該第二導電型沉積層上。3.如權(quán)利要求1所述的電阻式隨機存取存儲器，其中各該電阻式隨機存取存儲單元還 包括:第一電極層，設(shè)置于該可變電阻層與該第二導電型沉積層之間；以及 第二電極層，設(shè)置于該可變電阻層與該第一導線之間。4.如權(quán)利要求1所述的電阻式隨機存取存儲器，其中該電阻式隨機存取存儲單元串還 包括二第二導電型摻雜區(qū)，設(shè)置于該電阻式隨機存取存儲單元串兩末端的該第一導電型導 體層中。5.如權(quán)利要求1所述的電阻式隨機存取存儲器，其中該電阻式隨機存取存儲單元串還 包括第二導線，設(shè)置于該些堆疊結(jié)構(gòu)上，且與該些堆疊結(jié)構(gòu)隔離設(shè)置，其中該第二導線電連 接至該第一導電型導體層。6.如權(quán)利要求5所述的電阻式隨機存取存儲器，其中該第二導線與該第一導電型導體 層并非在該電阻式隨機存取存儲單元串中最末端的相鄰兩個堆疊結(jié)構(gòu)之間進行連接。7.如權(quán)利要求1所述的電阻式隨機存取存儲器，其中位于該些第二導電型沉積層之間 的該第一導電型導體層的上表面低于該些第二導電型沉積層的下表面。8.—種電阻式隨機存取存儲器的制造方法，包括形成一電阻式隨機存取存儲單元串， 其中該電阻式隨機存取存儲單元串的形成方法包括:在一基底上形成一第一導電型導體層；以及在該第一導電型導體層上分離形成多個堆疊結(jié)構(gòu)，其中各該堆疊結(jié)構(gòu)包括:第二導電型沉積層，設(shè)置于該第一導電型導體層上；電阻式隨機存取存儲單元，設(shè)置于該第二導電型沉積層上；以及 第一導線，設(shè)置于該電阻式隨機存取存儲單元上。9.如權(quán)利要求8所述的電阻式隨機存取存儲器的制造方法，其中該第一導電型導體層 的形成方法包括對該基底進行一離子注入制作工藝而形成或通過一臨場摻雜的沉積法所 形成。10.如權(quán)利要求8所述的電阻式隨機存取存儲器的制造方法，其中該些堆疊結(jié)構(gòu)的形 成方法包括:在該第一導電型導體層上沉積一第二導電型沉積材料層；在該第二導電型沉積材料層上形成一電阻式隨機存取存儲單元層；在該電阻式隨機存取存儲單元層上形成一第一導線材料層；以及對該第一導線材料層、該電阻式隨機存取存儲單元層與該第二導電型沉積材料層進行 一圖案化制作工藝。11.如權(quán)利要求10所述的電阻式隨機存取存儲器的制造方法，其中該第二導電型沉積 材料層的沉積方法包括通過一臨場摻雜的沉積法直接形成或通過以下方法所形成:在該第一導電型導體層上沉積一未摻雜半導體層；在該未摻雜半導體層上沉積一第二導電型摻雜半導體層；以及將該第二導電型摻雜半導體層中的多個第二導電型摻質(zhì)擴散到該未摻雜半導體層中。12.如權(quán)利要求10所述的電阻式隨機存取存儲器的制造方法，其中該電阻式隨機存取 存儲單元層的形成方法包括:在該第二導電型沉積材料層上形成一第一電極材料層；在該第一電極材料層上形成一可變電阻材料層；以及在該可變電阻材料層上形成一第二電極材料層。13.如權(quán)利要求8所述的電阻式隨機存取存儲器的制造方法，還包括于該電阻式隨機 存取存儲單元串兩末端的該第一導電型導體層中形成二第二導電型摻雜區(qū)。14.如權(quán)利要求8所述的電阻式隨機存取存儲器的制造方法，還包括于該些堆疊結(jié)構(gòu) 上形成電連接至該第一導電型導體層的一第二導線，其中該第二導線與該些堆疊結(jié)構(gòu)隔離 設(shè)置。15.如權(quán)利要求14所述的電阻式隨機存取存儲器的制造方法，其中該第二導線與該第 一導電型導體層并非在該電阻式隨機存取存儲單元串中最末端的相鄰兩個堆疊結(jié)構(gòu)之間 進行連接。
【文檔編號】H01L45/00GK105990393SQ201510081118
【公開日】2016年10月5日
【申請日】2015年2月15日
【發(fā)明人】陳啟明, 林勝結(jié)
【申請人】力晶科技股份有限公司