本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體而言涉及一種用于只讀存儲(chǔ)器的參考電流獲取單元、只讀存儲(chǔ)器及電子裝置。

背景技術(shù)：

在只讀存儲(chǔ)器(rom)中，設(shè)計(jì)有參考電流獲取單元，該參考電流獲取單元包括電流鏡電路，以復(fù)制微存儲(chǔ)單元(該微存儲(chǔ)單元存在于只讀存儲(chǔ)器的邏輯電路部分，而不是存儲(chǔ)陣列部分，且與存儲(chǔ)陣列中的存儲(chǔ)單元完全相同)在讀操作時(shí)的讀電流以獲得穩(wěn)定的參考電流，該穩(wěn)定的參考電流會(huì)影響只讀存儲(chǔ)器的讀裕度(readmargin)。圖1示出一種用于只讀存儲(chǔ)器的參考電流獲取單元電路示意圖。如圖1所示，圖中pm1、pm4、pnm5、m0組成電流鏡電路，用于復(fù)制微存儲(chǔ)單元nm1的讀電流，以在讀操作時(shí)為位線進(jìn)行預(yù)充電。圖1所示電路中，pm1、pm4、pnm5組成電流鏡的輸入支路，其柵、漏端連接在一起，當(dāng)該電路穩(wěn)定時(shí)，pm1、pm4、pnm5柵、漏端的電壓vref處于穩(wěn)定狀態(tài)，在vref的偏置下，輸出支路的晶體管m0輸出端鏡像電流，從而為位線進(jìn)行預(yù)充電。在圖1的示例中，微存儲(chǔ)單元nm1上的讀電流為pm1、pm4、pnm5組成的輸入支路提供參考電流，當(dāng)pm1、pm4、pnm5相同時(shí)，在晶體管m0輸出端的鏡像電流為nm1上讀電流的三分之一。為了控制輸出的鏡像電流和參考電流(微存儲(chǔ)單元nm1上的讀電流)的比例，可以為pm1、pnm5設(shè)置開(kāi)關(guān)管，如圖中pm2、pm3，此處為了簡(jiǎn)便將pm2、pm3設(shè)置為始終導(dǎo)通狀態(tài)，實(shí)際上其可以在開(kāi)關(guān)電路的控制下實(shí)現(xiàn)開(kāi)關(guān)，以控制鏡像電流和微存儲(chǔ)單元nm1上的讀電流的比例。

圖1所示的電流鏡電路，雖然可以獲得穩(wěn)定的參考電流，但是， 由于微存儲(chǔ)單元nm1上始終導(dǎo)通，存在非常大的漏電流，增加了功耗。

因此，有必要提出一種新的用于只讀存儲(chǔ)器的參考電流獲取單元，以解決上述存在的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問(wèn)題，本發(fā)明一方面提供用于只讀存儲(chǔ)器的參考電流獲取單元，其包括：電流鏡電路，其包括至少一個(gè)輸入支路和至少一個(gè)輸出支路；參考電流支路，其用于為所述至少一個(gè)輸入支路提供參考電流；開(kāi)關(guān)電路，其連接在所述參考電流支路和所述至少一個(gè)輸入支路之間，以在控制端信號(hào)的作用下控制所述參考電流支路和所述至少一個(gè)輸入支路之間的導(dǎo)通。

優(yōu)選地，所述至少一個(gè)輸入支路中的每個(gè)輸入支路均包括輸入mos晶體管，每個(gè)所述輸入mos晶體管的柵端和漏端連接在一起，形成參考電壓端，每個(gè)所述輸入mos晶體管的源端與工作電源或低電平連接；所述至少一個(gè)輸出支路中的每個(gè)輸出支路均包括輸出mos晶體管，每個(gè)所述輸出mos晶體管的源端與工作電源或低電平連接，漏端與輸出端連接，柵端與所述參考電壓端連接。

優(yōu)選地，所述輸入mos晶體管和輸出mos晶體管均為pmos管，每個(gè)所述輸入pmos晶體管的源端與工作電源連接，每個(gè)所述輸出pmos晶體管的源端與工作電源連接。

優(yōu)選地，所述開(kāi)關(guān)電路包括第一反相器和開(kāi)關(guān)晶體管，其中所述開(kāi)關(guān)晶體管連接在所述參考電流支路的輸出端和所述至少一個(gè)輸入支路之間；所述第一反相器的輸入端與所述控制端連接，所述反相器的輸出端與所述開(kāi)關(guān)晶體管的柵端連接。

優(yōu)選地，所述開(kāi)關(guān)晶體管為nmos管。

優(yōu)選地，還包括下拉電路，所述下拉電路包括下拉晶體管和邊沿 檢測(cè)電路；所述下拉晶體管連接在低電平和所述參考電壓端之間；所述邊沿檢測(cè)電路與所述下拉晶體管的柵端連接，用于在所述控制端信號(hào)處于下降沿時(shí)控制所述下拉晶體管的導(dǎo)通。

優(yōu)選地，所述邊沿檢測(cè)電路包括延時(shí)電路、與非門和第二反相器，其中所述延時(shí)電路的輸入端與所述第一反相器的輸出端連接，用于使所述延時(shí)電路的輸出端信號(hào)相比所述第一反相器的輸出端信號(hào)具有延時(shí)；所述與非門的兩個(gè)輸入端分別與所述第一反相器的輸出端和所述延時(shí)電路的輸出端連接；所述第二反相器的輸入端與所述與非門的輸出端連接，所述第二反相器的輸出端與所述下拉晶體管的柵端連接。

優(yōu)選地，所述下拉晶體管為nmos管。

優(yōu)選地，所述參考電流支路包括處于導(dǎo)通狀態(tài)時(shí)用作微存儲(chǔ)單元的nmos晶體管。

優(yōu)選地，所述至少一個(gè)輸入支路和至少一個(gè)輸出支路分別具有對(duì)應(yīng)的開(kāi)關(guān)電路以控制對(duì)應(yīng)的輸入支路或輸出支路的打開(kāi)與關(guān)斷。

本發(fā)明提供的參考電流獲取單元，由于在所述參考電流支路和所述至少一個(gè)輸入支路之間設(shè)置有開(kāi)關(guān)電路，通過(guò)所述開(kāi)關(guān)電路可以控制所述參考電流支路和所述至少一個(gè)輸入支路之間的導(dǎo)通，與參考電流支路和所述至少一個(gè)輸入支路之間始終導(dǎo)通相比，大大降低了漏電流，從而降低了器件功耗。本發(fā)明另一方面提供一種只讀存儲(chǔ)器，包括邏輯控制單元和存儲(chǔ)陣列，其中所述邏輯控制單元包括本發(fā)明提供的上述用于只讀存儲(chǔ)器的參考電流獲取單元。

本發(fā)明再一方面提供一種電子裝置，其包括本發(fā)明提供的上述只讀存儲(chǔ)器以及與所述只讀存儲(chǔ)器連接的電子組件。

本發(fā)明提出只讀存儲(chǔ)器以及電子裝置，由于具有上述用于只讀存儲(chǔ)器的參考電流獲取單元，因而具有類似的優(yōu)點(diǎn)。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1示出一種用于只讀存儲(chǔ)器的參考電流獲取單元電路示意圖；

圖2示出根據(jù)本發(fā)明實(shí)施例一的參考電流獲取單元的電路示意圖；

圖3為圖2所示的參考電流獲取單元的電路仿真結(jié)果圖示；

圖4a示出根據(jù)本發(fā)明實(shí)施例二的參考電流獲取單元的電路示意圖；

圖4b示出邊沿檢測(cè)電路的電路示意圖；

圖5為圖4a所示的參考電流獲取單元的電路仿真結(jié)果圖示。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

本發(fā)明提供一種用于只讀存儲(chǔ)器的參考電流獲取單元，包括：電流鏡電路，其包括至少一個(gè)輸入支路和至少一個(gè)輸出支路；參考電流支路，其用于為所述至少一個(gè)輸入支路提供參考電流；開(kāi)關(guān)電路，其連接在所述參考電流支路和所述至少一個(gè)輸入支路之間，以在控制端信號(hào)的作用下控制所述參考電流支路和所述至少一個(gè)輸入支路之間 的導(dǎo)通。

其中，所述至少一個(gè)輸入支路中的每個(gè)輸入支路包括輸入mos晶體管，每個(gè)所述輸入mos晶體管的柵端和漏端連接在一起，形成參考電壓端，每個(gè)所述輸入mos晶體管的源端與工作電源連接；所述至少一個(gè)輸出支路中的每個(gè)輸出支路包括輸出mos晶體管，每個(gè)所述輸出mos晶體管的源漏分別于工作電源和輸出端連接，每個(gè)所述輸出mos晶體管的柵端與所述參考電壓端連接。

所述開(kāi)關(guān)電路包括第一反相器和開(kāi)關(guān)晶體管，所述開(kāi)關(guān)晶體管連接在所述參考電流支路的輸出端和所述至少一個(gè)輸入支路之間；所述第一反相器的輸入端與所述控制端連接，所述反相器的輸出端與所述開(kāi)關(guān)晶體管的柵端連接。

本發(fā)明提供的參考電流獲取單元，由于在所述參考電流支路和所述至少一個(gè)輸入支路之間設(shè)置有開(kāi)關(guān)電路，通過(guò)所述開(kāi)關(guān)電路可以控制所述參考電流支路和所述至少一個(gè)輸入支路之間的導(dǎo)通，與參考電流支路和所述至少一個(gè)輸入支路之間始終導(dǎo)通相比，大大降低了漏電流，從而降低了器件功耗。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

圖2示出根據(jù)本發(fā)明實(shí)施例一的參考電流獲取單元的電路示意圖；圖3為圖2所示的參考電流獲取單元的電路仿真結(jié)果圖示。下面結(jié)合圖2和圖3對(duì)本實(shí)施例的參考電流獲取單元進(jìn)行詳細(xì)描述。

如圖2所示，本實(shí)施例的參考電流獲取單元包括微存儲(chǔ)單元nm1、開(kāi)關(guān)電路和電流鏡電路。

其中，微存儲(chǔ)單元nm1為nmos晶體管，該nmos晶體管的柵端與工作電源vdd連接，源端與低電平vss，比如地連接，漏端通過(guò)開(kāi)關(guān)電路與電流鏡電路連接。在本實(shí)施例中，微存儲(chǔ)單元nm1在工作電源vdd作用下始終導(dǎo)通，為電流鏡電路提供參考電流。

開(kāi)關(guān)電路(圖中虛線框圖所示部分)包括開(kāi)關(guān)晶體管nm13和第 一反相器inv1，第一反相器inv1的輸入端與控制端cen連接，輸出端ce與開(kāi)關(guān)晶體管nm13的柵端連接，開(kāi)關(guān)晶體管nm13示例性地為nmos晶體管，其源漏分別與微存儲(chǔ)單元nm1的漏端和電流鏡電路連接。在控制端cen信號(hào)作用下可實(shí)現(xiàn)開(kāi)關(guān)晶體管nm13的導(dǎo)通與關(guān)閉，從而實(shí)現(xiàn)微存儲(chǔ)單元nm1與電流鏡電路之間的導(dǎo)通與關(guān)閉。

示例性，在本實(shí)施例中，當(dāng)cen信號(hào)為低電平時(shí)，開(kāi)關(guān)晶體管nm13導(dǎo)通，使得微存儲(chǔ)單元nm1與電流鏡電路之間的導(dǎo)通；而當(dāng)cen信號(hào)為高電平時(shí)，開(kāi)關(guān)晶體管nm13關(guān)閉，使得微存儲(chǔ)單元nm1與電流鏡電路之間的關(guān)斷。

電流鏡電路包括由pm4、pm1和pm5構(gòu)成的三個(gè)輸入支路以及m0構(gòu)成的輸出支路。其中，pm4、pm1和pm5為pmos晶體管，且各自的源端和柵端連接在一起，并彼此連接形成參考電壓端vref，漏端與工作電源vdd連接。輸出支路m0為pmos晶體管，其柵端與參考電壓端vref連接，源端和漏端分別與工作電源vdd和輸出端out，輸出支路m0在參考電壓vref偏置下，輸出輸入支路的鏡像電流，在本實(shí)施例中，由于微存儲(chǔ)單元nm1提供的參考電流分配至三個(gè)輸入支路，因而輸出支路m0的輸出電流為nm1提供的參考電流的三分之一。

可以理解的是，上述輸出支路m0的輸出電流為nm1提供的參考電流的三分之一的結(jié)果是基于pm4、pm1、pm5和m0完全相同獲得，即pm4、pm1、pm5和m0的柵極寬長(zhǎng)比相同，而在其它實(shí)施方式中，也可以通過(guò)調(diào)整pm4、pm1、pm5和m0的柵極寬長(zhǎng)比來(lái)調(diào)整輸出電流與參考電流的比例，進(jìn)而獲得所需要的輸出電流。

進(jìn)一步地，為了更好地控制輸出電流與參考電流的比例，以可以根據(jù)需要進(jìn)行調(diào)整，在電流鏡電路中，還可以為每個(gè)輸入支路設(shè)置開(kāi)關(guān)電路，如圖2所示，為pm1和pm5的輸入支路設(shè)置開(kāi)關(guān)電路，即，在pm1和pm5的源端和工作電源vdd之間，接入開(kāi)關(guān)晶體管pm2和pm3，通過(guò)相應(yīng)的開(kāi)關(guān)電路和控制信號(hào)來(lái)控制pm2和pm3的導(dǎo)通，從而控制pm1和pm5的輸入支路的導(dǎo)通，進(jìn)而調(diào)整輸出電流與參考電流的比例，獲得所需要的輸出電流。需要明確的是，圖2中為了簡(jiǎn)便，將開(kāi)關(guān)晶體管pm2和pm3，示意為導(dǎo)通狀態(tài)，實(shí)際上其在開(kāi)關(guān) 電路或控制信號(hào)作用下來(lái)根據(jù)需要導(dǎo)通或關(guān)斷。

本實(shí)施例的參考電流獲取單元，由于在所述參考電流支路和所述電流鏡的輸入支路之間設(shè)置有開(kāi)關(guān)電路，通過(guò)所述開(kāi)關(guān)電路可以控制所述參考電流支路和電流鏡的輸入支路之間的導(dǎo)通，與參考電流支路和所述電流鏡的輸入支路之間始終導(dǎo)通相比，大大降低了漏電流，在測(cè)試發(fā)現(xiàn)可使漏電流降低近千倍，效果顯著，大大降低了器件功耗。

可以理解的是，雖然在本實(shí)施例中，電流鏡電路包括三個(gè)輸入支路和一個(gè)輸出支路，但是在其它實(shí)施方式中，也可根據(jù)需要設(shè)置其他數(shù)量的輸入支路和輸出支路，其均涵蓋在本發(fā)明的范圍內(nèi)。

還可以理解的是，雖然在本實(shí)施例中，微存儲(chǔ)器為nmos管，電流鏡電路由pmos晶體管構(gòu)成，但在其它實(shí)施方式中，也可根據(jù)需要改變其他各晶體管的類型，并相應(yīng)調(diào)整連接關(guān)系即可，比如與工作電源vdd可能改為與低電平vss或地相連，反之亦然，但只要根據(jù)本發(fā)明的原理即可實(shí)現(xiàn)相同的目的，因而也涵蓋在本發(fā)明的范圍內(nèi)。

圖3為圖2所示的參考電流獲取單元的電路仿真結(jié)果圖示。其中clk為只讀存儲(chǔ)器的時(shí)鐘波形圖，cen為控制端信號(hào)的波形圖，vref為參考電壓端的波形圖。由圖2和圖3可知，當(dāng)控制端cen的信號(hào)為低電平時(shí)，開(kāi)關(guān)晶體管nm13導(dǎo)通，微存儲(chǔ)器單元nm1和電流鏡電路之間導(dǎo)通，從而有電流輸出，通過(guò)控制端cen的信號(hào)可以實(shí)現(xiàn)在需要時(shí)使電流鏡電路輸出電流，在不需要時(shí)則無(wú)電流輸出，從而可以降低漏電流和功耗。

然而，由圖3可知，當(dāng)控制端cen的信號(hào)的下降沿到來(lái)時(shí)，參考電壓端的信號(hào)需要經(jīng)過(guò)很長(zhǎng)時(shí)間才能達(dá)到穩(wěn)定，即，cen下降沿建立時(shí)間很長(zhǎng)，甚至超過(guò)一個(gè)時(shí)鐘周期，即，在控制端cen的信號(hào)的下降沿到來(lái)時(shí)，輸出電流經(jīng)過(guò)一個(gè)時(shí)鐘周期后才能穩(wěn)定，這制約了存儲(chǔ)器讀操作的速度，影響了器件性能。為此，本發(fā)明進(jìn)一步地提供一種改進(jìn)的參考電流獲取單元，其將在下文中描述。

實(shí)施例二

圖4a示出根據(jù)本發(fā)明實(shí)施例二的參考電流獲取單元的電路示意 圖；圖4b示出邊沿檢測(cè)電路的電路示意圖；圖5為圖4a所示的參考電流獲取單元的電路仿真結(jié)果圖示。下面結(jié)合圖4a、圖4b和圖5對(duì)本實(shí)施例的參考電流獲取單元進(jìn)行詳細(xì)描述。

如圖4a所示，本實(shí)施例的參考電流獲取單元與圖2所示的參考電流獲取單元均包括微存儲(chǔ)單元nm1、開(kāi)關(guān)電路和電流鏡電路。其中微存儲(chǔ)單元nm1、開(kāi)關(guān)電路和電流鏡電路的組成和連接關(guān)系與圖2所示一樣，具體可以參照實(shí)施一中的相關(guān)描述，在此不再贅述。

本實(shí)施例的參考電流獲取單元，與實(shí)施例一的參考電流獲取單元不同之處在于增加了下拉電路，該下拉電路包括下拉晶體管m1和邊沿檢測(cè)電路，其中所述下拉晶體管m1連接在低電平vss和所述參考電壓端vref之間，所述邊沿檢測(cè)電路與所述下拉晶體管m1的柵端連接，用于在所述控制端cen信號(hào)處于下降沿時(shí)控制所述下拉晶體管m1導(dǎo)通，從而下拉參考電壓vref，以使參考電壓vref盡快達(dá)到穩(wěn)定狀態(tài)。

如圖4b所示，所述邊沿檢測(cè)電路包括延時(shí)電路、與非門nand2、第二反相器inv2，其中所述延時(shí)電路的輸入端與所述第一反相器的輸出端ce連接，用于使所述延時(shí)電路的輸出端信號(hào)相比所述第一反相器的輸出端ce信號(hào)具有延時(shí)。所述與非門nand2的兩個(gè)輸入端a、b分別與所述延時(shí)電路的輸出端和所述第一反相器的輸出端ce連接。所述第二反相器inv2的輸入端與所述與非門nand2的輸出端連接，所述第二反相器inv2的輸出端pd與所述下拉晶體管m1的柵端連接。

示例性，在本實(shí)施中，所述下拉晶體管m1為nmos管，所述延時(shí)電路由奇數(shù)個(gè)反相器構(gòu)成，在延時(shí)電路作用下與非門nand2的兩個(gè)輸入端a、b處的信號(hào)為具有一定延時(shí)的反相信號(hào)，這樣，只要在該兩個(gè)具有一定延時(shí)的反相信號(hào)的相遇處(即均是高電平的時(shí)刻)，第二反相器inv2的輸出端pd處的信號(hào)才為高電平，從而打開(kāi)下拉晶體管m1，從而下拉參考電壓vref，以使其盡快達(dá)到穩(wěn)定。

如圖5所示，在本實(shí)施例中，在邊沿檢測(cè)電路作用下，當(dāng)控制端cen信號(hào)下降沿到來(lái)時(shí)，通過(guò)邊沿檢測(cè)電路產(chǎn)生一個(gè)短的脈沖信號(hào)，打開(kāi)下拉晶體管m1，從而下拉參考電壓vref，以使其盡快達(dá)到穩(wěn)定。 由圖5可知，在本實(shí)施中，由于增加了下拉電路，產(chǎn)生的短脈沖pd會(huì)使下拉管m1打開(kāi)，vref電壓很快下降到穩(wěn)定的狀態(tài)，cen的下降沿需要提前的時(shí)間就可以縮短，即建立時(shí)間縮短從而提高了存儲(chǔ)器讀操作的速度和性能。

實(shí)施例三

本發(fā)明的再一個(gè)實(shí)施例提供一種只讀存儲(chǔ)器和具有該只讀存儲(chǔ)器的電子裝置。其中所述只讀存儲(chǔ)器包括邏輯控制單元和存儲(chǔ)陣列，所述邏輯控制單元包括如上所述的用于只讀存儲(chǔ)器的參考電流獲取單元。所述種電子裝置包括該只讀存儲(chǔ)器以及與該只讀存儲(chǔ)器連接的電子組件

其中，該電子組件，可以為分立器件、集成電路等任何電子組件。

本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、vcd、dvd、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、mp3、mp4、psp等任何電子產(chǎn)品或設(shè)備，也可為任何包括該半導(dǎo)體器件的中間產(chǎn)品。

本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。