具有減少的漏電流的閃存編程及驗(yàn)證的制作方法【專利摘要】一種具有減少的漏電流的閃存編程及驗(yàn)證。根據(jù)本發(fā)明的例示實(shí)施例所組構(gòu)的閃存系統(tǒng)(300)，使用虛擬接地陣列架構(gòu)(302)。在編程(programming)操作期間，目標(biāo)存儲(chǔ)單元(406)被正源極偏壓電壓予以偏壓，以減少或去除可能流經(jīng)該目標(biāo)存儲(chǔ)單元(406)的漏電流(leakage?current)。在驗(yàn)證(verification)操作(編程驗(yàn)證、軟編程驗(yàn)證(soft?program?verify)，抹除驗(yàn)證(erase?verify))期間，亦可施加正源極偏壓電壓至目標(biāo)存儲(chǔ)單元(506)，以減少或去除在該驗(yàn)證操作中可能導(dǎo)致錯(cuò)誤的漏電流?！緦＠f明】具有減少的漏電流的閃存編程及驗(yàn)證[0001]本申請是申請?zhí)枮?00780016302.6，申請日為2007年4月5日，發(fā)明名稱為“具有減少的漏電流的閃存編程及驗(yàn)證”的中國專利申請的分案申請?！?br>技術(shù)領(lǐng)域：
】[0002]本發(fā)明的實(shí)施例為大致有關(guān)于閃存裝置。更詳而言之，本發(fā)明的實(shí)施例為有關(guān)于用于閃存裝置的編程與驗(yàn)證操作?！?br>背景技術(shù)：
】[0003]閃存是電子存儲(chǔ)媒介中的一種類型，能在失去操作電源時(shí)保持其數(shù)據(jù)。在可用的生命周期期間(對典型的閃存裝置而言，可達(dá)一百萬次的寫入周期)，閃存可被編程、抹除(erased)、與再編程。閃存在一些消費(fèi)性、商業(yè)性、和其它應(yīng)用上，日漸成為廣受歡迎的可靠、精簡、與不昂貴的非易失性(nonvolatile)存儲(chǔ)。隨著電子裝置變得越來越小，在集成電路存儲(chǔ)組件(例如，閃存單元)上增加每單位面積所能儲(chǔ)存的數(shù)據(jù)量也變得必要。在此考量上，一個(gè)現(xiàn)有閃存技術(shù)乃基于利用電荷捕捉(trapping)介電質(zhì)組件的存儲(chǔ)單元(cell),該電荷捕捉介電質(zhì)組件能夠儲(chǔ)存二個(gè)位(bit)的數(shù)據(jù)。在此種設(shè)置中，利用在該電荷捕捉介電質(zhì)組件的一側(cè)的第一電荷儲(chǔ)存區(qū)域可儲(chǔ)存一個(gè)位，而利用于該電荷捕捉介電質(zhì)組件的另一側(cè)的第二電荷儲(chǔ)存區(qū)域則可儲(chǔ)存第二個(gè)位。[0004]圖1為現(xiàn)有雙位(dualbit)存儲(chǔ)單元100的剖面圖。存儲(chǔ)單元100包含氮化硅層102、以及P型半導(dǎo)體襯底(substrate)104，該P(yáng)型半導(dǎo)體襯底104具有第一埋入式(buried)接面區(qū)域106以及第二埋入式接面區(qū)域108。第一埋入式接面區(qū)域106與第二埋入式接面區(qū)域108分別由N+半導(dǎo)體材料形成。氮化硅層102介于二個(gè)氧化硅層(以組件符號110與112所標(biāo)識(shí))之間。[0005]覆在氧化硅層110上為多晶硅(polysilicon)閘極114。閘極114摻雜N型雜質(zhì)(例如，磷)。存儲(chǔ)單元100可儲(chǔ)存二個(gè)數(shù)據(jù)位:由虛線圓圈116所代表的左位；以及由虛線圓圈118所代表的右位。在實(shí)際應(yīng)用上，存儲(chǔ)單元100通常為對稱的，且第一埋入式接面區(qū)域106與第二埋入式接面區(qū)域108是可互換的。在這點(diǎn)上，第一埋入式接面區(qū)域106可做為相對于右位118的源極區(qū)域；而第二埋入式接面區(qū)域108則可做為相對于右位118的漏極區(qū)域。相反地，第二埋入式接面區(qū)域108可做為相對于左位116的源極區(qū)域；而第一埋入式接面區(qū)域106則可做為相對于左位116的漏極區(qū)域。[0006]圖2為根據(jù)現(xiàn)有虛擬接地陣列架構(gòu)(virtualgroundarrayarchitecture)200(實(shí)際的陣列架構(gòu)可包含數(shù)千個(gè)雙位記憶單元)排列的多個(gè)雙位存儲(chǔ)單元的簡化圖。陣列架構(gòu)200包含上述的形成在半導(dǎo)體襯底中的一些埋入式位線。圖2顯示三條埋入式位線(組件符號為202、204、與206)，對于陣列架構(gòu)200中的存儲(chǔ)單元而言，每一條埋入式位線可作用為漏極或源極。陣列架構(gòu)200亦包含一些字符線，用來控制所述存儲(chǔ)單元的閘極電壓。圖2顯示四條字符線(組件符號為208、210、212、與214)，這些字符線通常與所述位線形成垂直交叉的圖樣。雖在圖2中未予以顯示，但電荷捕捉介電質(zhì)材料通常介于所述位線與所述字符線的接面之間。圖2中的虛線代表于陣列架構(gòu)200中的二個(gè)雙位存儲(chǔ)單元:第一單元216與第二單元218。尤其，位線204是由第一單元216與第二單元218所共享。陣列架構(gòu)200已知為虛擬接地架構(gòu)，因?yàn)榻拥仉娢豢杀皇┘佑谌魏嗡x取的位線，而且不需要任何具有固定的接地電位的位線。[0007]陣列架構(gòu)200的控制邏輯與線路在現(xiàn)有閃存操作(例如:編程、讀取、抹除、與軟編程(softprogramming))期間掌管了所述存儲(chǔ)單元的選擇、在所述字符線所施加的電壓、以及在所述位線所施加的電壓。利用導(dǎo)電金屬線與位線觸點(diǎn)(contact)而將電壓傳至所述位線。圖2中顯示三條導(dǎo)電金屬線(組件符號為220、222、與224)與三個(gè)位線觸點(diǎn)(組件符號為226、228、與230)。對給定的位線而言，由于所述位線的電阻非常高，故每16條字符線使用一位線觸點(diǎn)。[0008]存儲(chǔ)單元100的編程可通過已知的熱電子注入技術(shù)(信道熱電子或CHE編程)而予以完成。根據(jù)現(xiàn)有的編程技術(shù)，通過經(jīng)由適當(dāng)選取的字符線施加相對高的編程電壓至閘極114、將對應(yīng)于第一埋入式接面區(qū)域106(在此例中做為源極)的該位線予以接地、以及施加相對高的漏極偏壓電壓至對應(yīng)于第二埋入式接面區(qū)域108(在此例中做為漏極)的該位線，該右位118可予以編程。相反地，通過經(jīng)由適當(dāng)選取的字符線施加相對高的編程電壓至閘極114、將對應(yīng)于第二埋入式接面區(qū)域108(在此例中做為源極)的該位線予以接地、以及施加相對高的漏極偏壓電壓至對應(yīng)于第一埋入式接面區(qū)域106(在此例中做為漏極)的該位線，該左位116可予以編程。[0009]再次參照圖2，以虛擬接地架構(gòu)排列的閃存陣列的現(xiàn)有CHE編程可能在未選取的字符線的下方、在所述字符線之間、以及在位線接觸面積中導(dǎo)致過度的電流漏流，且，因此，將造成過度的電力消耗。此種位線漏電流(leakagecurrent)會(huì)對所需的編程電流增加數(shù)十個(gè)微安培(microampere)，這對此種閃存陣列的操作特性而言，是相當(dāng)顯著的量。此外，由于所述單元的自然退化，當(dāng)該陣列已經(jīng)歷了許多次的編程-抹除周期后，此寄生漏電流的量能增加大約達(dá)兩個(gè)數(shù)量級(IOOx)。在低功率應(yīng)用上，例如，可攜式電子產(chǎn)品、無線電話或類似的產(chǎn)品，將相當(dāng)不愿意見到此過度的漏電流。在實(shí)際的閃存裝置中，過度的漏電流可能有其它負(fù)面影響，例如，在編程操作期間，不希望減少傳送至該單元的漏極的電壓。[0010]對虛擬接地架構(gòu)而言，在現(xiàn)有的驗(yàn)證操作期間-軟編程驗(yàn)證、抹除驗(yàn)證、以及編程驗(yàn)證，亦會(huì)產(chǎn)生位線漏電流。然而，此等驗(yàn)證操作類似于以上所述的所述編程操作，施加了較低的字符線電壓與較低的漏極偏壓電壓。此等驗(yàn)證操作的目的根據(jù)特定的驗(yàn)證操作，用以決定是否目標(biāo)存儲(chǔ)單元的臨界電壓(VT)是在對應(yīng)于可接受的抹除狀態(tài)或可接受的編程狀態(tài)的希望范圍內(nèi)。不管正在驗(yàn)證的特定VT如何，該驗(yàn)證操作于目標(biāo)存儲(chǔ)單元中產(chǎn)生非常低的驗(yàn)證電流，并且將該驗(yàn)證電流與由參考存儲(chǔ)單元所產(chǎn)生的參考電流作比較。因?yàn)闇y量電路測量到兼有任何漏電流的實(shí)際驗(yàn)證電流，故位線漏電流(即使是少量的)會(huì)在驗(yàn)證操作中引起錯(cuò)誤。[0011]因此，在虛擬接地架構(gòu)中的存儲(chǔ)單元的編程期間，樂于見到將漏電流予以控制、減少或去除。此外，在虛擬接地架構(gòu)中的存儲(chǔ)單元的驗(yàn)證操作期間，樂于見到將漏電流予以控制、減少或去除。再者，通過后續(xù)詳述及所附的申請專利范圍，配合隨附圖式與前述的【
技術(shù)領(lǐng)域：
】與背景，本發(fā)明的實(shí)施例的其它想要的特征和特性將變得顯而易見?！?br/>發(fā)明內(nèi)容】[0012]如在此所述的一種閃存編程技術(shù)，可用于以虛擬接地架構(gòu)排列的存儲(chǔ)單元。該編程技術(shù)減少了在編程期間的位線漏電流，因而節(jié)省電力。如在此所述的各種閃存驗(yàn)證技術(shù)，亦可用于以虛擬接地架構(gòu)排列的存儲(chǔ)單元。所述驗(yàn)證技術(shù)降低了所量測的電流中的位線漏電流成分，致使由目標(biāo)單元所產(chǎn)生的實(shí)際驗(yàn)證電流的評估更為精確。[0013]本發(fā)明的以上以及其它態(tài)樣可通過編程非易失性存儲(chǔ)存儲(chǔ)裝置的方法而在一個(gè)實(shí)施例中施行，該非易失性存儲(chǔ)存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元的陣列，各單元包含對應(yīng)于在該陣列中的字符線的閘極、對應(yīng)于在該陣列中的位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中的位線的可選取的漏極/源極。該方法包含:選取于該陣列中的目標(biāo)單元用于編程；將編程電壓施加到對應(yīng)于該目標(biāo)單元的該字符線；將漏極偏壓電壓施加到對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；以及在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處建立正源極偏壓電壓。[0014]本發(fā)明的以上以及其它態(tài)樣可亦通過驗(yàn)證對非易失性存儲(chǔ)存儲(chǔ)裝置執(zhí)行的操作的方法而在一個(gè)實(shí)施例中施行，該非易失性存儲(chǔ)存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元的陣列，各單元包含對應(yīng)于在該陣列中的字符線的閘極、對應(yīng)于在該陣列中的位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中的位線的可選取的漏極/源極。該方法包含:將驗(yàn)證電壓施加到對應(yīng)于目標(biāo)單元的該字符線；將漏極偏壓電壓施加到對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，以正源極偏壓電壓來控制位線漏電流；以及處理流經(jīng)該目標(biāo)單元的驗(yàn)證電流。[0015]本發(fā)明提供一種非易失性存儲(chǔ)裝置的編程方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:在該陣列中選取目標(biāo)單元用于編程；施加編程電壓至對應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；以及在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，通過響應(yīng)流經(jīng)該第二可選取的位線而被動(dòng)地產(chǎn)生該正源極偏壓電壓而建立正源極偏壓電壓，其中，該正源極偏壓電壓是響應(yīng)該陣列的寫入周期狀態(tài)而被調(diào)整。[0016]被動(dòng)地產(chǎn)生該正源極偏壓電壓包括將電流流經(jīng)耦合于該第二可選取的位線和接地之間的被動(dòng)電阻組件。[0017]該編程臨界電壓是在8伏特到11伏特之間；該漏極偏壓電壓是在3.5伏特到5.0伏特之間；以及該正源極偏壓電壓是在0.3伏特到1.0伏特之間。[0018]本發(fā)明提供一種非易失性存儲(chǔ)裝置的編程方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:在該陣列中選取目標(biāo)單元用于編程；施加編程電壓至對應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；響應(yīng)該陣列的寫入周期狀態(tài)而調(diào)整正源極偏壓電壓；以及在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，以該正源極偏壓電壓來控制位線漏電流。[0019]所述方法進(jìn)一步包括響應(yīng)位線泄漏容差而界定該正源極偏壓電壓。[0020]所述方法進(jìn)一步包括響應(yīng)該正源極偏壓電壓而調(diào)整該漏極偏壓電壓。[0021]本發(fā)明提供一種驗(yàn)證對非易失性存儲(chǔ)裝置所執(zhí)行的操作的方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:施加驗(yàn)證電壓至對應(yīng)于目標(biāo)單元的該字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，以正源極偏壓電壓來控制位線漏電流，其中，該正源極偏壓電壓是響應(yīng)該陣列的寫入周期狀態(tài)而被調(diào)整；處理流經(jīng)該目標(biāo)單元的驗(yàn)證電流。[0022]所述方法其中該漏極偏壓電壓是在1.0伏特到1.5伏特之間；以及該正源極偏壓電壓是在0.2伏特到0.4伏特之間。[0023]所述方法其中每一單元的位線形成于半導(dǎo)體襯底中；以及該方法進(jìn)一步包括將該半導(dǎo)體襯底接地。[0024]所述方法其中每一單元的位線具有N型導(dǎo)電率；該半導(dǎo)體襯底具有P型導(dǎo)電率；以及控制位線漏電流包括在該第二可選取的位線處建立該正源極偏壓電壓以減少從該第二可選取的位線到該第一可選取的位線的位線漏電流。【專利附圖】【附圖說明】[0025]當(dāng)結(jié)合圖式參照詳述及申請專利范圍時(shí)，可更完整地了解本發(fā)明，其中類似的組件符號表示圖式中相似的組件。[0026]圖1為現(xiàn)有雙位存儲(chǔ)單元的剖面圖；[0027]圖2為根據(jù)現(xiàn)有虛擬接地陣列架構(gòu)排列的多個(gè)雙位存儲(chǔ)單元的簡化圖；[0028]圖3為根據(jù)本發(fā)明的例示實(shí)施例所組構(gòu)的閃存系統(tǒng)的示意圖；[0029]圖4為描繪根據(jù)本發(fā)明的例示實(shí)施例的編程操作的示意圖；[0030]圖5為針對接地的源極中漏電流對漏極電壓的圖；[0031]圖6為針對不同的漏極偏壓電壓中漏電流對所施加的源極偏壓電壓的圖；[0032]圖7為描繪根據(jù)本發(fā)明的例示實(shí)施例的驗(yàn)證操作的示意圖；以及[0033]圖8顯示在例示雙位存儲(chǔ)單元陣列中的一些單元的抹除單元臨界電壓分布與編程單元臨界電壓分布與需要軟編程的過度抹除單元一起的分布圖。[0034]主要組件符號說明[0035]100存儲(chǔ)單元[0036]102氮化硅層[0037]104P形半導(dǎo)體襯底[0038]106第一埋入式接面區(qū)域[0039]108第二埋入式接面區(qū)域[0040]110、112氧化硅層[0041]114閘極[0042]200虛擬接地陣列架構(gòu)、陣列架構(gòu)[0043]202,204,206位線[0044]208、210、212、214字符線[0045]216第一單元[0046]218第二單元[0047]220,222,224導(dǎo)電金屬線[0048]226、228、230位線觸點(diǎn)[0049]300閃存系統(tǒng)、系統(tǒng)[0050]302核心單元陣列[0051]304地址譯碼器[0052]306位線選取與控制邏輯[0053]308字符線選取與控制邏輯[0054]310命令邏輯組件[0055]312狀態(tài)機(jī)[0056]314電壓產(chǎn)生器組件[0057]402、502字符線、選取的字符線[0058]404,504字符線、未選取的字符線[0059]406、506目標(biāo)單元[0060]408、508電阻組件[0061]600分布圖[0062]602抹除單元臨界電壓分布[0063]604編程單元臨界電壓分布[0064]606已過度抹除的單元(斜線區(qū)域)[0065]608軟編程驗(yàn)證參考位準(zhǔn)[0066]610抹除驗(yàn)證參考位準(zhǔn)[0067]612編程驗(yàn)證參考位準(zhǔn)[0068]BLl位線、第一位線[0069]BL2位線、第二位線[0070]Ipe編程電流1_漏電流[0071]Ivfy驗(yàn)證電流Vd漏極偏壓電壓[0072]Vg編程電壓Vs源極偏壓電壓[0073]Vt臨界電壓?！揪唧w實(shí)施方式】[0074]以下的詳細(xì)說明本質(zhì)上僅為例示性，并不是用以限定本發(fā)明的實(shí)施例，或此等實(shí)施例的應(yīng)用與使用。再者，并非意欲受到在先前的【
技術(shù)領(lǐng)域：
】、背景、【
發(fā)明內(nèi)容】或以下的詳細(xì)描述中提出的明示或暗示的理論所限制。[0075]可就功能及/或邏輯模塊組件(blockcomponent)、以及各種處理步驟而在此描述本發(fā)明的實(shí)施例。應(yīng)了解，可通過組構(gòu)成執(zhí)行特定功能的任何數(shù)目的硬件、軟件、及/或韌體組件而實(shí)現(xiàn)此種模塊組件。舉例言之,本發(fā)明的實(shí)施例可使用各種集成電路組件,例如，存儲(chǔ)組件、數(shù)字信號處理組件、邏輯組件、對照表(look-uptable)、或類似者，該集成電路組件可在一個(gè)或多個(gè)微處理器或其它控制裝置的控制下執(zhí)行多樣功能。另外，凡熟悉該項(xiàng)技藝的人士可了解到本發(fā)明的實(shí)施例可結(jié)合任何數(shù)目的數(shù)據(jù)傳輸協(xié)議而予以施行，而在此所描述的系統(tǒng)僅為本發(fā)明的一個(gè)實(shí)施例。[0076]為求簡要，關(guān)于晶體管設(shè)計(jì)與制造、閃存裝置的控制、存儲(chǔ)單元編程、存儲(chǔ)單元抹除、存儲(chǔ)單元軟編程、存儲(chǔ)單元驗(yàn)證操作、以及所述裝置與系統(tǒng)(以及所述裝置與系統(tǒng)的個(gè)別的操作組件)的其它功能態(tài)樣的現(xiàn)有技術(shù)，在此可不詳細(xì)描述。再者，在此所含的各種圖標(biāo)中所示的連接線用以代表例示的功能關(guān)聯(lián)性及/或在各種組件之間的實(shí)體耦合。應(yīng)注意，許多替代或額外的功能關(guān)聯(lián)性或?qū)嶓w連接可展現(xiàn)于本發(fā)明的實(shí)施例中。[0077]如在此所使用者，“節(jié)點(diǎn)(node)”意指任何內(nèi)部或外部參考點(diǎn)、連接點(diǎn)、接面、信號線、導(dǎo)電組件、或類似者，在節(jié)點(diǎn)中有給定的信號、邏輯位準(zhǔn)、電壓、數(shù)據(jù)型樣、電流、或數(shù)量。此外，兩個(gè)或兩個(gè)以上的節(jié)點(diǎn)將可通過一個(gè)實(shí)體組件來實(shí)現(xiàn)(并且能夠多任務(wù)(multiplex)、調(diào)變(modulate)、或甚至對在共享模式所接收或輸出者區(qū)別兩個(gè)或兩個(gè)以上的信號)。[0078]下列敘述指的是“連接”或“耦合”在一起的組件或節(jié)點(diǎn)或特征。如在此所使用者，除非有以不同方式明確陳述，“連接”指一個(gè)組件/節(jié)點(diǎn)/特征與另一組件/節(jié)點(diǎn)/特征直接地接合(或直接地相連)，且非必要為機(jī)械上的。同樣地，除非有以不同方式明確陳述，“耦合”指一個(gè)組件/節(jié)點(diǎn)/特征與另一組件/節(jié)點(diǎn)/特征直接地或間接地接合(或直接地或間接地相連)，且非必要為機(jī)械上的。因此，雖然圖3所示的示意圖描繪了組件的一個(gè)例示設(shè)置，但額外的中間組件(interveningelement)、裝置、特征、或組件仍可展現(xiàn)于本發(fā)明的實(shí)施例中(假定系統(tǒng)的功能性沒有受到不利地影響)。[0079]圖3為根據(jù)本發(fā)明的例示實(shí)施例所組構(gòu)的閃存系統(tǒng)300的示意圖。系統(tǒng)300為實(shí)施例的簡化圖標(biāo)，而系統(tǒng)300的實(shí)際部署可包含現(xiàn)有的組件、邏輯、組件、以及在圖3中未顯示的功能性。簡而言之，系統(tǒng)300用于執(zhí)行編程、驗(yàn)證、軟編程、以及抹除使用虛擬接地架構(gòu)的核心單元陣列302。就此而言，在核心單元陣列302內(nèi)的存儲(chǔ)單元可為雙位存儲(chǔ)單元(見圖1)、單位元存儲(chǔ)單元、或?yàn)槿魏魏线m組構(gòu)的閃存單元。在實(shí)際的實(shí)施例中，核心單元陣列302分成多個(gè)扇區(qū)(sector)，其中，在扇區(qū)內(nèi)的存儲(chǔ)單元通過分享相同扇區(qū)地址的所有字符線而群集在一起。應(yīng)了解，核心單元陣列302能以任何數(shù)目的不同組構(gòu)來實(shí)現(xiàn)，舉例而言，包括16個(gè)正常(normal)位以及16個(gè)互補(bǔ)(complimentary)位于16個(gè)單元上的128，000個(gè)單元。此外，核心單元陣列302可使用任何扇區(qū)數(shù)目(在實(shí)際的限制內(nèi))。[0080]閃存系統(tǒng)300包含耦合至核心單元陣列302的地址譯碼器304，在對核心單元陣列302所執(zhí)行的各種操作(例如，編程、讀取、確認(rèn)、軟編程、抹除)期間，用于譯碼輸入及/或輸出(1/0)信號。在此范例中，地址譯碼器304從系統(tǒng)控制器(未圖標(biāo))或類似者接收地址總線信息。地址譯碼器304可耦合至位線選取與控制邏輯306，該位線選取與控制邏輯306適當(dāng)?shù)亟M構(gòu)成選取一條或多條所需的位線，用以支持如在此所述的各種閃存操作。同樣地，地址譯碼器304可耦合至字符線選取與控制邏輯308，該字符線選取與控制邏輯308適當(dāng)?shù)亟M構(gòu)成選取一條或多條所需的字符線，用以支持如在此所述的各種閃存操作。系統(tǒng)300可使用已知的尋址(addressing)與交換(switching)技術(shù)以選取于核心單元陣列302中的所需的目標(biāo)單元(或多個(gè)目標(biāo)單元)，用于編程、軟編程、讀取、抹除、編程驗(yàn)證、抹除驗(yàn)證、軟編程驗(yàn)證等等。[0081]閃存系統(tǒng)300可亦利用命令邏輯組件310，該命令邏輯組件310可包含狀態(tài)機(jī)(statemachine)312或可與該狀態(tài)機(jī)312相連。在系統(tǒng)300的例示實(shí)施例中，命令邏輯組件310及/或狀態(tài)機(jī)312可以一般目的的處理器、內(nèi)容可尋址存儲(chǔ)、數(shù)字信號處理器、特殊應(yīng)用集成電路、場可編程閘極陣列、任何合適的可程化邏輯裝置、離散(discrete)閘極或晶體管邏輯、離散硬件組件、或其任何組合來實(shí)作或執(zhí)行，設(shè)計(jì)成執(zhí)行在此所描述的功能。就此而言，處理器可實(shí)現(xiàn)為微處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器亦可實(shí)作為運(yùn)算裝置的組合，例如，數(shù)字信號處理器與微處理器的組合、多個(gè)微處理器、一個(gè)或多個(gè)微處理器與數(shù)字信號處理器核心的連接、或任何其它此等組構(gòu)。[0082]在此范例中，命令邏輯組件310利用適合的互連組件(interconnectionelement)、結(jié)構(gòu)、或架構(gòu)而耦合至核心單元陣列302。命令邏輯組件310與狀態(tài)機(jī)312可自與系統(tǒng)控制器或與類似者所連接的數(shù)據(jù)總線接收命令或指令。所述命令或指令將引動(dòng)(invoke)內(nèi)嵌于命令邏輯組件310與狀態(tài)機(jī)312中的算法。該算法執(zhí)行關(guān)于編程、讀取、抹除、軟編程、驗(yàn)證、以及在此所描述的其它操作的各種工作與程序。此外，與在此所揭露的實(shí)施例有關(guān)而描述的方法或算法的步驟，可直接以硬件、以韌體、以通過處理器所執(zhí)行的軟件模塊、或以其任何實(shí)際的組合來實(shí)現(xiàn)。軟件模塊可位于RAM存儲(chǔ)、閃存、ROM存儲(chǔ)、EPROM存儲(chǔ)、EEPROM存儲(chǔ)、緩存器、硬盤、可移式磁盤、CD-ROM、或在該【
技術(shù)領(lǐng)域：
】中已知的任何其它形式的儲(chǔ)存媒體。[0083]閃存系統(tǒng)300可亦包含電壓產(chǎn)生器組件314，該電壓產(chǎn)生組件314耦合至核心單元陣列302、命令邏輯組件310、以及狀態(tài)機(jī)312。電壓產(chǎn)生器組件314是由命令邏輯組件310及/或狀態(tài)機(jī)312所控制。電壓產(chǎn)生器組件314適當(dāng)?shù)亟M構(gòu)成產(chǎn)生所需的電壓，該電壓與編程、讀取、抹除、軟編程、以及驗(yàn)證核心單元陣列302中的存儲(chǔ)單元有關(guān)。舉例言之，電壓產(chǎn)生器組件314可包含或利用一個(gè)或多個(gè)電荷泵(chargepump)、一個(gè)或多個(gè)電壓分配器(voltagedivider)電路、及/或一個(gè)或多個(gè)不同的電壓源。電壓產(chǎn)生器組件314可被設(shè)計(jì)成提供任何數(shù)目的固定、可變、及/或動(dòng)態(tài)可調(diào)整的電壓信號。如以下所詳述者，電壓產(chǎn)生器組件314組構(gòu)成產(chǎn)生并施加下列電壓至核心單元陣列302，而無任何限制:被施加至目標(biāo)單元的字符線的編程電壓(VG);被施加至目標(biāo)單元的可選取位線的漏極偏壓電壓(VD);被施加至目標(biāo)單元的可選取位線的源極偏壓電壓(Vs);被施加至目標(biāo)單元的字符線的驗(yàn)證電壓；被施加至參考單元的字符線的驗(yàn)證電壓；以及被施加至該參考單元的偏壓電壓。[0084]圖4為描繪根據(jù)本發(fā)明的例示實(shí)施例的CHE編程操作的示意圖。圖4顯示在以虛擬接地架構(gòu)排列的存儲(chǔ)存儲(chǔ)裝置陣列內(nèi)的四個(gè)存儲(chǔ)單元。雖并非為本發(fā)明的必要條件，但這些存儲(chǔ)單元可為如前所述的雙位存儲(chǔ)單元；各單元包含對應(yīng)于該陣列中的字符線的閘極、各單元包含對應(yīng)于該陣列中的一條位線的可選取的源極/漏極、以及各單元包含對應(yīng)于該陣列中的另一位線的可選取的漏極/源極。就此而言，圖4顯示第一位線BL1、第二位線BL2、被選取的字符線402、三條未被選取的字符線404、以及在該陣列中的目標(biāo)單元406。實(shí)際上，未選取的字符線404為接地。目標(biāo)單元406代表已被選取用于編程的存儲(chǔ)單元，而其余三個(gè)單元?jiǎng)t代表尚未被選取用于編程的單元。雖在圖4中未顯示，但該陣列將典型地包含不須被選取用于編程目標(biāo)單元406的額外位線。未被選取的位線處于浮接(floating)狀態(tài)或連接至極高的電阻以有效地產(chǎn)生開路(opencircuit)狀況。[0085]在雙位存儲(chǔ)單元的情形中，圖4描繪出對右位的編程操作:編程電壓被施加至對應(yīng)于目標(biāo)單元406的字符線，亦即，字符線402;以及，漏極偏壓電壓被施加至對應(yīng)于目標(biāo)單元406的漏極的可選取的位線，亦即，BL2。根據(jù)現(xiàn)有的編程技術(shù)，BLl為接地(換句話說，在圖4中的電阻組件408并不存在)。對此種現(xiàn)有的編程而言，該編程電壓典型地大約為9.5伏特(volt)，漏極偏壓電壓典型地大約為4.0伏特，以及源極偏壓電壓則為接地而為O伏特。這些現(xiàn)有的編程條件，將在未被選取的字符線404之下、該陣列中的字符線之間、及/或該陣列的位線接觸面積中潛在地導(dǎo)致過度的位線電流泄漏。圖5顯示此位線電流泄漏效應(yīng)。圖5為具有512條字符線的例示虛擬接地存儲(chǔ)單元陣列中源極為接地的漏電流對漏極電壓的圖，其中，水平軸表示漏極偏壓電壓，而垂直軸則表示位線漏電流。如圖5所示，隨著漏極偏壓電壓增加，位線漏電流亦將增加，而對于大多數(shù)的漏極偏壓電壓而言(在此例中，大約高于2.7伏特)，該漏電流會(huì)超過10微安培。再次參照圖4，想要的編程電流標(biāo)為IPK，而不想要的位線漏電流則標(biāo)為ImK。該漏電流流經(jīng)該陣列，且在編程操作期間導(dǎo)致浪費(fèi)的電力消耗。在閃存裝置的生命期間，此寄生漏電流典型地增加，在后續(xù)的編程操作期間導(dǎo)致甚至更多浪費(fèi)的電力消耗。[0086]根據(jù)本發(fā)明的實(shí)施例的編程操作亦可參照圖4來描述。為解決過度漏電流的問題，在對應(yīng)于目標(biāo)單元406的源極(在此例中為BLl)的可選取的位線處建立正源極偏壓電壓。此正且非零的源極偏壓電壓在圖4中標(biāo)為Vs。在例示實(shí)施例中，正源極偏壓電壓可控制位線漏電流，且響應(yīng)該陣列的寫入周期狀態(tài)、響應(yīng)該裝置的壽命、及/或響應(yīng)其它操作條件、參數(shù)或規(guī)格，該正源極偏壓電壓可被適當(dāng)?shù)卣{(diào)整以達(dá)到該裝置的想要的位線泄漏容差(tolerance)。[0087]可利用任何適合的技術(shù)、電路、結(jié)構(gòu)或架構(gòu)來進(jìn)行建立正源極偏壓電壓。舉例言之，可利用適當(dāng)?shù)亟M構(gòu)的電壓產(chǎn)生器(例如，在圖3中的電壓產(chǎn)生器組件314)而主動(dòng)地產(chǎn)生該正源極偏壓電壓。然后，該主動(dòng)地產(chǎn)生的源極偏壓電壓可通過其各別的金屬線與位線觸點(diǎn)(見圖2)被施加至BL1?；蛘?，可通過該閃存裝置被動(dòng)地產(chǎn)生該正源極偏壓電壓。舉例言之，可響應(yīng)流經(jīng)目標(biāo)單元406的電流、響應(yīng)流經(jīng)BLl的電流、或類似者而被動(dòng)地產(chǎn)生該源極偏壓電壓。此種被動(dòng)電壓產(chǎn)生可利用被耦合于BLl與接地之間的被動(dòng)電阻組件408而予以完成，如圖4中所示者。流至接地的電流導(dǎo)致了跨于電阻組件408的電壓降(voItagedrop)，并且，因此,對應(yīng)于BLl節(jié)點(diǎn)的Vs電位將被拉高(pulledup)。電阻組件408的特定值根據(jù)想要的源極偏壓電壓、以及根據(jù)在此編程期間將流經(jīng)電阻組件408的電流的預(yù)估量來選取。尤其，電阻組件408以虛線顯示以表示于閃存裝置中包含該電阻組件408視需要而定的。[0088]以下的電壓范圍為典型用于執(zhí)行以上所述的新編程技術(shù)的例示的閃存裝置(具有雙位存儲(chǔ)單元陣列):編程電壓為介于8.0伏特與11.0伏特之間；漏極偏壓電壓為介于3.5伏特與5.0伏特之間；以及，正源極偏壓電壓為介于0.3伏特與1.0伏特之間。在有接地的源極的情況下，增加與在現(xiàn)有編程操作期間所使用的漏極偏壓電壓有關(guān)的漏極偏壓電壓亦可能為必要的。因而，該閃存裝置可適當(dāng)?shù)亟M構(gòu)成響應(yīng)于正源極偏壓電壓，調(diào)整漏極偏壓電壓。舉例言之，若現(xiàn)有的編程操作利用4.0伏特的漏極偏壓電壓以及接地的源極(BLl為接地)，則根據(jù)本發(fā)明的對應(yīng)的編程操作可使用4.4伏特的漏極偏壓電壓以及0.6伏特的源極偏壓電壓(例如，0.6伏特被建立在BLl)。在實(shí)際應(yīng)用上，漏極源極偏壓電壓的增加無須等于所需的源極偏壓電壓，而漏極至源極(drain-to-source)偏壓電壓的增加則可小于所需的源極偏壓電壓。[0089]在實(shí)際應(yīng)用上，各單元的位線形成于半導(dǎo)體襯底中，如上所述在雙位存儲(chǔ)單元100(見圖1)的說明中。關(guān)于編程操作，該半導(dǎo)體襯底典型為接地。在此范例中，各單元的所述位線具有N型導(dǎo)電率，而該半導(dǎo)體襯底則具有P型導(dǎo)電率。因而，在BLl建立正源極偏壓電壓減少了從BLl到BL2的位線漏電流。換句話說，該正源極偏壓電壓導(dǎo)致了BLl至襯底的接面處的反向偏壓(reversebias),此將停止自BLl至BL2的漏電流電流。[0090]圖6為針對用于具有512條字符線的例示虛擬接地存儲(chǔ)單元陣列的不同漏極偏壓電壓中，漏電流對所施加的源極偏壓電壓的圖，其中，水平軸表示該正源極偏壓電壓，而垂直軸則表示位線漏電流。每一描點(diǎn)(Plot)代表不同的漏極偏壓電壓。此圖顯示典型測量到的視位于各種高Vds電位處的Vs而定的漏電流。一般而言，就給定的Vs而言，漏電流的量會(huì)隨著Vds的增加而增加。此外,就給定的Vds而言,漏電流的量會(huì)隨著Vs的增加而減少。因此，所施加的Vs的確切選取取決于特定的閃存裝置所允許的最大漏電流容差。在圖6中，舉例言之，對所有的Vds電位而言，為達(dá)到每一位線的漏電流小于10微安培，必須施加最少量為大約0.6伏特的Vs。若該特定的裝置規(guī)格可容許較多的漏電流，則可應(yīng)用較低的Vs電位。[0091]在上所述的編程技術(shù)也促進(jìn)使用具有較短信道長度的單元而不會(huì)在編程操作期間產(chǎn)生過度的泄漏。一般而言，由于信道電阻的減少，當(dāng)信道長度減少時(shí)，漏電流會(huì)增加。因而，當(dāng)閃存裝置尺寸縮小時(shí)，漏電流變得更形顯著。利用適當(dāng)?shù)卣{(diào)整的Vs電壓可減少此種漏電流，使得能夠?qū)崿F(xiàn)較短的信道長度而不會(huì)有顯著的操作電力損耗。[0092]圖7為描繪根據(jù)本發(fā)明的實(shí)施例的驗(yàn)證操作的示意圖。圖7顯示以虛擬接地架構(gòu)排列的存儲(chǔ)存儲(chǔ)裝置陣列內(nèi)的四個(gè)存儲(chǔ)單元。在圖7中的所述存儲(chǔ)單元的設(shè)置與操作均類似于以上所述的圖4，而共同的特征、組件、以及功能性在此將不再贅述。圖7顯示第一位線BLl、第二位線BL2、被選取的字符線502、三條未被選取的字符線504、在該陣列中的目標(biāo)單元506、以及耦合于BLl與接地之間的視需要的電阻組件508。目標(biāo)單元506代表已被選取用于驗(yàn)證操作(例如，編程驗(yàn)證、軟編程驗(yàn)證、或抹除驗(yàn)證)的單元，而其余三個(gè)存儲(chǔ)單元?jiǎng)t代表尚未被選取用于驗(yàn)證的單元。[0093]取決于特定的驗(yàn)證操作，執(zhí)行閃存驗(yàn)證操作，用以檢查是否目標(biāo)存儲(chǔ)單元的Vt是在對應(yīng)于可接受的抹除狀態(tài)或可接受的編程狀態(tài)的所需范圍內(nèi)。單元的臨界電壓Vt，定義為閘極電壓，在該閘極電壓單元傳導(dǎo)參考電流(典型地，該參考電流位準(zhǔn)約為10微安培)在固定的漏極至源極電壓(典型地，約為1.2伏特)。就此而言，圖8顯示在例示雙位存儲(chǔ)單元陣列中的一些單元的抹除單元臨界電壓分布與編程單元臨界電壓分布，以及需要軟編程的過度抹除(over-erased)單元的分布圖600。尤其，圖8顯示了例示雙位存儲(chǔ)陣列的特性單元臨界電壓分布曲線，顯示所需的抹除單元臨界電壓分布602、以及所需的編程單元臨界電壓分布604。[0094]在抹除操作后，一些單元可能已被過度抹除(over-erased)，對已過度抹除的所述單元(斜線區(qū)域606)而言，產(chǎn)生過低的Vt值，可能會(huì)導(dǎo)致后續(xù)的讀取、編程驗(yàn)證、或抹除操作的問題。軟編程技術(shù)典型地用以改正所述已被過度抹除的單元，通過將一個(gè)或多個(gè)軟編程脈沖施加至所述已被過度抹除的單元。軟編程將這些單元的低Vt拉高而高于軟編程驗(yàn)證Vt參考位準(zhǔn)(以組件符號608標(biāo)識(shí))，以有效地縮窄在陣列中已被抹除的單元的Vt分布。軟編程驗(yàn)證通過將目標(biāo)存儲(chǔ)單元中所產(chǎn)生的電流與傳導(dǎo)參考電流的參考存儲(chǔ)單元的電流(典型地，該參考電流位準(zhǔn)約為10微安培)作比較來執(zhí)行。在此范例中，該軟編程驗(yàn)證Vt參考位準(zhǔn)為0.7伏特(以組件符號608標(biāo)識(shí))。[0095]在抹除操作之后，一些單元可仍保持為未抹除完全(under-erased)，對這些未抹除完全的單元而言，將產(chǎn)生過高的Vt值。在此范例中，若單元的Vt超過1.7伏特(以組件符號610標(biāo)識(shí))，則該單元將為未抹除完全、未抹除(un-erased)、或已編程的。抹除驗(yàn)證通過將目標(biāo)存儲(chǔ)單元中所產(chǎn)生的電流與傳導(dǎo)參考電流的參考存儲(chǔ)單元的電流作比較來執(zhí)行。在此范例中，該抹除驗(yàn)證Vt參考位準(zhǔn)為1.7伏特。若單元為未抹除完全,則一個(gè)或多個(gè)額外的抹除脈沖將被施加至該單元，藉以使該單元的Vt能低于抹除驗(yàn)證Vt參考位準(zhǔn)。[0096]在編程操作后，一些單元可仍保持為未編程完全(under-programmed),對這些未編程完全的存儲(chǔ)單元而言，將產(chǎn)生出過低的Vt值?，F(xiàn)有的編程技術(shù)通過施加一個(gè)或多個(gè)額外的編程脈沖至未編程完全的單元來改正該未編程完全的單元。此種額外編程提高(或改正)了這些單元上的低VT。編程驗(yàn)證通過將目標(biāo)存儲(chǔ)單元所產(chǎn)生的電流與傳導(dǎo)參考電流的參考存儲(chǔ)單元的電流作比較來執(zhí)行。在此范例中，該編程驗(yàn)證Vt參考位準(zhǔn)為4.0伏特(以組件符號612標(biāo)識(shí))。[0097]圖7為描繪用于左位的一般驗(yàn)證操作:施加驗(yàn)證電壓至對應(yīng)于目標(biāo)單元506的字符線，即，字符線502;以及，施加漏極偏壓電壓至對應(yīng)于目標(biāo)單元506的漏極的可選取的位線，即，位線BL2。根據(jù)現(xiàn)有的驗(yàn)證技術(shù)，BLl為接地(換言之，在圖2中所示的電阻組件508并不存在)。就此種現(xiàn)有驗(yàn)證而言，該漏極偏壓電壓典型地約為1.2伏特，而該源極偏壓電壓則予以接地而為O伏特。這些現(xiàn)有的驗(yàn)證條件在未被選取的字符線504之下、在該陣列中的字符線之間、及/或在該陣列的位線接觸面積中(如以上在現(xiàn)有的編程操作中所述者)可潛在地導(dǎo)致過度的位線電流漏流。在圖7中，想要的驗(yàn)證電流標(biāo)為Ivfy，而不想要的位線漏電流則標(biāo)為Lak。該漏電流流經(jīng)BL2，且可能當(dāng)驗(yàn)證程序在比較于BL2所量得的電流與參考電流時(shí)導(dǎo)致錯(cuò)誤產(chǎn)生。在驗(yàn)證操作期間，此問題特別重要，其典型地需要將非常低的電流(例如，僅為10微安培)精確地傳導(dǎo)流經(jīng)該目標(biāo)單元。在如此低的驗(yàn)證電流下，即便是些微的漏電流(例如，4微安培)亦能在驗(yàn)證程序中引進(jìn)顯著的錯(cuò)誤。[0098]根據(jù)本發(fā)明的實(shí)施例的驗(yàn)證操作亦可參照圖7予以描述。以下的敘述適用于編程驗(yàn)證操作、抹除驗(yàn)證操作、以及軟編程驗(yàn)證操作。為解決過度漏電流的問題，在對應(yīng)于目標(biāo)單元506的源極(在此例中為BLl)的可選取的位線處建立正源極偏壓電壓。在圖7中，此正且非零的源極偏壓電壓標(biāo)為Vs。在例示實(shí)施例中，正源極偏壓電壓可控制位線漏電流，且響應(yīng)該陣列的寫入周期狀態(tài)、響應(yīng)該裝置的壽命、及/或響應(yīng)其它操作條件、參數(shù)或規(guī)格，該正源極偏壓電壓可被適當(dāng)?shù)卣{(diào)整以達(dá)到該裝置想要的位線泄漏容差。[0099]可利用任何合適的技術(shù)、電路、結(jié)構(gòu)、或架構(gòu)來執(zhí)行建立該正源極偏壓電壓。尤其，可使用，例如，在圖4中所述的新編程操作的技術(shù)，可主動(dòng)地或被動(dòng)地產(chǎn)生該正源極偏壓電壓。[0100]取決于特定的驗(yàn)證操作，該驗(yàn)證電壓可代表編程驗(yàn)證電壓、抹除驗(yàn)證電壓、或軟編程驗(yàn)證電壓。該特定的電壓位準(zhǔn)可根據(jù)想要的或預(yù)期的驗(yàn)證電流而變動(dòng)。以下的電壓范圍典型用于實(shí)行在此所述的驗(yàn)證技術(shù)的例示閃存裝置(具有雙位存儲(chǔ)單元的陣列)，:該漏極偏壓電壓介于1.0伏特與1.5伏特之間；而該正源極偏壓電壓則介于0.2伏特與0.4伏特之間。就如上所述對編程操作而言，增加與在現(xiàn)有驗(yàn)證操作期間所使用的漏極偏壓電壓有關(guān)的漏極偏壓電壓亦可能為必要的。亦如上所述對該編程操作而言，該半導(dǎo)體襯底在驗(yàn)證操期間典型地為接地，并且在BLl處建立正源極偏壓電壓減少了自BLl到BL2的位線漏電流。[0101]實(shí)際上，該正源極偏壓電壓可顯著地減少或消除該ImK成分，致使該Ivfy電流可被準(zhǔn)確地處理。換言之，根據(jù)本發(fā)明的例示實(shí)施例的驗(yàn)證操作并未包含現(xiàn)有的驗(yàn)證操作中的內(nèi)在錯(cuò)誤來源。在例示實(shí)施例中，施加正Vs偏壓電位能將漏電流控制至可容許的范圍內(nèi)，例如，一微安培。該閃存系統(tǒng)得到流經(jīng)該目標(biāo)單元的量測電流(再次地，此量測電流包含微小(若有的話)的位線漏電流)、以參考單元產(chǎn)生對應(yīng)的參考電流、以及比較該量測電流與該參考電流，藉以得到比較指示標(biāo)(comparisonindicator)。在理想上,該量測電流將非常地接近實(shí)際的驗(yàn)證電流。基于該比較指示標(biāo)，該閃存系統(tǒng)可繼而決定用于該目標(biāo)單元的給定的Vt是否合適。[0102]參考圖8，在編程驗(yàn)證操作期間，該閃存系統(tǒng)可決定是否該比較指示標(biāo)對應(yīng)于高于或低于該編程驗(yàn)證參考位準(zhǔn)612的VT。同樣地，在抹除驗(yàn)證操作期間，該閃存系統(tǒng)可決定是否該比較指示標(biāo)對應(yīng)于高于或低于該抹除驗(yàn)證參考位準(zhǔn)610的VT。同樣地，在軟編程驗(yàn)證操作期間，該閃存系統(tǒng)可決定是否該比較指示標(biāo)對應(yīng)于高于或低于該軟編程驗(yàn)證參考位準(zhǔn)608的VT。該量測電流與該參考電流的該比較，以及該比較的結(jié)果的處理，可根據(jù)已知方法來執(zhí)行。此種已知態(tài)樣的閃存驗(yàn)證操作在此將不詳細(xì)說明。[0103]雖然已在先前詳細(xì)描述中提出至少一個(gè)例示實(shí)施例，但應(yīng)了解存在有大量的變化。亦應(yīng)了解，在此所述的例示實(shí)施例并非意欲以任何方式限制本發(fā)明的范疇、應(yīng)用性或組構(gòu)。相反地，先前的詳述將提供熟習(xí)該技藝者方便的藍(lán)圖用于實(shí)作所述的實(shí)施例。應(yīng)了解至IJ，在不脫離本發(fā)明的范疇下，可對組件的功能與組構(gòu)作各種改變，其中本發(fā)明的范疇是由所附的申請專利范圍所界定，該申請專利范圍包含了在提出此申請案的當(dāng)時(shí)的已知等效及預(yù)見等效者?！緳?quán)利要求】1.一種非易失性存儲(chǔ)裝置的編程方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:在該陣列中選取目標(biāo)單元用于編程；施加編程電壓至對應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；以及在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，通過響應(yīng)流經(jīng)該第二可選取的位線而被動(dòng)地產(chǎn)生該正源極偏壓電壓而建立正源極偏壓電壓，其中，該正源極偏壓電壓是響應(yīng)該陣列的寫入周期狀態(tài)而被調(diào)整。2.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置的編程方法，其中，被動(dòng)地產(chǎn)生該正源極偏壓電壓包括將電流流經(jīng)耦合于該第二可選取的位線和接地之間的被動(dòng)電阻組件。3.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置的編程方法，其中:該編程臨界電壓是在8伏特到11伏特之間；該漏極偏壓電壓是在3.5伏特到5.0伏特之間；以及該正源極偏壓電壓是在0.3伏特到1.0伏特之間。4.一種非易失性存儲(chǔ)裝置的編程方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:在該陣列中選取目標(biāo)單元用于編程；施加編程電壓至對應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；響應(yīng)該陣列的寫入周期狀態(tài)而調(diào)整正源極偏壓電壓；以及在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，以該正源極偏壓電壓來控制位線漏電流。5.如權(quán)利要求4所述的非易失性存儲(chǔ)裝置的編程方法，進(jìn)一步包括響應(yīng)位線泄漏容差而界定該正源極偏壓電壓。6.如權(quán)利要求4所述的非易失性存儲(chǔ)裝置的編程方法，進(jìn)一步包括響應(yīng)該正源極偏壓電壓而調(diào)整該漏極偏壓電壓。7.—種驗(yàn)證對非易失性存儲(chǔ)裝置所執(zhí)行的操作的方法，該非易失性存儲(chǔ)裝置具有以虛擬接地架構(gòu)排列的單元陣列，每一單元包含對應(yīng)于在該陣列中字符線的閘極、對應(yīng)于在該陣列中位線的可選取的源極/漏極、以及對應(yīng)于在該陣列中位線的可選取的漏極/源極，該方法包括:施加驗(yàn)證電壓至對應(yīng)于目標(biāo)單元的該字符線；施加漏極偏壓電壓至對應(yīng)于該目標(biāo)單元的漏極的第一可選取的位線；在對應(yīng)于該目標(biāo)單元的源極的第二可選取的位線處，以正源極偏壓電壓來控制位線漏電流，其中，該正源極偏壓電壓是響應(yīng)該陣列的寫入周期狀態(tài)而被調(diào)整；處理流經(jīng)該目標(biāo)單元的驗(yàn)證電流。8.如權(quán)利要求7所述的驗(yàn)證對非易失性存儲(chǔ)裝置所執(zhí)行的操作的方法，其中:該漏極偏壓電壓是在1.0伏特到1.5伏特之間；以及該正源極偏壓電壓是在0.2伏特到0.4伏特之間。9.如權(quán)利要求7所述的驗(yàn)證對非易失性存儲(chǔ)裝置所執(zhí)行的操作的方法，其中:每一單元的位線形成于半導(dǎo)體襯底中；以及該方法進(jìn)一步包括將該半導(dǎo)體襯底接地。10.如權(quán)利要求9所述的驗(yàn)證對非易失性存儲(chǔ)裝置所執(zhí)行的操作的方法，其中:每一單元的位線具有N型導(dǎo)電率；該半導(dǎo)體襯底具有P型導(dǎo)電率；以及控制位線漏電流包括在該第二可選取的位線處建立該正源極偏壓電壓以減少從該第二可選取的位線到該第一可選取的位線的位線漏電流?！疚臋n編號】G11C16/34GK103971745SQ201410172165【公開日】2014年8月6日申請日期:2007年4月5日優(yōu)先權(quán)日:2006年4月5日【發(fā)明者】A·梅克爾-馬爾-蒂羅斯安,E·朗尼,M·蘭道夫,M·丁申請人:斯班遜有限公司