專利名稱：閃存及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種閃存單元、閃存裝置及其編程方法，特別是關(guān)于一種可共享字線的閃存單元、閃存裝置及其編程方法。
背景技術(shù)：
在半導(dǎo)體存儲裝置中，閃存(flash memory)是一種易失性存儲器，且屬于可擦除可編程只讀存儲器(Erasable Programmable Read-Only Memory, EPROM)。閃存的優(yōu)點(diǎn)是其可針對整個存儲器區(qū)塊進(jìn)行擦除，且擦除速度快，約需一至兩秒。因此，近年來，閃存已運(yùn)用于各種消費(fèi)性電子產(chǎn)品中，例如數(shù)碼相機(jī)、數(shù)碼攝影機(jī)、移動電話或筆記本電腦等。圖1為現(xiàn)有技術(shù)中一種閃存的結(jié)構(gòu)示意圖，圖2為圖1中存儲單元陣列的結(jié)構(gòu)示意圖，圖3為圖2之閃存單元的電路結(jié)構(gòu)示意圖。參照圖1、圖2及圖3，現(xiàn)有技術(shù)中的閃存包括存儲單元陣列110、位線刷新電路120以及列選通電路130。存儲單元陣列110為一排成多行和多列的閃存單元陣列，其包括多條第一位線、 多條第二位線以及形成陣列的多個存儲節(jié)點(diǎn)，每個存儲節(jié)點(diǎn)包含兩個閃存單元，即圖3中的第一存儲單元Celll與第二存儲單元Cell2，CGl<m>為第m行的第一控制柵，CG2<m>為第m行的第二控制柵，mXm>為第m行的字線，CGl<m>、CG2<m>以及WXm〉為相同行的閃存單元所使用，每一列上的存儲節(jié)點(diǎn)分別與一第一位線與第二位線相連，該第一位線與第二位線分別連接于第一存儲單元Celll與第二存儲單元Cell2的漏極，如圖2所示，以k列為例，BL<k>為第一位線，BL<k+l>為第二位線。當(dāng)需要對第m行第k列的第一存儲單元Celll進(jìn)行編程時，該第一存儲單元 Celll相鄰的位線分別為第一位線BL<k>與第二位線BL<k+l>，首先，將所有位線(BL<1>至 BL<n>)預(yù)充電至一屏蔽電壓Vinh，然后，將所有位線懸浮，除了第二位線BL<k+3> ；接著，將第一位線BL<k>充電至一編程電壓Vp，而第二位線BL<k+l>與第一位線BL<k+2>連接一恒定電流源，以產(chǎn)生一低電壓Vd，此處，Vd < Vinh < Vp，當(dāng)給第二控制柵CG2<m>施加一高電壓，典型值如2-6v，由于第二位線BL<k+l>為低電壓Vd,則第二存儲單元Cell2的柵漏 (⑶)高壓使得第二存儲單元Cell2的漏源(DS)溝道形成，則第二存儲單元Cell2的源極為低電壓，此時字線WXm>施加一定電壓(如l-2v)使兩個閃存單元(Celll與Cell2)間形成溝道(兩個源極之間)，而給第一存儲單元Celll的第一控制柵CGl<m>施加一高壓， 典型值為5-9v，此高壓促使第一存儲單元Celll將從源端送來的電子拉至懸浮柵中，由于第一位線BL<k>的電壓Vp大于第二位線BL<k+l>的電壓Vd，則微電流通過懸浮柵至第二位線BL<k+l>，電子便駐留在第一存儲單元Celll的懸浮柵上，也就實(shí)現(xiàn)了對第一存儲單元 Celll的編程。位線刷新電路120，連接于存儲單元陣列110的每條位線，其包含多個位線刷新NMOS晶體管，每個位線刷新NMOS晶體管的源極分別與每條位線連接，一刷新使能信號 PREBLEN連接至所有位線刷新NMOS晶體管的柵極，每個位線刷新NMOS晶體管的漏極接至屏蔽電壓Vinh
列選通電路130通過各條位線與存儲單元陣列110連接，用于選擇將哪一路數(shù)據(jù)輸出至讀出放大器，在列選通電路130的輸出端還連接有多個讀出放大器。然而，上述閃存結(jié)構(gòu)卻存在如下缺點(diǎn)由于存在結(jié)的泄漏，屏蔽電壓Vinh可能會降低，這往往會干擾到未被選擇編程的單元。綜上所述，可知先前技術(shù)的閃存結(jié)構(gòu)由于結(jié)的泄漏可能降低屏蔽電壓導(dǎo)致干擾未被選擇編程的存儲單元，因此，實(shí)有必要提出改進(jìn)的技術(shù)手段，來解決此一問題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)存在的干擾未被選擇編程的存儲單元的問題，本發(fā)明的主要目的在于提供一種閃存及其編程方法，其通過位線刷新電路的電流鏡電路進(jìn)行補(bǔ)償，使得位線上不會有泄漏問題，避免有電流從編程電壓倒灌至調(diào)節(jié)電壓，并通過調(diào)節(jié)電壓驅(qū)動字線，進(jìn)而進(jìn)一步提高閃存的讀取速度。為達(dá)上述及其它目的，本發(fā)明一種閃存，至少包含排成多行和多列的存儲單元陣列，該存儲單元陣列具有多條第一位線、多條第二位線以及形成陣列的多個閃存單元，每列閃存單元分別與一第一位線與第二位線相連；位線刷新電路，用于在編程期間對位線上的電壓進(jìn)行刷新，包含多個電流鏡電路， 其中每個電流鏡電路連接于一調(diào)節(jié)電壓與該存儲單元陣列之一位線之間，該電流鏡電路使得與其連接的位線上的編程電壓不會倒灌至該調(diào)節(jié)電壓；以及列選通電路，其通過各條位線與該存儲單元陣列連接，用于選擇將哪一路數(shù)據(jù)輸
出ο進(jìn)一步地，每個電流鏡電路至少包括柵極相連的第一 PMOS晶體管與第二 PMOS晶體管以及漏柵短接的第一 NMOS晶體管，其中，該第一 PMOS晶體管與該第二 PMOS晶體管源極接至該調(diào)節(jié)電壓，該第一 PMOS晶體管柵漏短接后通過一電流源接地，第一 NMOS晶體管柵漏短接后接至該第二 PMOS晶體管漏極，該第一 NMOS晶體管接至該存儲單元陣列之一位線。進(jìn)一步地，該調(diào)節(jié)電壓由調(diào)節(jié)電路提供，該調(diào)解電路至少包括比較器，第三PMOS 晶體管、第四PMOS晶體管、第五PMOS晶體管、第六PMOS晶體管以及第二NMOS晶體管，其中， 該比較器負(fù)輸入端接一參考電壓，輸出端與該第三PMOS晶體管柵極相連，第三PMOS晶體管源極接電源電壓，漏極輸出該調(diào)節(jié)電壓，并且該第三PMOS晶體管漏極分別接至該第四PMOS 晶體管源極與第二 NMOS晶體管漏極，第四PMOS晶體管柵漏短接后連接至該第五PMOS晶體管源極，該第五PMOS晶體管柵極接一非編程使能信號，漏極與該第六PMOS晶體管漏極共同通過相互串聯(lián)的第一電阻與第二電阻接地，第二 NMOS晶體管柵漏短接，源極連接至該第六 PMOS晶體管源極，該第六PMOS晶體管柵極接編程使能信號PR0GEN，并且，該第一電阻與該第二電阻的中間節(jié)點(diǎn)連接至該比較器的正輸入端。進(jìn)一步地，該調(diào)節(jié)電壓還連接至該存儲單元陣列的每條字線。為達(dá)上述及其它目的，本發(fā)明還提供一種閃存的編程方法，該方法至少包含如下步驟將所有位線預(yù)充電至一調(diào)節(jié)電壓；將連接所編程單元的第一位線充電至一編程電壓，并將該編程單元所在列的第二位線及該編程單元后列的第一位線均連接一恒定電流源，以獲得一恒定的低電壓。
4
進(jìn)一步地，該調(diào)節(jié)電壓約為參考電壓的兩倍。與現(xiàn)有技術(shù)相比，本發(fā)明通過采用連接至調(diào)節(jié)電壓的電流鏡電路對位線上的電壓進(jìn)行刷新，避免了位線上存在結(jié)的泄漏問題，且由于本發(fā)明與位線相連的電流鏡電路的 NMOS晶體管柵漏短接，則不會有電流從編程電壓倒灌至調(diào)節(jié)電壓，因此編程更為準(zhǔn)確，并且，本發(fā)明還通過調(diào)節(jié)電壓驅(qū)動字線，達(dá)到進(jìn)一步提高閃存的讀取速度的目的。


圖1為現(xiàn)有技術(shù)中一種閃存的結(jié)構(gòu)示意圖；圖2為圖1中存儲單元陣列的結(jié)構(gòu)示意圖；圖3為圖2之閃存單元的電路結(jié)構(gòu)示意圖；圖4為本發(fā)明一種閃存較佳實(shí)施例的結(jié)構(gòu)示意圖；圖5為本發(fā)明一種閃存的編程方法的方法流程圖。
具體實(shí)施例方式以下通過特定的具體實(shí)例并結(jié)合

本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。圖4為本發(fā)明較佳實(shí)施例的一種閃存結(jié)構(gòu)示意圖。如圖4所示，本發(fā)明一種閃存包括存儲單元陣列410、位線刷新電路420以及列選通電路430。存儲單元陣列410與現(xiàn)有技術(shù)類似，其為一排成多行和多列的閃存單元陣列，包括多條第一位線、多條第二位線以及形成陣列的多個存儲節(jié)點(diǎn)，每個存儲節(jié)點(diǎn)包含兩個閃存單元，即圖3中的第一存儲單元Celll與第二存儲單元Cell2，每一列上的存儲節(jié)點(diǎn)分別與一第一位線與第二位線相連，該第一位線與第二位線分別連接于第一存儲單元Celll與第二存儲單元Cell2的漏極，如圖2所示，以k列為例，BL<k>為第一位線，BL<k+l>為第二位線。位線刷新電路420，連接于存儲單元陣列410的每條位線，其包含多個電流鏡電路，每個電流鏡電路至少包括柵極相連的PMOS晶體管Pl與P2以及漏柵短接的NMOS晶體管Ni，其中，PMOS晶體管P1、P2源極接至一調(diào)節(jié)電壓VREG，PMOS晶體管Pl柵漏短接，NMOS 晶體管W柵漏短接后接至PMOS晶體管P2漏極，每個電流鏡電路的NMOS晶體管m源極接至存儲單元陣列410的一條位線，由于NMOS晶體管m柵漏短接，因此不會有電流從電壓 Vp (請同時參考圖2、倒灌至調(diào)節(jié)電壓VREG。列選通電路430，其通過各條位線與存儲單元陣列410連接，用于選擇將哪一路數(shù)據(jù)輸出至讀出放大器，在列選通電路430的輸出端還連接有多個讀出放大器，由于此部分為常規(guī)電路設(shè)計(jì)，在此不予詳述。在本發(fā)明較佳實(shí)施例中，調(diào)節(jié)電壓VREG是由調(diào)節(jié)電路440提供的，更具體地說， 調(diào)節(jié)電路440至少包括比較器10、PMOS晶體管P3-P6、NMOS晶體管N2以及電阻Rl與R2， 其中，比較器10負(fù)輸入端接一參考電壓VREF，輸出端與PMOS晶體管P3柵極相連，PMOS晶體管P3源極接供電電壓VDD，漏極輸出調(diào)節(jié)電壓VREG，該調(diào)節(jié)電壓VREG還為存儲單元陣列410的每條字線提供電壓，同時，PMOS晶體管P3漏極連接至PMOS晶體管P4的源極與NMOS 晶體管N2的漏極，PMOS晶體管P4柵漏短接后連接至PMOS晶體管P5的源極，PMOS晶體管 P5柵極接非編程使能信號PR0GEN_B，漏極與PMOS晶體管P6的漏極共同通過相互串聯(lián)的電阻R1、R2接地，NMOS晶體管N2柵漏短接，源極連接至PMOS晶體管P6的源極，PMOS晶體管 P6柵極接編程使能信號PR0GEN，同時，電阻Rl與R2的中間節(jié)點(diǎn)連接至比較器10的正輸入端。圖5為本發(fā)明閃存編程方法的步驟流程圖。如圖5所示，本發(fā)明一種閃存的編程方法，包括如下步驟將所有位線預(yù)充電至調(diào)節(jié)電壓VREG，調(diào)節(jié)電壓VREG由調(diào)節(jié)電路440產(chǎn)生，根據(jù)調(diào)節(jié)電路440可以得到，在編程時，調(diào)節(jié)電壓VREF約為2*VREF+VTHN，其中VTHN為NMOS晶體管N2的閾值電壓；將連接所編程單元的第一位線充電至一編程電壓Vp，并將該編程單元所在列的第二位線及該編程單元后列的第一位線均連接一恒定電流源，以獲得一恒定的低電壓Vd。在本發(fā)明較佳實(shí)施例中，由于位線刷新電路420的電流鏡電路會進(jìn)行補(bǔ)償，因此， 位線上不會有泄漏問題，且由于與位線相連的電流鏡電路的NMOS晶體管m柵漏短接，不會有電流從電壓Vp倒灌至調(diào)節(jié)電壓VREG。同時，在非編程模式下，即非編程使能信號PR0GEN_B為高，此時調(diào)節(jié)電壓VREG = 2*VREF+VTHP，其中VTHP為PMOS晶體管P4的閾值電壓，此時調(diào)節(jié)電壓VREG驅(qū)動字線驅(qū)動的PMOS晶體管，進(jìn)而進(jìn)一步提高閃存的讀取速度。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾與改變。因此， 本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種閃存，至少包括排成多行和多列的存儲單元陣列，該存儲單元陣列具有多條第一位線、多條第二位線以及形成陣列的多個閃存單元，每列閃存單元分別與一第一位線與第二位線相連；位線刷新電路，用于在編程期間對位線上的電壓進(jìn)行刷新，其包含多個電流鏡電路，其中每個電流鏡電路連接于一調(diào)節(jié)電壓與該存儲單元陣列之一位線之間，該電流鏡電路使得與其連接的位線上的編程電壓不會倒灌至該調(diào)節(jié)電壓；以及列選通電路，其通過各條位線與該存儲單元陣列連接，用于選擇將哪一路數(shù)據(jù)輸出。
2.如權(quán)利要求1所述的一種閃存，其特征在于每個電流鏡電路至少包括柵極相連的第一 PMOS晶體管與第二 PMOS晶體管以及漏柵短接的第一 NMOS晶體管，其中，該第一 PMOS 晶體管與該第二 PMOS晶體管源極接至該調(diào)節(jié)電壓，該第一 PMOS晶體管柵漏短接后通過一電流源接地，第一 NMOS晶體管柵漏短接后接至該第二 PMOS晶體管漏極，該第一 NMOS晶體管接至該存儲單元陣列之一位線。
3.如權(quán)利要求2所述的一種閃存，其特征在于該調(diào)節(jié)電壓由調(diào)節(jié)電路提供，該調(diào)解電路至少包括比較器，第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第六PMOS晶體管以及第二 NMOS晶體管，其中，該比較器負(fù)輸入端接一參考電壓，輸出端與該第三PMOS晶體管柵極相連，第三PMOS晶體管源極接電源電壓，漏極輸出該調(diào)節(jié)電壓，并且該第三PMOS 晶體管漏極分別接至該第四PMOS晶體管源極與第二 NMOS晶體管漏極，第四PMOS晶體管柵漏短接后連接至該第五PMOS晶體管源極，該第五PMOS晶體管柵極接一非編程使能信號，漏極與該第六PMOS晶體管漏極共同通過相互串聯(lián)的第一電阻與第二電阻接地，第二 NMOS晶體管柵漏短接，源極連接至該第六PMOS晶體管源極，該第六PMOS晶體管柵極接編程使能信號PR0GEN，并且，該第一電阻與該第二電阻的中間節(jié)點(diǎn)連接至該比較器的正輸入端。
4.如權(quán)利要求3所述的一種閃存，其特征在于該調(diào)節(jié)電壓還連接至該存儲單元陣列的每條字線。
5.一種如權(quán)利要求1之閃存的編程方法，包括如下步驟將所有位線預(yù)充電至一調(diào)節(jié)電壓；將連接所編程單元的第一位線充電至一編程電壓，并將該編程單元所在列的第二位線及該編程單元后列的第一位線均連接一恒定電流源，以獲得一恒定的低電壓。
6.如權(quán)利要求5所述的一種閃存的編程方法，其特征在于，該調(diào)節(jié)電壓約為參考電壓的兩倍。
全文摘要
本發(fā)明公開一種閃存及其編程方法，本發(fā)明閃存至少包含排成多行和多列的存儲單元陣列、位線刷新電路及列選通電路，本發(fā)明通過采用連接至調(diào)節(jié)電壓的電流鏡電路作為位線刷新電路對位線上的電壓進(jìn)行刷新，使得位線上不會存在結(jié)的泄漏問題，且由于本發(fā)明與位線相連的電流鏡電路的NMOS晶體管柵漏短接，則不會有電流從編程電壓倒灌至調(diào)節(jié)電壓，因此編程更為準(zhǔn)確，另外，本發(fā)明還通過調(diào)節(jié)電壓驅(qū)動字線，可達(dá)到進(jìn)一步提高閃存的讀取速度的目的。
文檔編號G11C16/06GK102184745SQ20111006175
公開日2011年9月14日 申請日期2011年3月15日 優(yōu)先權(quán)日2011年3月15日
發(fā)明者楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司