Nand閃存器件的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種NAND閃存器件的形成方法。
【背景技術(shù)】
[0002] 非易失性半導(dǎo)體存儲器當中，包括電可擦除可編程只讀存儲器巧EPROM) W及電 可編程只讀存儲器巧PROM)。EEPROM包括FLA甜EEPR0M。一種流行的FLA甜EEPROM架構(gòu) 利用NAND陣列，NAND陣列具有大量的存儲器單元串，存儲器單元通過在各位線與共用源極 線之間的一個或多個選擇晶體管連接，即通常所稱的NAND閃存器件。
[000引 NAND閃存器件的標準物理結(jié)構(gòu)稱為存儲單元化it)。NAND閃存器件中，不同MOS晶 體管的柵極（gate)和導(dǎo)電溝道間由柵極絕緣層隔開。絕緣層一般為氧化層（gate oxide), NAND閃存器件在控制柵（control gate, CG)與導(dǎo)電溝道間還多了一層物質(zhì)，稱之為浮柵 (floating gate,FG)。由于浮柵的存在，使NAND閃存器件可W完成信息的讀、寫、擦除。即 便在沒有電源供給的情況下，浮柵的存在可W保持存儲數(shù)據(jù)的完整性。
[0004] 圖1至圖4示出了現(xiàn)有NAND閃存器件的形成方法。
[0005] 請參考圖1，提供半導(dǎo)體襯底（未示出），所述半導(dǎo)體襯底包括核必器件區(qū)和外圍 電路區(qū)。圖1中W虛線（未標注）隔開核必器件區(qū)和外圍電路區(qū)上方的區(qū)域，位于虛線左邊 的區(qū)域為核必器件區(qū)上方的區(qū)域，位于虛線右邊的區(qū)域為外圍電路區(qū)上方的區(qū)域，圖2至 圖4沿用此操作，在此一并說明。
[0006] 請繼續(xù)參考圖1，在所述半導(dǎo)體襯底的核必器件區(qū)上形成第一柵極結(jié)構(gòu)，所述第一 柵極結(jié)構(gòu)包括第一柵介質(zhì)層（未示出）和第一柵極111。在所述半導(dǎo)體襯底的外圍電路區(qū) 上形成第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層（未示出）、第二柵極121和第 二柵極131。第一柵極111兩側(cè)具有第一介質(zhì)層IOla,而第二柵極121和第二柵極131之 間具有第二介質(zhì)層102a。第一柵極結(jié)構(gòu)上還具有第一硬掩膜層112,第二柵極結(jié)構(gòu)上具有 第二硬掩膜層122和第二硬掩膜層132,第二硬掩膜層122位于第二柵極121上，第二硬掩 膜層132位于第二柵極131上。
[0007] 請參考圖2,去除第一硬掩膜層112、第二硬掩膜層122和第二硬掩膜層132。在此 過程中，第一介質(zhì)層IOla和第二介質(zhì)層102a會受到損傷，并且被部分刻蝕，因此第一介質(zhì) 層IOla和第二介質(zhì)層102a的厚度通常會減小一部分。
[0008] 請參考圖3,形成光刻膠覆蓋第一介質(zhì)層IOla和第二介質(zhì)層102a，并且進行曝光 顯影工藝去除第一介質(zhì)層IOla上的光刻膠，直至形成圖案化的光刻膠層103覆蓋第二介質(zhì) 層102a，并且光刻膠層103暴露第一介質(zhì)層101曰。
[0009] 請參考圖4, W圖案化的光刻膠層103為掩膜，刻蝕第一介質(zhì)層IOla,形成溝槽 104。在刻蝕第一介質(zhì)層IOla的過程中，光刻膠層103也被不斷消耗，直至光刻膠層103被 完全去除，并且所述刻蝕工藝還會對第二介質(zhì)層102a造成一定的刻蝕作用，導(dǎo)致最終剩余 的第二介質(zhì)層10化減小至高度Tl。
[0010] 形成溝槽104后，后續(xù)還包括形成ONO層覆蓋第一柵極111，然后在ONO層上形成 控制柵等步驟?，F(xiàn)有方法形成的NAND閃存器件性能不佳。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明解決的問題是提供一種NAND閃存器件的形成方法，W提高NAND閃存器件 的性能。
[0012] 為解決上述問題，本發(fā)明提供一種NAND閃存器件的形成方法，包括：
[0013] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有核必器件區(qū)和位于所述核必器件區(qū)邊緣的 外圍電路區(qū)；
[0014] 在所述核必器件區(qū)上形成多個分立的第一柵極結(jié)構(gòu)和位于所述第一柵極結(jié)構(gòu)上 的第一硬掩膜層，所述第一柵極結(jié)構(gòu)包括第一柵極和第一柵介質(zhì)層；
[0015] 在所述第一柵極結(jié)構(gòu)兩側(cè)形成第一介質(zhì)層；
[0016] 刻蝕所述第一介質(zhì)層，直至形成暴露所述第一柵極側(cè)壁的溝槽；
[0017] 對所述溝槽的側(cè)壁進行沖刷工藝；
[0018] 在進行所述沖刷工藝之后，去除所述第一硬掩膜層。
[0019] 可選的，所述沖刷工藝采用的氣體包括〇2,〇2的流量范圍為SOsccm~300sccm，所 述沖刷工藝采用的時間范圍為IOs~60s。
[0020] 可選的，所述沖刷工藝采用的氣體包括成，成的流量范圍為SOsccm~SOOsccm,所 述沖刷工藝采用的時間范圍為30s~100s。
[0021] 可選的，所述沖刷工藝采用的溫度范圍為35°C~6(TC。
[0022] 可選的，所述第一柵極為浮柵，在去除所述第一硬掩膜層之后，所述形成方法還包 括在所述第一柵極的側(cè)壁和頂部形成ONO層的步驟。
[0023] 可選的，在去除所述第一硬掩膜層之后，且在形成所述ONO層之前，還包括對所述 溝槽進行清洗的步驟。
[0024] 可選的，采用干法刻蝕工藝刻蝕所述第一介質(zhì)層，所述干法刻蝕工藝采用的氣 體包括Cap's、Ar和〇2,Cap's的流量范圍為IOsccm~20sccm，Ar的流量范圍為400sccm~ 1000 sccm, 〇2 的流量范圍為 Ssccm ~2〇sccm。
[00巧]可選的，采用濕法刻蝕工藝刻蝕所述第一介質(zhì)層，所述濕法刻蝕工藝采用的溶液 包括稀氨氣酸，所述氨氣酸的質(zhì)量濃度為0. 1%~50%，所述稀氨氣酸的溫度范圍為OC~ 90 〇C。
[0026] 可選的，在形成所述溝槽之后，且在進行所述沖刷工藝之前，還包括對所述溝槽進 行清洗的步驟。
[0027] 可選的，所述形成方法，在所述核必器件區(qū)上形成所述第一柵極結(jié)構(gòu)和所述第一 硬掩膜層時，在所述外圍電路區(qū)上形成至少兩個第二柵極結(jié)構(gòu)和位于所述第二柵極結(jié)構(gòu)上 的第二硬掩膜層；在所述第一柵極結(jié)構(gòu)兩側(cè)形成第一介質(zhì)層時，在相鄰所述第二柵極結(jié)構(gòu) 之間形成第二介質(zhì)層；在刻蝕所述第一介質(zhì)層之前，形成保護層覆蓋所述第二介質(zhì)層和所 述第二硬掩膜層。
[0028] 可選的，在形成所述第一介質(zhì)層和所述第二介質(zhì)層之后，且在形成所述保護層之 前，還包括對所述第一介質(zhì)層和所述第二介質(zhì)層進行平坦化的步驟。
[0029] 可選的，所述第一硬掩膜層的材料為氮化娃層，采用熱磯酸去除所述第一硬掩膜 層。
[0030] 可選的，所述保護層的材料為光刻膠。
[0031] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有W下優(yōu)點：
[0032] 本發(fā)明的技術(shù)方案中，在形成位于第一柵極結(jié)構(gòu)兩側(cè)的溝槽之后，進行沖刷工藝， 所述沖刷工藝能夠修復(fù)第一柵極側(cè)壁在所述溝槽形成過程中受到的損傷，更重要的是，此 沖刷工藝能夠在第一柵極側(cè)壁形成保護層，所述保護層能夠避免后續(xù)制程在用熱磯酸去除 第一硬掩膜層的過程中對溝槽的側(cè)壁的損壞，從而保證后續(xù)ONO層良好的覆蓋在所述第一 柵極表面上，提高NAND閃存器件的性能。
[0033] 進一步，選擇在第二硬掩膜層去除之前形成保護層覆蓋第二介質(zhì)層和第二硬掩膜 層，然后W保護層為掩膜形成溝槽。由于第二硬掩膜層未被去除，第二介質(zhì)層與第二硬掩膜 層的高度差異較大，而形成的保護層具有一定的填平作用，因此保護層覆蓋所述第二介質(zhì) 層部分的厚度增加，因此保護層能夠更好地保護第二介質(zhì)層。并且第二硬掩膜層的存在也 更好地保護第二介質(zhì)層。最終使所述溝槽形成后，第二介質(zhì)層的厚度基本保持不變，相比于 現(xiàn)有方法而目，提局了等效氧化層厚度。
【附圖說明】
[0034] 圖1至圖4是現(xiàn)有NAND閃存器件的形成方法各步驟對應(yīng)的剖面結(jié)構(gòu)示意圖；
[0035] 圖5至圖9是本發(fā)明實施例所提供的NAND閃存器件的形成方法各步驟對應(yīng)的剖 面結(jié)構(gòu)示意圖。
【具體實施方式】
[0036] 正如【背景技術(shù)】所述，現(xiàn)有方法形成的NAND閃存器件性能不佳，其原因如下：
[0037] 當W圖1至圖4所示方法形成NAND閃存器件之后，通過透射電子顯微鏡照片發(fā) 現(xiàn)，NAND閃存器件中第一柵極111的側(cè)壁不平坦，進一步分析發(fā)現(xiàn)，在形成溝槽104之后， 柵極111存在明顯損傷；原來在形成溝槽104的過程