一種非揮發(fā)存儲器的高可靠性讀取電路的制作方法
【專利摘要】一種非揮發(fā)存儲器的高可靠性讀取電路，該電路由一個負(fù)載電路、一個NMOS鉗位晶體管、一個電荷轉(zhuǎn)移電壓放大器和一個動態(tài)鎖存電壓比較器組成；NMOS鉗位晶體管的源極經(jīng)位線選擇開關(guān)MUX連接待讀取的非揮發(fā)存儲器數(shù)據(jù)單元與參考單元陣列，NMOS鉗位晶體管的柵極由VG_clamp信號進(jìn)行控制，其漏極同時連接負(fù)載電路與電荷轉(zhuǎn)移電壓放大器的輸入端，負(fù)載電路的另一端接供電電壓源Vdd，電荷轉(zhuǎn)移電壓放大器的輸出端接動態(tài)鎖存電壓比較器的輸入端，最終動態(tài)鎖存電壓比較器的輸出端輸出讀取的二進(jìn)制數(shù)據(jù)信號。本發(fā)明能夠極大地減小制造工藝參數(shù)波動對讀取性能的影響，特別適用于深亞微米大規(guī)模非揮發(fā)存儲器。
【專利說明】—種非揮發(fā)存儲器的高可靠性讀取電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種非揮發(fā)存儲器的高可靠性讀取電路，解決非揮發(fā)存儲器在深亞微米工藝下由于工藝參數(shù)波動所帶來的讀取可靠性問題，屬于非揮發(fā)性存儲器【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]近年來新型非揮發(fā)存儲器技術(shù)，如自旋轉(zhuǎn)移矩磁性隨機(jī)存儲器(Spin TransferTorque Magnetic Random Access Memory, STT-MRAM),阻變式隨機(jī)存儲器(ResistiveRandom Access Memory, RRAM),憶阻器(Memristor)與相變隨機(jī)存儲器(Phase ChangeRandom Access Memory, PCRAM)等不斷發(fā)展,其已變得越來越成熟，并已經(jīng)逐步開始用于實工業(yè)設(shè)計與生產(chǎn)。這些新型非揮發(fā)存儲器技術(shù)結(jié)合了靜態(tài)隨機(jī)存儲器(Static RandomAccess Memory, SRAM)的高速度、動態(tài)隨機(jī)存儲器(Dynamic Random Access Memory, DRAM)的高密度，同時具備掉電非揮發(fā)性，超低功耗、超長數(shù)據(jù)保存時間及超高壽命等優(yōu)良特性，已經(jīng)被證明在下一代通用存儲器層次結(jié)構(gòu)設(shè)計中具有很大的潛力。這些非揮發(fā)存儲器技術(shù)的基本存儲原理是通過改變其組成材料的晶體狀態(tài)，如RRAM，PCRAM與Memristor，或改變其組成結(jié)構(gòu)的配置狀態(tài)，如STT-MRAM，來改變其電阻狀態(tài)，使其電阻可以在高電阻態(tài)Rh和低電阻態(tài)&之間進(jìn)行切換，從而利用這種性質(zhì)儲存數(shù)據(jù)信息，如Rh對應(yīng)數(shù)據(jù)比特“ I ”，&對應(yīng)數(shù)據(jù)比特“0”，或者反之亦可。因此其可以簡單地看作一個具有高電阻態(tài)Rh和低電阻態(tài)&的可變電阻Rx。典型的非揮發(fā)存儲單元由數(shù)據(jù)存儲部分(即可變電阻Rx)與訪問控制部分(NM0S晶體管)組成，稱為IRlT結(jié)構(gòu)，如附圖1所示，其中NMOS晶體管柵極接字線(Word-Line,WL),漏極經(jīng)由&后接位線 BL (Bit-Line),源極接源極線 SL (Source-Line),源極線一般接地。通過控制字線和位線的電壓即可控制NMOS晶體管的開閉，從而控制非揮發(fā)存儲單元的選擇與否，更具體地，當(dāng)字線與位線同時為高電平時，NMOS晶體管處于導(dǎo)通狀態(tài)，存儲單元可訪問，可對其進(jìn)行讀寫操作，而當(dāng)字線或位線為低電平時，NMOS晶體管處于非導(dǎo)通狀態(tài)，存儲單元不可訪問。一個非揮發(fā)存儲器一般包括兩種存儲單元，即數(shù)據(jù)單元與參考單元，數(shù)據(jù)單元的電阻狀態(tài)可變，即Rx = Rdata = &或RH，用于實際數(shù)據(jù)存儲，而參考單元的電阻狀態(tài)固定且已知，一般置為Rx = Rref = (?+?)/2，用于讀取數(shù)據(jù)單元存儲的數(shù)據(jù)時提供參考。讀取數(shù)據(jù)時，通過同時給數(shù)據(jù)單元與參考單元施加相同的外加電壓(或電流)來檢測其相應(yīng)的電流(或電壓)，然后進(jìn)行對比，即可判斷出數(shù)據(jù)單元的電阻狀態(tài)，從而判斷出其存儲的數(shù)據(jù)信息，如附圖2所示。
[0003]目前隨著制造工藝縮減到深亞微米尺寸(如28納米)，非揮發(fā)存儲器的大規(guī)模生產(chǎn)與普及面臨著嚴(yán)重的讀取可靠性問題:(1)由于材料與制造工藝的限制，常溫下能得到的電阻比率Rh/Rl值相對比較小(如，STT-MRAM可以得到的Rh/Rl值約為80%_250%)，嚴(yán)重影響讀取判決裕量(定義為讀取時，數(shù)據(jù)單元與參考單元之間的電壓(或電流)差值的絕對值);
(2)制造工藝尺寸的縮減，帶來嚴(yán)重的工藝參數(shù)波動，從而引起嚴(yán)重的器件失配(包括存儲單元之間的器件失配以及外圍電路的器件失配，如讀取電路的輸入失配(Input Offset)等)，嚴(yán)重影響讀取可靠性性能，當(dāng)讀取判決裕量不能克服讀取電路的輸入失配時，則可能發(fā)生讀取錯誤；(3)為了增大讀取判決裕量，提高讀取可靠性，可以增大外加讀取電壓(或電流)，但是外加電壓(或電流)過大會造成存儲材料疲勞或存儲結(jié)構(gòu)擊穿，從而降低存儲單元的使用壽命。因此，需要設(shè)計一種新型的讀取電路與方法來解決非揮發(fā)存儲器在深亞微米工藝下由于工藝參數(shù)波動所帶來的讀取可靠性問題。

【發(fā)明內(nèi)容】

[0004]一、發(fā)明目的:
[0005]針對上述背景中提到的非揮發(fā)存儲器技術(shù)所面臨的讀取可靠性問題，本發(fā)明提供了一種非揮發(fā)存儲器的高可靠性讀取電路。它克服了現(xiàn)有技術(shù)的不足，解決了非揮發(fā)存儲器在深亞微米工藝下由于工藝參數(shù)波動所帶來的讀取可靠性問題。
[0006]二、技術(shù)方案:
[0007]本發(fā)明的技術(shù)方案是，一種非揮發(fā)存儲器的高可靠性讀取電路，如圖3所示，其特征是該電路由一個負(fù)載電路(RlMd)，一個NMOS鉗位晶體管，一個電荷轉(zhuǎn)移電壓放大器(Charge Transfer Voltage Amplifier,CTVA)和一個動態(tài)鎖存電壓比較器(Dynamic LatchVoltage Comparator, DLVC)組成；它們之間的位置連接關(guān)系及信號走向是:NM0S鉗位晶體管的源極經(jīng)位線選擇開關(guān)(MUX)連接待讀取的非揮發(fā)存儲器數(shù)據(jù)單元與參考單元陣列，NMOS鉗位晶體管的柵極由Ve cdamp信號進(jìn)行控制，其漏極同時連接負(fù)載電路與電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，負(fù)載電路的另一端接供電電壓源Vdd，電荷轉(zhuǎn)移電壓放大器CTVA的輸出端接動態(tài)鎖存電壓比較器DLVC的輸入端，最終動態(tài)鎖存電壓比較器DLVC的輸出端輸出讀取的二進(jìn)制數(shù)據(jù)信號。執(zhí)行讀取操作時，會有電流從Vdd，經(jīng)負(fù)載電路，NMOS鉗位晶體管，位線選擇開關(guān)，非揮發(fā)存儲器數(shù)據(jù)單元或參考單元，最終流向地電位。由于數(shù)據(jù)單元與參考單元的電阻不同，因此當(dāng)位線選擇開關(guān)分別選擇數(shù)據(jù)單元與參考單元時，會產(chǎn)生不同的電流，分別記為Idata與IMf，從而在相同負(fù)載電路的作用下，會在負(fù)載電路與NMOS鉗位晶體管之間產(chǎn)生不同的電壓，分別記為Vdata與VMf，Vdata與Vref先后進(jìn)入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，在電荷轉(zhuǎn)移電壓放大器CTVA內(nèi)產(chǎn)生差值電壓(Vref-Vdata)，然后在電荷轉(zhuǎn)移電壓放大器CTVA的作用下，對其進(jìn)行放大，得到AX (Vref-Vdata)，這里A為正值，表示電荷轉(zhuǎn)移電壓放大器CTVA的電壓放大倍數(shù);最終AX (Vref-Vdata)接到動態(tài)鎖存電壓比較器DLVC的輸入端，經(jīng)其比較AX (Vref-Vdata)的正負(fù)符號后，輸出最終的二進(jìn)制數(shù)據(jù)信號。
[0008]所述的負(fù)載電路Rltjad由晶體管構(gòu)成，其內(nèi)部【具體實施方式】不作限定。其提供數(shù)據(jù)單元與參考單元讀取電流Idata與Iref到電壓Vdata與VMf的轉(zhuǎn)換，并接入到電荷轉(zhuǎn)移電壓放大器CTVA的輸入端。
[0009]所述的NMOS鉗位晶體管，柵極接控制信號Ve elamp，源極接位線選擇開關(guān)，漏極接負(fù)載電路與電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，其用于控制位線電壓，防止電壓過大，造成數(shù)據(jù)單元與參考單元的損害(材料疲勞或擊穿)。
[0010]所述的電荷轉(zhuǎn)移電壓放大器CTVA，其輸入端接負(fù)載電路與NMOS鉗位晶體管的漏極，輸出端接動態(tài)鎖存電壓比較器DLVC的輸入端，提供對數(shù)據(jù)單元與參考單元的電壓差值(Vref-Vdata)進(jìn)行放大，其內(nèi)部【具體實施方式】不作限定。
[0011]所述的動態(tài)鎖存電壓比較器DLVC為一個鎖存結(jié)構(gòu)的電壓放大與比較器，它的輸入端接電荷轉(zhuǎn)移電壓放大器CTVA的輸出端，提供對放大后的數(shù)據(jù)單元與參考單元的電壓差值符號進(jìn)行比較，并輸出最終的二進(jìn)制數(shù)據(jù)信號“O”或者“1”，其內(nèi)部【具體實施方式】不作限定。
[0012]其中，該負(fù)載電路Rltjad也可以是由電阻器件構(gòu)成。
[0013]所述的高可靠性讀取電路的讀取過程主要由四個階段組成，即(I)初始化電荷轉(zhuǎn)移電壓放大器CTVA與動態(tài)鎖存電壓比較器DLVC，此時電荷轉(zhuǎn)移電壓放大器CTVA的輸入端與輸出端，以及動態(tài)鎖存電壓比較器DLVC的兩個輸入端都同時接預(yù)充電電壓Vlff ; (2)檢測數(shù)據(jù)單兀的電流Idata,經(jīng)負(fù)載電路Rltjad轉(zhuǎn)換成電壓Vdata = Idata^ Rload后，接入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，與預(yù)充電電壓進(jìn)行對比，得到差值(Vdata-V1J，并臨時存儲在電荷轉(zhuǎn)移電壓放大器CTVA輸入電容Cin中；(3)檢測參考單元的電流IMf，經(jīng)負(fù)載電路Rltjad轉(zhuǎn)換成電壓= IrefXRload,接入CTVA的輸入端，經(jīng)由輸入電容Cin與Vdata對比，得到差值(Vref-Vdata)，并對其進(jìn)行放大，得到AX (Vref-Vdata)，這里A為正值，表示電荷轉(zhuǎn)移電壓放大器CTVA的電壓放大倍數(shù)；(4) AX (Vref-Vdata)+Vpr與Vltt同時接到動態(tài)鎖存電壓比較器DLVC的兩個輸入端，由動態(tài)鎖存電壓比較器DLVC對其進(jìn)行比較，并輸出最終的二進(jìn)制數(shù)據(jù)信號。因此最終動態(tài)鎖存電壓比較器DLVC的輸出結(jié)果取決于(Vref-Vdata)的正負(fù)符號。
[0014]所述的讀取電路的特點是:(1)讀取數(shù)據(jù)單元與參考單元采用的是相同的電流支路，相同的負(fù)載電路，從而極大地減小了由工藝參數(shù)波動帶來的器件失配對Vdata與Vref的影響；(2) NMOS鉗位晶體管限制了數(shù)據(jù)單元與參考單元的位線電壓，防止過大電壓造成存儲單元的損壞；(3)電荷轉(zhuǎn)移電壓放大器CTVA的源極跟隨電壓放大特性，消除了電荷轉(zhuǎn)移電壓放大器CTVA本身的器件失配對電壓放大的影響；(4)動態(tài)鎖存電壓比較器DLVC的輸出完全取決于Vdata與vMf差值的符號，其讀取判決裕量等于|AX (vMf-vdata) I，極大地抑制了DLVC的輸入失配。
[0015]三、優(yōu)點及功效:
[0016]本發(fā)明提供一種非揮發(fā)存儲器的高可靠性讀取電路，能夠極大地減小制造工藝參數(shù)波動對讀取性能的影響，特別適用于深亞微米大規(guī)模非揮發(fā)存儲器。
【專利附圖】

【附圖說明】
[0017]圖1為非揮發(fā)存儲器IRlT存儲單元結(jié)構(gòu)示意圖。
[0018]圖2為非揮發(fā)存儲器傳統(tǒng)讀取電路示意圖。
[0019]圖3為本發(fā)明提出的一種非揮發(fā)存儲器的高可靠性讀取電路示意框圖。
[0020]圖4為本發(fā)明提出的一種非揮發(fā)存儲器的高可靠性讀取電路的具體實施例示意圖。
[0021]圖1到圖4中的參數(shù)定義為:
[0022]BL:表示位線，為Bit-Line的簡稱；
[0023]WL:表示字線，為Word-Line的簡稱；
[0024]SL:表示源極線，為Source-Line的簡稱；
[0025]NMOS:表不N型金屬氧化物半導(dǎo)體，為N-Mental-Oxide-Semiconductor的簡稱；
[0026]Rx:表示存儲單元數(shù)據(jù)存儲部分，表示為一個可變電阻；
[0027]Rh:表示存儲單元數(shù)據(jù)存儲部分處于高電阻態(tài)是的電阻值；
[0028]Rl:表示存儲單元數(shù)據(jù)存儲部分處于低電阻態(tài)是的電阻值；[0029]Rdata:表示數(shù)據(jù)單元的電阻，可以為Rh或& ;
[0030]Rref:表示參考單元的電阻，Rref = (Rh+Rl) /2 ；
[0031]Vdd:表不供電電壓,或表不數(shù)字信號“I” ；
[0032]Vss:表示源極線電壓，或表示數(shù)字信號“0”，一般接地；
[0033]Vc clamp:表示鉗位晶體管柵極控制信號；
[0034]Vc access:表示子線晶體管柵極控制信號；
[0035]Vc load:表示負(fù)載電路晶體管柵極控制信號；
[0036]Idata:表示流過數(shù)據(jù)單元的電流；
[0037]Vdata:表示流過數(shù)據(jù)單元的電流經(jīng)負(fù)載電路轉(zhuǎn)換后對應(yīng)的電壓；
[0038]Iref:表示流過參考單元的電流；
[0039]Vref:表示流過參考單元的電流經(jīng)負(fù)載電路轉(zhuǎn)換后對應(yīng)的電壓；
[0040]SO-Sl:表示位線選擇開關(guān)(MUX);
[0041]A:表示電荷轉(zhuǎn)移電 壓放大器的電壓放大倍數(shù)；
[0042]P1-P2, PRO-PRl 以及 PL0-PL2:表示 PMOS (P-Metal-Oxide-Semiconductor)晶體管;
[0043]NO, NCO-NCl, NAO-NAl, N1-N2 以及 NL0-NL4:表示 NMOS 晶體管；
[0044]Cin與CO-Cl:表示電容器；
[0045]Win 與 W0-W3:表示開關(guān)；
[0046]Vc reset與Ve reset:表示CTVA的復(fù)位控制信號；
[0047]Vc latch與Ve latc;h:表示DLVC的復(fù)位控制信號；
【具體實施方式】
[0048]參照附圖，進(jìn)一步說明本發(fā)明的實質(zhì)性特點。在此公開的實施例，其特定的結(jié)構(gòu)細(xì)節(jié)和功能細(xì)節(jié)僅是描述特定實施例的目的，因此，可以以許多可選擇的形式來實施本發(fā)明，且本發(fā)明不應(yīng)該被理解為僅僅局限于在此提出的示例實施例，而是應(yīng)該覆蓋落入本發(fā)明范圍內(nèi)的所有變化、等價物和可替換物。另外，將不會詳細(xì)描述或?qū)⑹÷员景l(fā)明的眾所周知的元件，器件與子電路，以免混淆本發(fā)明的實施例的相關(guān)細(xì)節(jié)。
[0049]圖1為非揮發(fā)存儲器IRlT存儲單元結(jié)構(gòu)示意圖。
[0050]非揮發(fā)存儲器IRlT單元由數(shù)據(jù)存儲部分(即可變電阻Rx)與訪問控制部分(NM0S晶體管)組成，其中Rx可以在高電阻態(tài)Rh和低電阻態(tài)&之間進(jìn)行切換，從而利用這種性質(zhì)儲存數(shù)據(jù)信息，如Rh對應(yīng)數(shù)據(jù)比特“1”，&對應(yīng)數(shù)據(jù)比特“0”，或者反之亦可；而匪05晶體管柵極接字線(Word-Line，WL)，漏極經(jīng)由Rx后接位線BL (Bit-Line)，源極接源極線SL(Source-Line),源極線一般接地,用于存儲單元訪問控制。通過控制字線和位線的電壓即可控制NMOS晶體管的開閉，從而控制非揮發(fā)存儲單元的選擇與否，更具體地，當(dāng)字線與位線同時為高電平時，?OS晶體管處于導(dǎo)通狀態(tài)，存儲單元可訪問，可對其進(jìn)行讀寫操作，而當(dāng)字線或位線為低電平時，?OS晶體管處于非導(dǎo)通狀態(tài)，存儲單元不可訪問。
[0051]圖2為非揮發(fā)存儲器傳統(tǒng)讀取電路示意圖，其由電壓比較器，PMOS負(fù)載晶體管(PRO與PRl)，NMOS鉗位晶體管(NC0與NCl)組成。進(jìn)行讀取操作時，存儲控制器通過字線(WL)與位線選擇開關(guān)(SO與SI)選擇待讀取的數(shù)據(jù)單元(其電阻狀態(tài)Rdata未知，為Rh或&中的一種)與相應(yīng)的參考單元(其電阻狀態(tài)已知，Rref = (Rh+Rl)/2),同時通過鉗位晶體管柵極控制信號Ve damp控制位線電壓，防止數(shù)據(jù)單元與參考單元因為位線電壓過大而損壞。在位線電壓的作用下，會產(chǎn)生流過數(shù)據(jù)單元的電流(Idata)與流過參考單元的電流(IMf)。然后在PMOS負(fù)載晶體管(記其負(fù)載電阻值為Rltjad)的作用下，Idata與Iref被轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)單元的電壓Vdata = IdataX Rlrad與參考單元的電壓VMf = IrefXRioad,由于數(shù)據(jù)單元與參考單元具有不同的電阻值，因此Idata Iref， 從而 Vdata = Idata^Rload 幸 V ref Iref X RiMd。最后 Vdata
與Vref被同時接入電壓比較器的兩個輸入端，進(jìn)行比較并放大，輸出最終的二進(jìn)制數(shù)據(jù)信號。更具體地，如果數(shù)據(jù)單元為低電阻態(tài)&，則Vdata = \< vMf，輸出數(shù)據(jù)比特為“O”;反之如果數(shù)據(jù)單元為低電阻態(tài)RH，則Vdata = Vh > VMf，輸出數(shù)據(jù)比特為“I”。
[0052]在深亞微米工藝下，由于具有較大的制造工藝參數(shù)波動，各個晶體管之間存在器件失配(例如數(shù)據(jù)單元支路與參考單元支路的負(fù)載晶體管電阻值不相等以及鉗位晶體管的跨導(dǎo)不相等)，電壓比較器也存在輸入失配等，這些器件參數(shù)失配嚴(yán)重影響讀取電路的讀取判決裕量，當(dāng)讀取判決裕量不能克服電壓放大器的輸入失配時，就可能導(dǎo)致讀取錯誤，嚴(yán)重影響非揮發(fā)存儲器的數(shù)據(jù)可靠性。
[0053]下面結(jié)合附圖3與附圖4，詳細(xì)說明本發(fā)明的【具體實施方式】。
[0054]如附圖3所示，本發(fā)明提出的非揮發(fā)存儲器的高可靠性讀取電路由一個負(fù)載電路(U，一個匪OS鉗位晶體管，一個電荷轉(zhuǎn)移電壓放大器(Charge Transfer VoltageAmplifier, CTVA)和一個動態(tài)鎖存電壓比較器(Dynamic Latch Voltage Comparator,DLVC)組成；它們之間的位置連接關(guān)系及信號走向是:NM0S鉗位晶體管的源極經(jīng)位線選擇開關(guān)(MUX)連接待讀取的非揮發(fā)存儲器數(shù)據(jù)單元與參考單元陣列，NMOS鉗位晶體管的柵極由Ve damp信號進(jìn)行控制，其漏極同時連接負(fù)載電路與電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，負(fù)載電路的另一端接供電電壓源Vdd，電荷轉(zhuǎn)移電壓放大器CTVA的輸出端接動態(tài)鎖存電壓比較器DLVC的輸入端，最終動態(tài)鎖存電壓比較器DLVC的輸出端輸出讀取的二進(jìn)制數(shù)據(jù)信號。執(zhí)行讀取操作時，會有電流從Vdd，經(jīng)負(fù)載電路，NMOS鉗位晶體管，位線選擇開關(guān)，非揮發(fā)存儲器數(shù)據(jù)單元或參考單元，最終流向地電位。由于數(shù)據(jù)單元與參考單元的電阻不同，因此當(dāng)位線選擇開關(guān)分別選擇數(shù)據(jù)單元與參考單元時，會產(chǎn)生不同的電流，分別記為Idata與IMf，從而在相同負(fù)載電路的作用下，會在負(fù)載電路與NMOS鉗位晶體管之間產(chǎn)生不同的電壓，分別記為Vdata與Vref，Vdata與Vref先后進(jìn)入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，在電荷轉(zhuǎn)移電壓放大器CTVA內(nèi)產(chǎn)生差值電壓(VMf-Vdata)，然后在電荷轉(zhuǎn)移電壓放大器CTVA的作用下，對其進(jìn)行放大，得到AX (Vref-Vdata)，這里A為正值，表示電荷轉(zhuǎn)移電壓放大器CTVA的電壓放大倍數(shù)；最終AX (Vref-Vdata)接到動態(tài)鎖存電壓比較器DLVC的輸入端，經(jīng)其比較AX (Vref-Vdata)的正負(fù)符號后，輸出最終的二進(jìn)制數(shù)據(jù)信號。
[0055]當(dāng)讀取指令到達(dá)，確定好待讀取的數(shù)據(jù)單元與參考單元之后，具體的讀取過程可以分為如下4個階段(參見附圖4):
[0056](I)第一個階段:對電荷轉(zhuǎn)移電壓放大器CTVA與動態(tài)鎖存電壓比較器DLVC進(jìn)行初始化。設(shè)置\ latc;h = I與Vcjatch = 0，此時NMOS晶體管NL3與NL4非導(dǎo)通，動態(tài)鎖存電壓比較器DLVC處于隔離狀態(tài)，且PLO與NLO導(dǎo)通，動態(tài)鎖存電壓比較器DLVC的輸出端等于供電電壓Vdd或源極電壓Vss, Vss 一般接地。同時，開關(guān)Win斷開，Vc reset = I, Vg rcsct = O,
W0-W3斷開，電荷轉(zhuǎn)移電壓放大器CTVA處于隔離狀態(tài)，對電容CO與Cl進(jìn)行重置，即使得CO兩端的電壓同時等于Vdd, Cl兩端的電壓同時等于Vss。
[0057](2)第二個階段:VG reset = 0，Vc rcsot = 1，Vc latch = O 與 Vc latch = 1，W0-W3 閉合，
此時P1，NI，PLO與NLO非導(dǎo)通，同時NL3與NL4導(dǎo)通，電荷轉(zhuǎn)移電壓放大器CTVA的輸入輸出端以及動態(tài)鎖存電壓比較器DLVC兩個輸入端同時連接到預(yù)充電電壓Vltt = Vdd/2。然后讀取數(shù)據(jù)單元的過程開始，此時控制信號Veacxe3s = I?Vc clamp = I與Ve—lMd = O,位線選擇開關(guān)SO閉合，SI斷開，Win閉合。在位線電壓的作用下，產(chǎn)生流過數(shù)據(jù)單元的電流Idata，該電流在負(fù)載電路Rlrad的作用下被轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)單元電壓Vdata = IdataXRload,并接入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端。此時，在電荷轉(zhuǎn)移電壓放大器CTVA輸入電容Cin的兩端產(chǎn)生電壓差A(yù)V1 = Vdata-Vpr,同時在Vltt的作用下，PMOS晶體管P2與NMOS晶體管N2導(dǎo)通，有電流流過P2與N2，直到P2的柵極電壓與源極電壓之差等于P2的門限電壓VTHP，N2的柵極電壓與源極電壓之差等于N2的門限電壓VTHN，此時P2和N2非導(dǎo)通。
[0058](3)第三個階段:設(shè)置WO與W3斷開，同時位線選擇開關(guān)SO斷開，SI閉。在位線電壓的作用下，產(chǎn)生流過數(shù)據(jù)單元的電流IMf，該電流在相同負(fù)載電路Rltjad的作用下被轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)單元電壓= IMfXRlMd，并接入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端。由于數(shù)據(jù)單元與參考單元的電阻不相等，因此Iref古Idata，進(jìn)而Vief #Vdata。這種情況下，將在電荷轉(zhuǎn)移電壓放大 器CTVA輸入電容Cin的兩端產(chǎn)生新的電壓差M2 = Vref-Vpr,由于P2與N2柵極寄生電容的作用，將在P2與N2的柵極也產(chǎn)生電壓差，如果Cin的電容值足夠大，其值將正好等于(Λ V2- Λ V1) = (Vref-Vdata)。因此，P2或者N2將重新導(dǎo)通，將有新的電流流過P2或者N2。更具體地，如果VMf-Vdata > 0，則N2重新導(dǎo)通，將有電流流過N2，直到N2的柵極電壓與源極電壓之差重新等于N2的門限電壓Vthn ;反之如果Vref-Vdata < O,則P2重新導(dǎo)通，將有電流流過P2，直到P2的柵極電壓與源極電壓之差重新等于P2的門限電壓VTHP。因此輸入電壓Vraf與Vdata之間的差值將被放大，電荷轉(zhuǎn)移電壓放大器CTVA的輸出端電壓將等于AX (Vref-Vdata)，這里A為正值，表示電荷轉(zhuǎn)移電壓放大器CTVA的電壓放大倍數(shù)。
[0059](4)第四個階段:由于W3斷開，且= I，DLVC的其中一個輸入端一直連
接V-而另一個輸入端連接電荷轉(zhuǎn)移電壓放大器CTVA的輸出端，將產(chǎn)生新的電壓，其值為AX (Vref-Vdata) +Vpr0由于Vref Φ Vdata, DLVC的兩個輸入端將存在電壓差，從而在交叉耦合反相器(PL1，PL2，NL1與NL2)的作用下，其兩個輸出端也存在電壓差，最后設(shè)置Ve latdl= I與
= 0，則其中電壓較高的輸出端將被上拉到Vdd (“1”)，而電壓較低的輸出端將被下
拉到Vss (“0”)，從而得到數(shù)據(jù)單元中存儲的二進(jìn)制數(shù)據(jù)信號。更具體地，如果數(shù)據(jù)單元存儲的數(shù)據(jù)比特“0”，則其電阻狀態(tài)為&，則Iief > Idata,且Vief > Vdata,從而AX (Vref-Vdata) >
0，且AX (Udata)+Vpr > Vpr，因此輸出OUT =“0”與--? = “I”;反之，如果數(shù)據(jù)單元存儲的數(shù)據(jù)比特“0”，則其電阻狀態(tài)為Rh，則Iref < Idata,且VMf < Vli屮，從而AX (Vref-Vdata) < 0，且 AX (Vref-Vdata) +Vpr < Vpr，因此輸出 OUT = “ I” 1J OUT = O
[0060]可以看出，讀取電路采用相同的電流支路與負(fù)載電路分別對數(shù)據(jù)單元與參考單元進(jìn)行讀取，同時電荷轉(zhuǎn)移電壓放大器CTVA的源極跟隨電壓放大特性，都極大地消除了工藝參數(shù)波動帶來的器件失配對讀取性能的影響；同時動態(tài)鎖存電壓比較器DLVC的輸出只取決于Vdata與的差值的符號，與其他參數(shù)無關(guān)，且其差值在進(jìn)入動態(tài)鎖存電壓比較器DLVC之前，已由電荷轉(zhuǎn)移電壓放大器CTVA進(jìn)行了放大，因此極大地提高了讀取判決裕量，從而可以極大地抑制動態(tài)鎖存電壓比較器DLVC本身的輸入失配，提高非揮發(fā)存儲器的讀取可靠性。
【權(quán)利要求】
1.一種非揮發(fā)存儲器的高可靠性讀取電路，其特征在于:該電路由一個負(fù)載電路RlMd，一個NMOS鉗位晶體管，一個電荷轉(zhuǎn)移電壓放大器CTVA和一個動態(tài)鎖存電壓比較器DLVC組成；NMOS鉗位晶體管的源極經(jīng)位線選擇開關(guān)MUX連接待讀取的非揮發(fā)存儲器數(shù)據(jù)單元與參考單元陣列，NMOS鉗位晶體管的柵極由Ve damp信號進(jìn)行控制，其漏極同時連接負(fù)載電路Rload電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，負(fù)載電路Rltjad的另一端接供電電壓源Vdd，電荷轉(zhuǎn)移電壓放大器CTVA的輸出端接動態(tài)鎖存電壓比較器DLVC的輸入端，最終動態(tài)鎖存電壓比較器DLVC的輸出端輸出讀取的二進(jìn)制數(shù)據(jù)信號；執(zhí)行讀取操作時，會有電流從Vdd，經(jīng)負(fù)載電路，匪OS鉗位晶體管，位線選擇開關(guān)，非揮發(fā)存儲器數(shù)據(jù)單元或參考單元，最終流向地電位； 所述的負(fù)載電路Rltjad由晶體管構(gòu)成，其內(nèi)部【具體實施方式】不作限定；其提供數(shù)據(jù)單元與參考單元讀取電流Idata與IMf到電壓Vdata與VMf的轉(zhuǎn)換，并接入到電荷轉(zhuǎn)移電壓放大器CTVA的輸入端； 所述的NMOS鉗位晶體管，柵極接控制信號VeX源極接位線選擇開關(guān)，漏極接負(fù)載電路Rltjad與電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，其用于控制位線電壓，防止電壓過大，造成數(shù)據(jù)單元與參考單元的損害； 所述的電荷轉(zhuǎn)移電壓放大器CTVA，其輸入端接負(fù)載電路Rltjad與NMOS鉗位晶體管的漏極，輸出端接動態(tài)鎖存電壓比較器DLVC的輸入端，提供對數(shù)據(jù)單元與參考單元的電壓差值(Vref Vdata)進(jìn)行放大，其內(nèi)部【具體實施方式】不作限定； 所述的動態(tài)鎖存電壓比較器DLVC為一個鎖存結(jié)構(gòu)的電壓放大與比較器，它的輸入端接電荷轉(zhuǎn)移電壓放大器CTVA的輸出端，提供對放大后的數(shù)據(jù)單元與參考單元的電壓差值符號進(jìn)行比較，并輸出最終的二進(jìn)制數(shù)據(jù)信號“O”或者“1”，其內(nèi)部【具體實施方式】不作限定; 該高可靠性讀取電路的讀取過程由四個階段組成，即1、初始化電荷轉(zhuǎn)移電壓放大器CTVA與動態(tài)鎖存電壓比較器DLVC，此時電荷轉(zhuǎn)移電壓放大器CTVA的輸入端與輸出端，以及動態(tài)鎖存電壓比較器DLVC的兩個輸入端都同時接預(yù)充電電壓Vltt ;2、檢測數(shù)據(jù)單元的電流Idata經(jīng)負(fù)載電路Rlt5ad轉(zhuǎn)換成電壓Vdata = IdataX Rlrad后，接入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，與預(yù)充電電壓進(jìn)行對比，得到差值(Vdata-V1J，并臨時存儲在電荷轉(zhuǎn)移電壓放大器CTVA輸入電容Cin中；3、檢測參考單元的電流IMf，經(jīng)負(fù)載電路Rltjad轉(zhuǎn)換成電壓Vref =XRlMd，接入電荷轉(zhuǎn)移電壓放大器CTVA的輸入端，經(jīng)由輸入電容Cin與Vdata對比，得到差值(VMf Vdata),并對其進(jìn)行放大，得到AX (VMf Vdata),這里A為正值，表示電荷轉(zhuǎn)移電壓放大器CTVA的電壓放大倍數(shù)；4、AX (Vref-Vdata) +Vpr與Vlff同時接到動態(tài)鎖存電壓比較器DLVC的兩個輸入端，由動態(tài)鎖存電壓比較器DLVC對其進(jìn)行比較，并輸出最終的二進(jìn)制數(shù)據(jù)信號，最終動態(tài)鎖存電壓比較器DLVC的輸出結(jié)果取決于(VMf Vdata)的正負(fù)符號。
2.根據(jù)權(quán)利要求所述的一種非揮發(fā)存儲器的高可靠性讀取電路，其特征在于:該負(fù)載電路Rltjad是由電阻器件構(gòu)成。
【文檔編號】G11C16/26GK103811073SQ201410072181
【公開日】2014年5月21日 申請日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】康旺, 郭瑋, 趙巍勝, 張有光 申請人:北京航空航天大學(xué)