一種新型高可靠性讀取電路的制作方法
【專利摘要】一種新型高可靠性讀取電路，該電路由一個(gè)電流傳輸機(jī)、一個(gè)負(fù)載電路、兩個(gè)開(kāi)關(guān)電容和一個(gè)動(dòng)態(tài)鎖存電壓比較器組成；電流傳輸機(jī)的一個(gè)輸入端Y通過(guò)位線選擇器與待讀取的STT-MRAM數(shù)據(jù)單元陣列與參考單元陣列相連，電流傳輸機(jī)的另一個(gè)輸入端X與外部偏置電壓Vbias相連，電流傳輸機(jī)的輸出端Z同時(shí)與負(fù)載電路以及兩個(gè)開(kāi)關(guān)電容的輸入端相連，負(fù)載電路的另一端接供電電壓源Vdd，開(kāi)關(guān)電容的兩個(gè)輸出端分別與動(dòng)態(tài)鎖存電壓比較器的兩個(gè)輸入端相連，動(dòng)態(tài)鎖存電壓比較器的輸出端輸出最終讀取的二進(jìn)制數(shù)據(jù)信號(hào)。本發(fā)明解決了STT-MRAM在深亞微米工藝下由于工藝參數(shù)偏差所帶來(lái)的讀取可靠性問(wèn)題，同時(shí)解決其讀取干擾與讀取判決裕量之間的矛盾。
【專利說(shuō)明】—種新型高可靠性讀取電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種新型高可靠性讀取電路，解決STT-MRAM在深亞微米工藝下由于工藝參數(shù)偏差所帶來(lái)的讀取可靠性問(wèn)題，屬于非揮發(fā)性STT-MRAM存儲(chǔ)器【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]近年來(lái)隨著新型非揮發(fā)存儲(chǔ)器技術(shù)的不斷發(fā)展，其已變得越來(lái)越成熟，并逐步開(kāi)始用于實(shí)際工業(yè)生產(chǎn)。這些新型的非揮發(fā)存儲(chǔ)器技術(shù)結(jié)合了靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的高速度、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的高密度以及閃存(Flash)的掉電非揮發(fā)性，已經(jīng)被證明在通用存儲(chǔ)器與邏輯計(jì)算設(shè)計(jì)中具有很大的潛力。在這些新興的非揮發(fā)存儲(chǔ)器技術(shù)中，由于具有高讀寫速度、高密度、低功耗、長(zhǎng)數(shù)據(jù)保存時(shí)間及高壽命等特性，自旋轉(zhuǎn)移矩磁性隨機(jī)存儲(chǔ)器 STT-MRAM (Spin Transfer Torque Magnetic Random Access Memory)被證明是目前最有希望成為下一代通用存儲(chǔ)器技術(shù)的獲選者之一。MTJ主要由三層膜組成，如附圖1所示，即上下兩層為鐵磁層，中間為氧化物層，其中一個(gè)鐵磁層的磁場(chǎng)極化方向?yàn)楣潭ǖ?，稱為固定層，而另一個(gè)鐵磁層的磁場(chǎng)極化方向?yàn)樽杂傻?，稱為自由層。通過(guò)改變MTJ上下兩個(gè)鐵磁層的相對(duì)磁場(chǎng)極化方向可以得到不同的電阻狀態(tài)，即平行時(shí)呈現(xiàn)出低阻態(tài)RP，反平行時(shí)呈現(xiàn)出高阻態(tài)Rap，因此MTJ可以簡(jiǎn)化地看做一個(gè)可變電阻。利用MTJ不同的電阻狀態(tài)可以用來(lái)存儲(chǔ)數(shù)據(jù)信息，例如Rp對(duì)應(yīng)數(shù)據(jù)“0”，Rap對(duì)應(yīng)數(shù)據(jù)“1”，或者反之亦可。兩個(gè)電阻狀態(tài)的差值可以用隧道磁電阻比率TMR (Tunnel Magneto-Resistance Ratio)來(lái)表征，即TMR= (Rap-Rp)/Rpo TMR值越大，讀取判決裕量SM (Sensing Margin，定義為數(shù)據(jù)單元電壓(或者電流)信號(hào)幅度與參考單元電壓(或者電流)信號(hào)幅度的差值的絕對(duì)值)越大，從而讀取可靠性越高。MTJ自由層的磁場(chǎng)極化方向可以通過(guò)一個(gè)雙向的自旋極化電子流進(jìn)行改變，稱為自旋轉(zhuǎn)移矩STT (Spin Transfer Torque)效應(yīng)。當(dāng)電子流從固定層流向自由層,則促使自由層的磁場(chǎng)極化方向平行于固定層，而當(dāng)電子流從自由層流向固定層，則促使自由層的磁場(chǎng)極化方向反平行于固定層。由于TMR的存在，STT-MRAM數(shù)據(jù)單元中存儲(chǔ)的數(shù)據(jù)可以通過(guò)外加一個(gè)電流(或者電壓)來(lái)進(jìn)行讀取，即不同的電阻狀態(tài)對(duì)應(yīng)不同的輸出電壓(或者電流)值，同時(shí)與參考單元的電壓(或者電流)進(jìn)行比較即可讀出存儲(chǔ)的數(shù)據(jù)。值得注意的是，讀取電流必須遠(yuǎn)遠(yuǎn)小于STT翻轉(zhuǎn)的閾值電流，否則可能對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行改寫，稱為讀取干擾(Read Disturbance)。STT-MRAM具有較高的讀寫速度，可替代SRAM進(jìn)行高速計(jì)算，同時(shí)具有較高的存儲(chǔ)密度，可替代DRAM或者Flash進(jìn)行大容量存儲(chǔ)。
[0003]目前STT-MRAM的大規(guī)模生產(chǎn)與普及面臨著嚴(yán)重的讀取可靠性問(wèn)題:(I)由于材料與制造工藝的限制，常溫下能得到的TMR值相對(duì)比較小(?50%-200%)，因此讀取判決裕量比較小，當(dāng)讀取判決裕量不能克服讀取電路本身的器件失配(Device Mismatch)或者輸入失調(diào)(Input Offset)時(shí)，則發(fā)生讀取錯(cuò)誤；(2)工藝尺寸的不斷縮小(例如深亞微米28納米工藝)導(dǎo)致嚴(yán)重的工藝參數(shù)偏差，從而帶來(lái)嚴(yán)重的器件失配(包括STT-MRAM存儲(chǔ)單元本身以及外圍電路等)，這些因素嚴(yán)重地減小STT-MRAM的讀取判決裕量，同時(shí)增加讀取電路的輸入失調(diào)，從而影響讀取可靠性性能；(3) —般情況下，為了增大讀取判決裕量，提高讀取可靠性，需要提供較大的外加讀取電流，但是由于STT效應(yīng)，外加電流過(guò)大可能對(duì)STT-MRAM數(shù)據(jù)單元或參考單元中存儲(chǔ)的數(shù)據(jù)進(jìn)行改寫，即讀取干擾，可以看出讀取干擾與讀取判決裕量之間存在一個(gè)矛盾。

【發(fā)明內(nèi)容】

[0004]一、發(fā)明目的:
[0005]針對(duì)上述背景中提到的STT-MRAM面臨的讀取可靠性問(wèn)題，本發(fā)明提供了一種新型高可靠性讀取電路。它克服了現(xiàn)有技術(shù)的不足，解決了 STT-MRAM在深亞微米工藝下由于工藝參數(shù)偏差所帶來(lái)的讀取可靠性問(wèn)題，同時(shí)解決其讀取干擾與讀取判決裕量之間的矛盾。
[0006]二、技術(shù)方案:
[0007]本發(fā)明的技術(shù)方案是:一種新型高可靠性讀取電路，如圖3所示，其特征是該電路由一個(gè)電流傳輸機(jī)(Current Conveyor), 一個(gè)負(fù)載電路,兩個(gè)開(kāi)關(guān)電容(SwitchedCapacitor)和一個(gè)動(dòng)態(tài)鎖存電壓比較器(Dynamic Latch Voltage Comparator)組成；它們之間的位置連接關(guān)系及信號(hào)走向是:電流傳輸機(jī)的一個(gè)輸入端Y通過(guò)位線選擇器與待讀取的STT-MRAM數(shù)據(jù)單元陣列與參考單元陣列相連，電流傳輸機(jī)的另一個(gè)輸入端X與外部偏置電壓Vbias相連，電流傳輸機(jī)的輸出端Z同時(shí)與負(fù)載電路以及兩個(gè)開(kāi)關(guān)電容的輸入端相連，負(fù)載電路的另一端接供電電壓源Vdd，開(kāi)關(guān)電容的兩個(gè)輸出端分別與動(dòng)態(tài)鎖存電壓比較器的兩個(gè)輸入端相連，動(dòng)態(tài)鎖存電壓比較器的輸出端輸出最終讀取的二進(jìn)制數(shù)據(jù)信號(hào)。執(zhí)行讀取操作時(shí)，會(huì)有電流從Vdd，經(jīng)負(fù)載電路，電流傳輸機(jī)，位線選擇器，STT-MRAM數(shù)據(jù)單元或參考單元，最終流向地電位。由于數(shù)據(jù)單元與參考單元的電阻不同，因此當(dāng)位線選擇器分別選擇數(shù)據(jù)單元與參考單元時(shí)，會(huì)產(chǎn)生不同的電流，分別記為Idata與IMf，從而在相同負(fù)載電路的作用下，會(huì)在負(fù)載電路與電流傳輸機(jī)之間產(chǎn)生不同的電壓，分別記為Vdata與1#通過(guò)控制兩個(gè)開(kāi)關(guān)電容的開(kāi)閉，從而把Vdata與VMf分別臨時(shí)存儲(chǔ)到電容Ctl與C1中，最終Vdata與Vref分別接入動(dòng)態(tài)鎖存電壓比較器的輸入端，經(jīng)其進(jìn)行比較后，輸出最終的二進(jìn)制數(shù)據(jù)信號(hào)。
[0008]所述的電流傳輸機(jī)為三端器件，即兩個(gè)輸入端(X和Y)和一個(gè)輸出端(Z)，其特征為:(I)給定輸入端X —個(gè)電壓Vtl,輸入端Y會(huì)產(chǎn)生相同的電壓Vtl ； (2)給定輸入端Y —個(gè)電流Itl,輸入端X會(huì)產(chǎn)生相同的電流Itl ; (3)輸入端Y的電流Itl會(huì)傳輸?shù)捷敵龆薢，輸出端相當(dāng)于一個(gè)電流源，并且具有較高的輸出阻抗；(4)輸入端Y的電壓只由輸入端X的電壓決定，與輸入端Y的電流無(wú)關(guān)；(5)輸入端X的電流只由輸入端Y的電流決定，與輸入端X的電壓無(wú)關(guān)。其內(nèi)部【具體實(shí)施方式】不作限定。該電流傳輸機(jī)的輸入端X與外部偏置電壓Vbias相連，其輸入端Y通過(guò)位線選擇器與STT-MRAM數(shù)據(jù)單元陣列或參考單元陣列連接，提供數(shù)據(jù)單元或參考單元的位線電壓Vbias,其輸出端Z與負(fù)載電路連接,負(fù)責(zé)把感知的數(shù)據(jù)單元或參考單元的電流Idata與Im通過(guò)負(fù)載電路轉(zhuǎn)換成相應(yīng)的電壓Vdata與VMf。該電流傳輸機(jī)可以提供讀取數(shù)據(jù)單元與參考單元時(shí)相同的較小的偏置電壓Vbias (小于等于0.1V)，從而保證讀取時(shí)，數(shù)據(jù)單元與參考單元具有相同的位線電壓條件，便于公平比較，同時(shí)Vbias足夠小，可以減小讀取干擾；
[0009]所述的負(fù)載電路由晶體管構(gòu)成，其內(nèi)部【具體實(shí)施方式】不作限定。其連接電流傳輸機(jī)的輸出端Z，并與開(kāi)關(guān)電容輸入端連接，提供數(shù)據(jù)單元與參考單元讀取電流到電壓的轉(zhuǎn)換，并進(jìn)行放大，同時(shí)把轉(zhuǎn)換后的電壓Vdata與Vref臨時(shí)存儲(chǔ)到開(kāi)關(guān)電容中。
[0010]所述的兩個(gè)開(kāi)關(guān)電容均由一個(gè)電容，一個(gè)PMOS晶體管和和一個(gè)NMOS晶體管組成，其輸入端接負(fù)載電路，輸出端接動(dòng)態(tài)鎖存電壓比較器，通過(guò)一對(duì)控制線進(jìn)行控制，執(zhí)行打開(kāi)或關(guān)閉操作，提供對(duì)感知的數(shù)據(jù)單元與參考單元的電壓值1_與Vref進(jìn)行臨時(shí)存儲(chǔ)，并提供給動(dòng)態(tài)鎖存電壓比較器的輸入端。其內(nèi)部【具體實(shí)施方式】不作限定。
[0011 ] 所述的動(dòng)態(tài)鎖存電壓比較器為一個(gè)鎖存結(jié)構(gòu)的電壓放大與比較器，其內(nèi)部【具體實(shí)施方式】不作限定。其兩個(gè)輸入端分別連接存儲(chǔ)數(shù)據(jù)電壓的開(kāi)關(guān)電容與存儲(chǔ)參考電壓的開(kāi)關(guān)電容，提供對(duì)臨時(shí)存儲(chǔ)在兩個(gè)開(kāi)關(guān)電容中的數(shù)據(jù)電壓與參考電壓Vdata與Nref進(jìn)行放大并比較，輸出最終的二進(jìn)制數(shù)字信號(hào)“O”或者“ I ”。
[0012]其中，所述的負(fù)載電路可以是由電阻器件構(gòu)成。
[0013]本發(fā)明所述的新型高可靠性讀取電路的讀取過(guò)程由三個(gè)階段組成，即(I)檢測(cè)數(shù)據(jù)單元的電流Idata，經(jīng)負(fù)載電路轉(zhuǎn)換成電壓Vdata后臨時(shí)存儲(chǔ)到其中一個(gè)開(kāi)關(guān)電容；(2)檢測(cè)參考單元的電流IMf，經(jīng)負(fù)載電路轉(zhuǎn)換成電壓VMf后臨時(shí)存儲(chǔ)到另外一個(gè)開(kāi)關(guān)電容；(3)通過(guò)動(dòng)態(tài)鎖存電壓比較器放大并比較兩個(gè)開(kāi)關(guān)電容中臨時(shí)存儲(chǔ)的數(shù)據(jù)單元與參考單元的電壓值，得到最終的二進(jìn)制數(shù)據(jù)信號(hào)。
[0014]本發(fā)明所述的讀取電路的特點(diǎn)是:(1)電流傳輸機(jī)鉗制的位線電壓Vbias提供數(shù)據(jù)單元與參考單元 相同的并且較小的讀取電壓，從而提供相同的讀取電壓條件，同時(shí)限制了流過(guò)數(shù)據(jù)單元與參考單元的電流，極大地抑制了讀取干擾的發(fā)生；(2)讀取數(shù)據(jù)單元與參考單元采用的是相同的電流支路與負(fù)載電路，從而大大地減小了由工藝參數(shù)偏差帶來(lái)的器件失配對(duì)讀取性能的影響；(3)感知的數(shù)據(jù)單元與參考單元的電流經(jīng)相同的負(fù)載電路轉(zhuǎn)換成電壓并進(jìn)行放大后再存儲(chǔ)到開(kāi)關(guān)電容中，因此增大了動(dòng)態(tài)鎖存電壓比較器的讀取判決裕量，同時(shí)增強(qiáng)了對(duì)動(dòng)態(tài)鎖存電壓比較器本身的器件失配或輸入失調(diào)的抑制能力。
[0015]三、優(yōu)點(diǎn)及功效:
[0016]本發(fā)明提供一種新型高可靠性讀取電路，能夠極大地減小工藝參數(shù)偏差對(duì)讀取性能的影響，同時(shí)解決STT-MRAM讀取干擾與讀取判決裕量之間的矛盾，特別適用于深亞微米大規(guī)模STT-MRAM電路。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1為使用本發(fā)明讀取電路的STT-MRAM存儲(chǔ)單元結(jié)構(gòu)示意圖.[0018]圖2為使用本發(fā)明讀取電路的STT-MRAM存儲(chǔ)陣列結(jié)構(gòu)示意圖。
[0019]圖3為本發(fā)明提出的一種新型高可靠性讀取電路示意圖。
[0020]圖4為本發(fā)明第一階段讀取數(shù)據(jù)單元數(shù)據(jù)信號(hào)的示意圖。
[0021]圖5為本發(fā)明第二階段讀取參考單元數(shù)據(jù)信號(hào)的示意圖。
[0022]圖6為本發(fā)明第三階段比較數(shù)據(jù)單元與參考單元數(shù)據(jù)信號(hào)的示意圖。
[0023]圖7為使用本發(fā)明讀取電路的STT-MRAM的讀取正確率仿真結(jié)果曲線圖。
[0024]圖1到圖7中的參數(shù)定義為:
[0025]BL:表示位線，為Bit-Line的簡(jiǎn)稱；
[0026]WL:表示字線，為Word-Line的簡(jiǎn)稱；[0027]SL:表示源極線，為Source-Line的簡(jiǎn)稱；
[0028]MTJ:表示磁性隧道結(jié)，為 Magnetic Tunneling Junction 的簡(jiǎn)稱；
[0029]NMOS:表不N型金屬氧化物半導(dǎo)體，為N-Mental-Oxide-Semiconductor的簡(jiǎn)稱；
[0030]PMOS:表不P型金屬氧化物半導(dǎo)體，為P-Mental-Oxide-Semiconductor的簡(jiǎn)稱；
[0031]Rp:表不MTJ中固定層與自由層的相對(duì)磁場(chǎng)方向處于平行狀態(tài)，此時(shí)MTJ表現(xiàn)為低電阻狀態(tài)，電阻值記為Rp ;
[0032]Rap:表不MTJ中固定層與自由層的相對(duì)磁場(chǎng)方向處于反平行狀態(tài)，此時(shí)MTJ表現(xiàn)為高電阻狀態(tài)，電阻值記為Rap ;
[0033]X:表不電壓傳輸機(jī)的輸入端X ;
[0034]Y:表不電壓傳輸機(jī)的輸入端Y ;
[0035]Z:表不電壓傳輸機(jī)的輸出端Z ；
[0036]Vbias:表不外部提供的偏置電壓；
[0037]EN0, EN1,表示開(kāi)關(guān)電容中CMOS開(kāi)關(guān)的控制信號(hào)，其中與分別
為EN0與EN1的互補(bǔ)信號(hào)；
[0038]C0, C1:表示開(kāi)關(guān)電容中的電容；
[0039]Vdd:表示供電電壓；
[0040]Gnd:表示接地電壓；
[0041]Rload:表示負(fù)載電路的電阻值；
[0042]A0:表示運(yùn)算放大器:
[0043]BLi, BLj:分別表示第i和第j根位線；
[0044]WLi, WLj:分別表示第i和第j根字線；
[0045]Cell1:表示待讀取的第i個(gè)STT-MRAM數(shù)據(jù)單元；
[0046]Idata:表示讀取STT-MRAM數(shù)據(jù)單元時(shí)流過(guò)的電流；
[0047]Vdata:表示讀取STT-MRAM數(shù)據(jù)單元時(shí)流過(guò)的電流經(jīng)負(fù)載電路轉(zhuǎn)換并放大后的電壓；
[0048]Refj:表示待讀取的第j個(gè)STT-MRAM參考單元；
[0049]Iref:表示讀取STT-MRAM參考單元時(shí)流過(guò)的電流；
[0050]Vref:表示讀取STT-MRAM參考單元時(shí)流過(guò)的電流經(jīng)負(fù)載電路轉(zhuǎn)換并放大后的電壓；
[0051]LA! , LAT:表不動(dòng)態(tài)鎖存電壓比較器的控制信號(hào)；
[0052]Ndata:表示連接存儲(chǔ)數(shù)據(jù)電壓的開(kāi)關(guān)電容到動(dòng)態(tài)鎖存電壓放大器輸入端的NMOS晶體管；
[0053]Nref:表示連接存儲(chǔ)參考電壓的開(kāi)關(guān)電容到動(dòng)態(tài)鎖存電壓放大器輸入端的NMOS晶體管；
[0054]Ninl，Nin2:分別表示動(dòng)態(tài)鎖存電壓放大器輸入端I與輸入端2的NMOS晶體管；
[0055]OUT:表示二進(jìn)制數(shù)據(jù)輸出信號(hào)；
[0056]OUT:表示OUT的互補(bǔ)信號(hào)；【具體實(shí)施方式】
[0057]參照附圖，進(jìn)一步說(shuō)明本發(fā)明的實(shí)質(zhì)性特點(diǎn)。在此公開(kāi)的實(shí)施例，其特定的結(jié)構(gòu)細(xì)節(jié)和功能細(xì)節(jié)僅是描述特定實(shí)施例的目的，因此，可以以許多可選擇的形式來(lái)實(shí)施本發(fā)明，且本發(fā)明不應(yīng)該被理解為僅僅局限于在此提出的示例實(shí)施例，而是應(yīng)該覆蓋落入本發(fā)明范圍內(nèi)的所有變化、等價(jià)物和可替換物。另外，將不會(huì)詳細(xì)描述或?qū)⑹÷员景l(fā)明的眾所周知的元件，器件與子電路，以免混淆本發(fā)明的實(shí)施例的相關(guān)細(xì)節(jié)。
[0058]圖1為使用本發(fā)明讀取電路的STT-MRAM存儲(chǔ)單元結(jié)構(gòu)示意圖。
[0059]STT-MRAM存儲(chǔ)單元主要由一個(gè)磁性隧道結(jié)MTJ與一個(gè)NMOS晶體管串聯(lián)構(gòu)成。其中MTJ用于存儲(chǔ)數(shù)據(jù)信息,其自由層的磁場(chǎng)極化方向可以通過(guò)自旋轉(zhuǎn)移矩STT(Spin TransferTorque)效應(yīng)進(jìn)行翻轉(zhuǎn)，從而使得MTJ具有不同的電阻狀態(tài)。更具體地，當(dāng)自由層與固定層的相對(duì)磁場(chǎng)極化方向平行時(shí)，MTJ呈現(xiàn)出低電阻狀態(tài)，表示為RP，當(dāng)自由層與固定層的相對(duì)磁場(chǎng)極化方向反平行時(shí)，MTJ呈現(xiàn)出高電阻狀態(tài)，表示為Rap，因此MTJ可以簡(jiǎn)化地看做一個(gè)可變電阻。NMOS晶體管用于對(duì)存儲(chǔ)單元進(jìn)行訪問(wèn)控制，其柵極接字線WL (Word-Line)，漏極經(jīng)由MTJ后接位線BL (Bit-Line),源極接源極線SL (Source-Line),源極線一般接地。通過(guò)控制字線和位線的電壓即可控制NMOS晶體管的開(kāi)閉，從而控制STT-MRAM存儲(chǔ)單元的選擇與否，更具體地，當(dāng)字線與位線同時(shí)為高電平時(shí)，?OS晶體管處于導(dǎo)通狀態(tài)，存儲(chǔ)單元可訪問(wèn)，可對(duì)其進(jìn)行讀寫操作，而當(dāng)字線或位線為低電平時(shí)，?OS晶體管處于非導(dǎo)通狀態(tài)，存儲(chǔ)單元不可訪問(wèn)。
[0060]圖2為使用本發(fā)明讀取電路的STT-MRAM存儲(chǔ)陣列示意圖。
[0061]STT-MR AM存儲(chǔ)陣列由兩種單元組成，即數(shù)據(jù)單元與參考單元，其中數(shù)據(jù)單元用于存儲(chǔ)數(shù)據(jù)信息，而參考單元用于讀取數(shù)據(jù)單元存儲(chǔ)的數(shù)據(jù)時(shí)提供參考電壓(或參考電流)。每一個(gè)STT-MRAM數(shù)據(jù)單元與參考單元通過(guò)字線(WL)與位線(BL)進(jìn)行唯一確定，源極線(SL) 一般默認(rèn)接地。根據(jù)控制信號(hào)的地址信息，各個(gè)字線與位線分別通過(guò)字線選擇器與位線選擇器進(jìn)行切換來(lái)選擇待讀取的數(shù)據(jù)單元與相應(yīng)的參考單元。未選擇的字線或位線一般處于低電平，因此相應(yīng)的存儲(chǔ)單元或參考單元處于未導(dǎo)通狀態(tài)，不能進(jìn)行任何操作，當(dāng)選擇的字線與位線同時(shí)為高低平時(shí)，相應(yīng)的存儲(chǔ)單元或者參考單元處于導(dǎo)通狀態(tài)，可以通過(guò)讀取電路進(jìn)行讀取操作。讀取電路通過(guò)位線選擇器與存儲(chǔ)陣列相連。
[0062]下面結(jié)合附圖，詳細(xì)說(shuō)明本發(fā)明的【具體實(shí)施方式】。
[0063]圖3為本發(fā)明提出的一種新型高可靠性讀取電路示意圖。
[0064]它由一個(gè)電流傳輸機(jī)(Current Conveyor),—個(gè)負(fù)載電路，兩個(gè)開(kāi)關(guān)電容(Switched Capacitor)和一個(gè)動(dòng)態(tài)鎖存電壓比較器(Dynamic Latch Voltage Comparator)組成；它們之間的位置連接關(guān)系及信號(hào)走向是:電流傳輸機(jī)的一個(gè)輸入端Y通過(guò)位線選擇器與待讀取的STT-MRAM數(shù)據(jù)單元陣列與參考單元陣列相連，電流傳輸機(jī)的另一個(gè)輸入端X與外部偏置電壓Vbias相連，電流傳輸機(jī)的輸出端Z同時(shí)與負(fù)載電路以及兩個(gè)開(kāi)關(guān)電容的輸入端相連，負(fù)載電路的另一端接供電電壓源Vdd，開(kāi)關(guān)電容的兩個(gè)輸出端分別與動(dòng)態(tài)鎖存電壓比較器的兩個(gè)輸入端相連，動(dòng)態(tài)鎖存電壓比較器的輸出端輸出最終讀取的二進(jìn)制數(shù)據(jù)信號(hào)。執(zhí)行讀取操作時(shí)，會(huì)有電流從Vdd，經(jīng)負(fù)載電路，電流傳輸機(jī)，位線選擇器，STT-MRAM數(shù)據(jù)單元或參考單元,最終流向地電位。由于數(shù)據(jù)單元與參考單元的電阻不同，因此當(dāng)位線選擇器分別選擇數(shù)據(jù)單元與參考單元時(shí)，會(huì)產(chǎn)生不同的電流，分別記為Id-與 IMf，從而在相同負(fù)載電路的作用下，會(huì)在負(fù)載電路與電流傳輸機(jī)之間產(chǎn)生不同的電壓，分別記為Vdata與Vref,通過(guò)控制兩個(gè)開(kāi)關(guān)電容的開(kāi)閉，從而把Vdata與Vm分別臨時(shí)存儲(chǔ)到電容Ctl與C1中，最終Vdata與分別接入動(dòng)態(tài)鎖存電壓比較器的輸入端，經(jīng)其進(jìn)行比較后，輸出最終的二進(jìn)制數(shù)據(jù)信號(hào)。
[0065]當(dāng)讀取指令(控制器信號(hào))到達(dá)，存儲(chǔ)器對(duì)讀取電路進(jìn)行供電，其中負(fù)載電路的電壓等于芯片提供的供電電壓Vdd，而電流傳輸機(jī)輸入端X的電壓Vbias為提供給存儲(chǔ)單元與參考單元的位線偏置電壓，此電壓應(yīng)當(dāng)足夠低(例如Vbias ( 0.1V)，以減小讀取干擾。根據(jù)控制信號(hào)的地址信息，存儲(chǔ)器選擇相應(yīng)的位線與字線，確定待讀取的存儲(chǔ)單元與相應(yīng)的參考單元。本發(fā)明提出的讀取電路的讀取過(guò)程可分為如下三個(gè)階段:
[0066](I)第一個(gè)階段(如圖4所示):位線選擇器與字線選擇器根據(jù)控制信號(hào)選擇相應(yīng)的數(shù)據(jù)位線與字線，如BLi與WLi,來(lái)選擇待讀取的數(shù)據(jù)單元，如Celli,在外部偏置電壓Vbias(如Vbias = 0.1V)的作用下，產(chǎn)生流過(guò)數(shù)據(jù)單元的電流Idata。由于電流傳輸機(jī)的作用，此電流等于其輸出端Z端的電流大小。然后經(jīng)過(guò)負(fù)載電路Rltjad的作用，此電流被轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)電SVdata = IdataXRlMd。然后控制兩個(gè)開(kāi)關(guān)電容的開(kāi)閉，即ENtl= I與麗o = 0，同時(shí)
EN1 = O與IM1 = I，此時(shí)開(kāi)關(guān)電容Ctl打開(kāi)，C1關(guān)閉，數(shù)據(jù)電壓Vdata被臨時(shí)存儲(chǔ)到Ctl中。最后關(guān)閉C。，即EN0 = O與= I。
[0067](2)第二個(gè)階段(如圖5所示):位線選擇器與字線選擇器根據(jù)控制信號(hào)選擇相應(yīng)的參考位線與字線，如與WLp來(lái)選擇相應(yīng)的參考單元，如Refr在同樣外部偏置電壓Vbias的作用下，產(chǎn)生流過(guò)參考單元的電流IMf。由于電流傳輸機(jī)的作用，此電流等于其輸出端Z端的電流大小。然后經(jīng)過(guò)負(fù)載電路Rltjad的作用，此電流被轉(zhuǎn)換成相應(yīng)的參考電壓Vref =
IrefXRlMd。然后控制兩個(gè)開(kāi)關(guān)電容的開(kāi)閉，即EN1 = I與麗χ = O,同時(shí)ENtl = O與麗0 = 1，
此時(shí)開(kāi)關(guān)電容Ctl關(guān)閉，C1打開(kāi)，參考電壓VMf被臨時(shí)存儲(chǔ)到C1中。最后關(guān)閉C1,即EN1 = O
與麗！ = I。
[0068](3)第三個(gè)階段(如圖6所示):在控制信號(hào)的作用下，首先對(duì)動(dòng)態(tài)鎖存電壓比較器進(jìn)行重置，即ESf = O與LAT = 1，此時(shí)NMOS晶體管Ndata與NMf的柵極電壓為低電平，處于非導(dǎo)通狀態(tài)，而動(dòng)態(tài)鎖存電壓比較器的輸出端out與--Τ被同時(shí)預(yù)充電到供電電壓vdd。然后對(duì)數(shù)據(jù)信號(hào)Vdata與參考信號(hào)Vm進(jìn)行放大并比較，即控制O7T = I與LAT = 0，此時(shí)晶體管Ndata與NMf的柵極電壓為高電平，處于導(dǎo)通狀態(tài)，被分別存儲(chǔ)在開(kāi)關(guān)電容Ctl與C1中的臨時(shí)數(shù)據(jù)電壓Vdata與參考通過(guò)Ndata與Nref分別連接到動(dòng)態(tài)鎖存電壓比較器的兩個(gè)輸入端NMOS晶體管Ninl與Nin2。由于數(shù)據(jù)單元與參考單元中MTJ的不同配置，兩者之間存在電阻差異，從而在相同偏置電壓Vbias的作用下，產(chǎn)生不同的讀取電流，即Idata# IMf，然后在相同的負(fù)載電路Rltjad作用下，進(jìn)而產(chǎn)生不同的讀取電壓，即Vdata Φ Vref0因此動(dòng)態(tài)鎖存電壓比較器對(duì)Vdata與VMf進(jìn)行放大并比較后，會(huì)輸出最終的二進(jìn)制數(shù)據(jù)信號(hào)。更具體地，當(dāng)Vdata> Vref時(shí)，動(dòng)態(tài)鎖存電壓比較器輸出為“ 1”，即輸出信號(hào)OUT為高電平，MT為低電平，而當(dāng)Vdata < Vref時(shí)，動(dòng)態(tài)鎖存電壓比較器輸出為“O”，即輸出信號(hào)out為低電平，ο?τ為高電平。
[0069]圖7為使用本發(fā)明讀取電路的STT-MRAM的讀取正確率仿真結(jié)果曲線圖。[0070]在28納米工藝下，基于Cadence仿真平臺(tái)，設(shè)置Vbias = 0.1V，MTJ (包括尺寸，TMR值，Rp與Rap)，PMOS晶體管與NMOS晶體管(包括尺寸與門限電壓)的工藝參數(shù)偏差服從3σ準(zhǔn)則，即假設(shè)這些參數(shù)都服從高斯分布，均值為μ，標(biāo)準(zhǔn)差為σ，且數(shù)值分布在區(qū)間(μ -3 σ , μ +3 σ )中的概率為0.9974。對(duì)本發(fā)明提出的高可靠性讀取電路進(jìn)行一萬(wàn)次蒙特卡洛仿真，得到如圖7所示的讀取正確率仿真結(jié)果曲線圖?？梢钥闯?，當(dāng)TMR ^ 150%(屬于常溫下可得到的TMR范圍)時(shí)，其讀取正確率達(dá)到100%，滿足深亞微米工藝下STT-MRAM的讀取可靠性要 求。
【權(quán)利要求】
1.一種新型高可靠性讀取電路，其特征在于:該電路由一個(gè)電流傳輸機(jī)、一個(gè)負(fù)載電路、兩個(gè)開(kāi)關(guān)電容和一個(gè)動(dòng)態(tài)鎖存電壓比較器組成；電流傳輸機(jī)的一個(gè)輸入端Y通過(guò)位線選擇器與待讀取的STT-MRAM數(shù)據(jù)單元陣列與參考單元陣列相連，電流傳輸機(jī)的另一個(gè)輸入端X與外部偏置電壓Vbias相連，電流傳輸機(jī)的輸出端Z同時(shí)與負(fù)載電路以及兩個(gè)開(kāi)關(guān)電容的輸入端相連，負(fù)載電路的另一端接供電電壓源Vdd，開(kāi)關(guān)電容的兩個(gè)輸出端分別與動(dòng)態(tài)鎖存電壓比較器的兩個(gè)輸入端相連，動(dòng)態(tài)鎖存電壓比較器的輸出端輸出最終讀取的二進(jìn)制數(shù)據(jù)信號(hào)；執(zhí)行讀取操作時(shí)，會(huì)有電流從Vdd，經(jīng)負(fù)載電路，電流傳輸機(jī)，位線選擇器，STT-MRAM數(shù)據(jù)單元或參考單元,最終流向地電位；由于數(shù)據(jù)單元與參考單元的電阻不同，因此當(dāng)位線選擇器分別選擇數(shù)據(jù)單元與參考單元時(shí)，會(huì)產(chǎn)生不同的電流，分別記為Idata與IMf，從而在相同負(fù)載電路的作用下，會(huì)在負(fù)載電路與電流傳輸機(jī)之間產(chǎn)生不同的電壓，分別記為Vdata與VMf，通過(guò)控制兩個(gè)開(kāi)關(guān)電容的開(kāi)閉，從而把Vdata與Vref分別臨時(shí)存儲(chǔ)到電容C0與C1中，最終Vdata與Vref分別接入動(dòng)態(tài)鎖存電壓比較器的輸入端，經(jīng)其進(jìn)行比較后，輸出最終的二進(jìn)制數(shù)據(jù)信號(hào)； 所述的電流傳輸機(jī)為三端器件，即兩個(gè)輸入端X和Y和一個(gè)輸出端Z，其特征為:1、給定輸入端X —個(gè)電壓Vtl,輸入端Y會(huì)產(chǎn)生相同的電壓Vtl ;2、給定輸入端Y —個(gè)電流Id，輸入端X會(huì)產(chǎn)生相同的電流1(|;3、輸入端Y的電流Itl會(huì)傳輸?shù)捷敵龆薢，輸出端相當(dāng)于一個(gè)電流源，并且具有較高的輸出阻抗；4、輸入端Y的電壓只由輸入端X的電壓決定，與輸入端Y的電流無(wú)關(guān)；5、輸入端X的電流只由輸入端Y的電流決定，與輸入端X的電壓無(wú)關(guān)，其內(nèi)部【具體實(shí)施方式】不作限定；該電流傳輸機(jī)的輸入端X與外部偏置電壓Vbias相連，其輸入端Y通過(guò)位線選擇器與STT-MRAM數(shù)據(jù)單元陣列或參考單元陣列連接,提供數(shù)據(jù)單元或參考單元的位線電壓Vbias，其輸出端Z與負(fù)載電路連接，負(fù)責(zé)把感知的數(shù)據(jù)單元或參考單元的電流Idata與IMf通過(guò)負(fù)載電路轉(zhuǎn)換成相應(yīng)的電壓Vdata與VMf ;該電流傳輸機(jī)提供讀取數(shù)據(jù)單元與參考單元時(shí)相同的小于等于0.1V偏置電壓Vbias，從而保證讀取時(shí)，數(shù)據(jù)單元與參考單元具有相同的位線電壓條件，便 于公平比較，同時(shí)Vbias足夠小，減小讀取干擾； 所述的負(fù)載電路由晶體管構(gòu)成，其內(nèi)部【具體實(shí)施方式】不作限定，其連接電流傳輸機(jī)的輸出端Z，并與開(kāi)關(guān)電容輸入端連接，提供數(shù)據(jù)單元與參考單元讀取電流到電壓的轉(zhuǎn)換，并進(jìn)行放大，同時(shí)把轉(zhuǎn)換后的電壓Vdata與Vref臨時(shí)存儲(chǔ)到開(kāi)關(guān)電容中； 所述的兩個(gè)開(kāi)關(guān)電容均由一個(gè)電容，一個(gè)PMOS晶體管和和一個(gè)NMOS晶體管組成，其輸入端接負(fù)載電路，輸出端接動(dòng)態(tài)鎖存電壓比較器，通過(guò)一對(duì)控制線進(jìn)行控制，執(zhí)行打開(kāi)或關(guān)閉操作，提供對(duì)感知的數(shù)據(jù)單元與參考單元的電壓值Vdata與Vref進(jìn)行臨時(shí)存儲(chǔ)，并提供給動(dòng)態(tài)鎖存電壓比較器的輸入端，其內(nèi)部【具體實(shí)施方式】不作限定； 所述的動(dòng)態(tài)鎖存電壓比較器為一個(gè)鎖存結(jié)構(gòu)的電壓放大與比較器，其內(nèi)部【具體實(shí)施方式】不作限定，其兩個(gè)輸入端分別連接存儲(chǔ)數(shù)據(jù)電壓的開(kāi)關(guān)電容與存儲(chǔ)參考電壓的開(kāi)關(guān)電容，提供對(duì)臨時(shí)存儲(chǔ)在兩個(gè)開(kāi)關(guān)電容中的數(shù)據(jù)電壓與參考電壓Vdata與Vref進(jìn)行放大并比較，輸出最終的二進(jìn)制數(shù)字信號(hào)“O”或者“ I” ； 該新型高可靠性讀取電路的讀取過(guò)程由三個(gè)階段組成，即(I)檢測(cè)數(shù)據(jù)單元的電流Idata，經(jīng)負(fù)載電路轉(zhuǎn)換成電壓Vdata后臨時(shí)存儲(chǔ)到其中一個(gè)開(kāi)關(guān)電容；(2)檢測(cè)參考單元的電流IMf，經(jīng)負(fù)載電路轉(zhuǎn)換成電壓Vref后臨時(shí)存儲(chǔ)到另外一個(gè)開(kāi)關(guān)電容；(3)通過(guò)動(dòng)態(tài)鎖存電壓比較器放大并比較兩個(gè)開(kāi)關(guān)電容中臨時(shí)存儲(chǔ)的數(shù)據(jù)單元與參考單元的電壓值，得到最終的二進(jìn)制數(shù)據(jù)信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種新型高可靠性讀取電路，其特征在于:所述的負(fù)載電路是由電阻器件 構(gòu)成。
【文檔編號(hào)】G11C11/16GK103811046SQ201410072207
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】康旺, 郭瑋, 趙巍勝, 張有光 申請(qǐng)人:北京航空航天大學(xué)