專利名稱：支持存儲器內(nèi)的掃描功能的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域涉及存儲器，尤其涉及能支持掃描功能的存儲器。
背景技術(shù)：
希望數(shù)據(jù)處理系統(tǒng)和數(shù)據(jù)存儲系統(tǒng)能夠支持掃描功能，所述掃描功能容許將測試 數(shù)據(jù)輸入系統(tǒng)的某些節(jié)點(diǎn)且將其從系統(tǒng)中掃描出來，從而實(shí)現(xiàn)系統(tǒng)的有效測試。為了能夠 在存儲器宏中支持掃描功能，全部的輸入鎖存器和輸出鎖存器必須能夠在掃描序列期間保 持掃描值。實(shí)施此的簡單方式將是把每一個(gè)輸入鎖存器或輸出鎖存器轉(zhuǎn)換成觸發(fā)器。然而， 此方式具有明顯增大用于存儲器的區(qū)域的缺點(diǎn)。測試存儲器宏的另一個(gè)問題與測試附接于存儲器宏的輸出的標(biāo)準(zhǔn)單元邏輯有關(guān)。 高效地測試此邏輯是困難的，因?yàn)閷Υ鎯ζ鞯闹苯訉懭?write through)會耗費(fèi)許多測試 循環(huán)。測試時(shí)間是寶貴的，所以重要的是減少測試時(shí)間。增加復(fù)用器(multiplexer)來繞 過存儲器引入了全速度(at-speed)測試問題，且也會將額外邏輯增加到潛在的關(guān)鍵時(shí)序 區(qū)域中，其在正常操作中可能影響總體系統(tǒng)性能。圖Ia展示了根據(jù)現(xiàn)有技術(shù)的存儲器宏5，所述存儲器宏具有存儲陣列10、輸出鎖 存器20和輸入鎖存器30。該存儲器宏5具有數(shù)據(jù)輸入D，以便響應(yīng)于寫入請求將數(shù)據(jù)輸入 到輸入鎖存器30。然后，發(fā)送此數(shù)據(jù)到陣列邏輯10以便存儲，并且響應(yīng)于讀取請求，使用感 測電路40將此數(shù)據(jù)讀出到輸出鎖存器20。輸入鎖存器30由CLKB進(jìn)行時(shí)鐘控制(clock)， 而輸出鎖存器20由時(shí)鐘CLKA進(jìn)行時(shí)鐘控制。這些時(shí)鐘是互相同步的。除這些輸入鎖存器 和輸出鎖存器之外，存在用于輸入測試數(shù)據(jù)的附加的輸入鎖存器31和輸入鎖存器32，所述 測試數(shù)據(jù)能在測試序列期間存儲在所述陣列中。圖Ib展示根據(jù)現(xiàn)有技術(shù)的此類存儲器宏，所述存儲器宏已通過在存儲器輸出處 增加附加鎖存器22、復(fù)用器沈和掃描輸入門M而被轉(zhuǎn)換為支持掃描功能。該附加鎖存器 由與輸出鎖存器相同的時(shí)鐘CLKA來進(jìn)行時(shí)鐘控制，且與此鎖存器一起充當(dāng)觸發(fā)器。該附加 鎖存器22存在掃描輸入，且當(dāng)使用掃描使能信號SE來使能輸入門M時(shí)，掃描輸入被傳輸 到鎖存器22且通過這兩個(gè)鎖存器20、22來進(jìn)行時(shí)鐘控制且作為掃描數(shù)據(jù)輸出，這兩個(gè)鎖存 器經(jīng)由復(fù)用器沈連接在一起從而形成觸發(fā)器。在正常功能操作中，該輸入門M是關(guān)閉的， 且進(jìn)入陣列邏輯的數(shù)據(jù)以常規(guī)方式輸出?？梢钥闯觯源朔绞教峁呙韫δ苄枰郊渔i存器22以及門控電路M和復(fù)用器 26。將希望制造能夠支持高效掃描功能的改進(jìn)存儲器。

發(fā)明內(nèi)容
本發(fā)明的第一方面提供存儲器，所述存儲器包含存儲陣列，用于存儲數(shù)據(jù)；和存 取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述存取電 路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑，所述存取電路包含鎖存器，其配置為響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存，和另一鎖存器，其配置為響應(yīng)于第二時(shí) 鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器，用于從所述存儲陣列輸出 所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步的；所述存儲器進(jìn)一步包含 復(fù)用器、掃描輸入和掃描使能輸入，所述復(fù)用器響應(yīng)于所述掃描使能輸入處的有效掃描使 能信號以形成包含所述鎖存器和所述另一鎖存器的掃描路徑，所述鎖存器和所述另一鎖存 器連接在一起從而形成主從觸發(fā)器，以使得當(dāng)所述掃描使能信號有效時(shí)，所述掃描輸入處 輸入的掃描數(shù)據(jù)通過所述主從觸發(fā)器而不通過所述存儲陣列，且由所述輸出鎖存器輸出。本發(fā)明認(rèn)識到存儲器具有存取電路，所述存取電路提供用于將數(shù)據(jù)輸入及輸出 到存儲陣列的路徑，且該存取電路常常包含鎖存器，其響應(yīng)于時(shí)鐘信號的相反相，對鎖存器 進(jìn)行時(shí)鐘控制的這些時(shí)鐘信號互相同步。本發(fā)明進(jìn)一步認(rèn)識到為了提供掃描功能，需要在 掃描序列期間保持掃描值并且這能使用觸發(fā)器來完成。本發(fā)明認(rèn)識到通過引入由掃描使 能信號控制的復(fù)用器，存取電路中已存在的兩個(gè)鎖存器可以組合從而形成在掃描期間保持 所需值的觸發(fā)器。以這種方式，在掃描中能再次使用在存儲器中已存在的電路來保持掃描值，并且 因此能夠高效支持掃描功能的存儲器可通過增加僅僅極少的附加組件來制造。在一些實(shí)施例中，所述存儲器包含用于接收從所述存儲陣列讀取數(shù)據(jù)的讀取請求 的端口，所述端口包含感測放大器電路，其用于響應(yīng)于通過所述第一時(shí)鐘信號的所述第一 相觸發(fā)的感測信號來感測并鎖存所述存儲陣列的存儲單元中存儲的值，以及用于輸出所述 感測值的所述輸出端口 ；其中所述感測放大器包含所述鎖存器；且所述復(fù)用器配置為響應(yīng) 于所述掃描使能信號不是有效的而將所述掃描輸入與所述感測放大器分離，且配置為響應(yīng) 于所述掃描使能信號是有效的而將所述掃描輸入連接到所述感測放大器。本發(fā)明認(rèn)識到配置為在存儲器中接收讀取請求的端口包含感測放大器電路，其 感測并鎖存存儲單元中存儲的值。因此，利用一些附加組件，所述感測放大器電路可用作觸 發(fā)器的第一鎖存器，其中存儲器的輸出鎖存器用作觸發(fā)器中的第二鎖存器。當(dāng)掃描使能信 號有效時(shí)，復(fù)用器用以將掃描輸入連接到感測放大器，且當(dāng)掃描使能信號不是有效時(shí)，復(fù)用 器用以將掃描輸入與感測放大器分離。以這種方式，當(dāng)掃描功能不工作時(shí)感測放大器可以 操作從而以正常方式感測并鎖存存儲值但當(dāng)掃描功能工作時(shí)感測放大器可以擔(dān)當(dāng)觸發(fā)器 中的第一鎖存器。在一些實(shí)施例中，所述第一時(shí)鐘信號和第二時(shí)鐘信號包含相同的時(shí)鐘信號。在許多存儲器系統(tǒng)中，感測放大器和輸出鎖存器將由相同時(shí)鐘信號進(jìn)行時(shí)鐘控 制，并且因此，如果感測放大器和輸出鎖存器連接在一起，將作為觸發(fā)器來良好地起作用。 在其他實(shí)施例中，第二時(shí)鐘信號可能相對于第一時(shí)鐘信號延遲。然而，此類鎖存器也能成功 地組合從而形成觸發(fā)器，只要兩個(gè)時(shí)鐘信號是同步的。如果鎖存器不是同步的，那么被時(shí)鐘 控制的它們之間的時(shí)間差將變化，并且它們因此不能可靠地作為觸發(fā)器來操作。在一些實(shí)施例中，所述復(fù)用器包含至少一個(gè)開關(guān)，其布置為響應(yīng)于所述有效感測 信號的接收將所述掃描輸入與所述感測放大器電路分離。為避免掃描輸入處的數(shù)據(jù)涌過(flush through)輸出鎖存器，存在響應(yīng)于有效感 測信號的接收將掃描輸入與感測放大器分離的開關(guān)。應(yīng)注意，電路應(yīng)在其通往該開關(guān)的路 徑中具有輕微延遲，以便感測信號在其到達(dá)開關(guān)之前到達(dá)感測放大器電路，這使感測放大器電路能在掃描輸入與感測放大器電路分離之前被激發(fā)。因此，掃描輸入由感測放大器來 感測，但掃描輸入不能涌過輸出鎖存器。盡管開關(guān)可以許多方式來形成，但是在一些實(shí)施例中，其包含PMOS晶體管，所述 PMOS晶體管響應(yīng)于感測信號來開關(guān)。在一些實(shí)施例中，所述存儲單元包含具有位線和互補(bǔ)位線的位單元，所述感測放 大器配置為通過感測所述位線和所述互補(bǔ)位線來感測所述位單元中存儲的數(shù)據(jù)，且所述復(fù) 用器配置為響應(yīng)于所述掃描使能信號將所述掃描輸入和所述掃描輸入的互補(bǔ)值分別傳輸 到所述位線和互補(bǔ)位線。由位單元形成的存儲陣列常常與感測放大器一起形成，且因?yàn)檫@些包含鎖存器， 所以這些電路可通過本發(fā)明的實(shí)施例以方便方式被修改為支持掃描功能。在一些實(shí)施例中，所述端口包含讀取端口，且所述存儲器進(jìn)一步包含用于接收將 數(shù)據(jù)寫入所述存儲器的寫入請求的寫入端口。 在一些實(shí)施例中，所述寫入端口包含用于鎖存在所述寫入端口處接收的輸入數(shù)據(jù) 的輸入鎖存器，所述輸入鎖存器由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述第二時(shí)鐘信號 不同步的時(shí)鐘信號來進(jìn)行時(shí)鐘控制。許多二端口存儲器具有不同步的輸入時(shí)鐘和輸出時(shí)鐘，并且因此，不能將輸入鎖 存器和輸出鎖存器組合來形成觸發(fā)器。然而，該問題已由本發(fā)明的實(shí)施例通過認(rèn)識到感測 放大器電路也包含鎖存器且該鎖存器由與輸出時(shí)鐘同步的時(shí)鐘來進(jìn)行時(shí)鐘控制而得以解 決。因此，其利用該鎖存器與輸出鎖存器來形成觸發(fā)器，并且從而可支持掃描功能。在一些實(shí)施例中，所述端口是配置為接收寫入請求和讀取請求二者的端口，所述 端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器，所述輸入 鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的時(shí)鐘信號來進(jìn)行時(shí)鐘控 制。盡管一些端口僅僅為讀取端口或?qū)懭攵丝?，但是在一些存儲器中，端口配置為?收寫入請求和讀取請求二者。通常在這些系統(tǒng)中，輸入鎖存器是由與對輸出鎖存器進(jìn)行時(shí) 鐘控制的信號同步的信號來進(jìn)行時(shí)鐘控制，并且因此，這兩個(gè)鎖存器可在掃描期間組合，從 而形成觸發(fā)器。在一些實(shí)施例中，所述存儲器包含至少一個(gè)其他端口，所述端口和所述至少一個(gè) 其他端口均包含配置為接收寫入請求和讀取請求二者的端口，所述端口中的每一個(gè)端口 包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器，以及輸出鎖存 器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的時(shí)鐘來進(jìn)行 時(shí)鐘控制。可存在具有許多端口的存儲器，所述端口支持讀取請求和寫入請求二者。這些存 儲器也適于使用復(fù)用器被轉(zhuǎn)換成支持掃描功能。在一些實(shí)施例中，所述存儲器包含用于接收寫入請求的端口，所述端口包含用于 響應(yīng)于所述時(shí)鐘周期的所述第一相而鎖存接收數(shù)據(jù)值以便傳輸?shù)剿龃鎯﹃嚵械妮斎腈i 存器，所述輸入鎖存器包含所述鎖存器，且所述復(fù)用器配置為響應(yīng)于所述掃描使能信號是 有效的而將信號從所述輸入鎖存器路由到所述輸出鎖存器，且響應(yīng)于所述掃描使能信號不 是有效的而將信號從所述輸入鎖存器路由到所述存儲陣列。
一些存儲器具有用于接收寫入請求的端口，所述端口具有輸入鎖存器，所述輸入 鎖存器是由與輸出鎖存器同步的時(shí)鐘來進(jìn)行時(shí)鐘控制。因此，在本發(fā)明的實(shí)施例中，這兩個(gè) 鎖存器使用復(fù)用器組合從而形成觸發(fā)器，并且因此，以由簡單和區(qū)域高效的方式被修改為 支持掃描功能。在一些實(shí)施例中，所述輸入鎖存器和所述復(fù)用器包含單個(gè)復(fù)用器鎖存器電路。在一些實(shí)施例中，復(fù)用器集成到鎖存器中從而形成復(fù)用器鎖存器。與配置為分開 組件的復(fù)用器和鎖存器相比，此方式將附加復(fù)用器的性能影響降低到幾乎為零，然而，確實(shí) 比一個(gè)鎖存器前一個(gè)簡單復(fù)用器需要更多裝置。在一些實(shí)施例中，所述存儲器包含用于接收掃描輸入和數(shù)據(jù)輸入的另一復(fù)用器， 所述另一復(fù)用器配置為響應(yīng)于第二掃描使能信號是有效的而將所述掃描輸入輸出到所述 輸入鎖存器，且響應(yīng)于所述第二掃描使能信號不是有效的而將所述數(shù)據(jù)輸入輸出到所述輸 入鎖存器，所述存取電路形成從所述輸入鎖存器到所述輸出鎖存器的數(shù)據(jù)直接寫入路徑， 所述數(shù)據(jù)響應(yīng)于所述掃描使能信號是有效的且所述第二掃描使能信號不是有效的而不通 過所述存儲陣列。此系統(tǒng)能有利地設(shè)置為具有直接寫入路徑，所述直接寫入路徑能將數(shù)據(jù)直接寫入 而無需將其存儲在存儲器的存儲單元中。這利用以下事實(shí)掃描路徑的引入產(chǎn)生了避免存 儲陣列且簡單地鎖存進(jìn)出的數(shù)據(jù)的路徑。因此，如果附加復(fù)用器被增加以直接鎖存(latch through)可用于測試循環(huán)的其他數(shù)據(jù)，那么該路徑可被再次使用。在一些實(shí)施例中，所述端口包含配置為讀取和寫入數(shù)據(jù)的端口，所述存儲陣列包 含與其關(guān)聯(lián)的用于感測所述存儲陣列的單元中存儲的值的至少一個(gè)感測放大器，所述存儲 器配置為響應(yīng)于讀取請求而產(chǎn)生感測信號以激活所述至少一個(gè)感測放大器，所述存儲器響 應(yīng)于所述掃描使能信號是有效的而不產(chǎn)生所述感測信號。當(dāng)掃描數(shù)據(jù)時(shí)，已發(fā)現(xiàn)如果感測電路不被激活將會是有利的，因?yàn)檫@會節(jié)省功率 且在本發(fā)明的所述實(shí)施例中不需要該電路。因此，掃描使能信號可用于關(guān)閉產(chǎn)生感測信號 的電路。這可在其中端口配置為讀取和寫入端口的實(shí)施例中進(jìn)行，因?yàn)樵谶@些實(shí)施例中， 存在與輸出鎖存器同步的輸入鎖存器，并且如此輸入鎖存器可以用作觸發(fā)器中的第一鎖存 器。在需要使用感測放大器鎖存器作為觸發(fā)器的一個(gè)鎖存器的實(shí)施例中，那么明顯的是，在 掃描期間將感測放大器斷電將不起作用。在一些實(shí)施例中，所述存儲器包含至少一個(gè)其他端口，所述端口和所述至少一個(gè) 其他端口包含配置為接收寫入請求和讀取請求二者的端口，所述端口中的每一個(gè)端口包含 與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器以及輸出鎖存器，所 述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的時(shí)鐘來進(jìn)行時(shí)鐘 控制，所述存儲器配置為響應(yīng)于所述掃描使能信號是有效的而將信號從所述至少一個(gè)其他 端口的所述輸入鎖存器路由到所述輸出鎖存器，且響應(yīng)于所述掃描使能信號不是有效的而 將信號從所述至少一個(gè)其他端口的所述輸入鎖存器路由到所述存儲陣列。包含若干同步的讀取/寫入端口的存儲器可通過利用輸入鎖存器和輸出鎖存器 使用復(fù)用器電路來形成觸發(fā)器而轉(zhuǎn)換為支持掃描功能。在一些實(shí)施例中，所述存儲器配置為響應(yīng)于所述掃描使能信號是有效的而停用所 述存儲陣列。
如果在掃描期間停用存儲陣列，那么將是有利并且節(jié)省功率的，因?yàn)檫@樣節(jié)省了 功率并且不需要存儲陣列。本發(fā)明的第二方面提供一種為存儲器提供掃描功能的方法，所述存儲器包含存 儲陣列，用于存儲數(shù)據(jù)；和存取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列 傳輸所述數(shù)據(jù)，所述存取電路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑；所 述存取電路包含鎖存器，其配置為響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存，和另一鎖 存器，其配置為響應(yīng)于第二時(shí)鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存 器以用于從所述存儲陣列輸出所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步 的；所述方法包含以下步驟提供復(fù)用器，所述復(fù)用器具有掃描輸入和數(shù)據(jù)輸入，所述復(fù)用 器響應(yīng)于掃描使能信號在所述掃描輸入和數(shù)據(jù)輸入之間進(jìn)行選擇；將所述掃描使能信號輸 入到所述復(fù)用器；響應(yīng)于所述掃描使能信號而形成掃描路徑，所述掃描路徑包含連接在一 起以形成主從觸發(fā)器的所述鎖存器和所述另一鎖存器；在所述掃描輸入處輸入掃描數(shù)據(jù)， 及通過所述主從觸發(fā)器而不通過所述存儲陣列來傳輸所述輸入掃描數(shù)據(jù)。本發(fā)明的第三方面提供數(shù)據(jù)存儲構(gòu)件，包含存儲陣列構(gòu)件，用于存儲數(shù)據(jù)；和存 取構(gòu)件，用于傳輸所述數(shù)據(jù)到所述存儲陣列構(gòu)件及從所述存儲陣列構(gòu)件傳輸所述數(shù)據(jù)，所 述存取構(gòu)件形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列構(gòu)件的數(shù)據(jù)路徑，所述存取構(gòu)件包 含鎖存構(gòu)件，用于響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存，和另一鎖存構(gòu)件，用于響應(yīng) 于第二時(shí)鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存構(gòu)件包含輸出鎖存構(gòu)件以用于從所述 存儲陣列構(gòu)件輸出所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步的；所述數(shù) 據(jù)存儲構(gòu)件進(jìn)一步包含復(fù)用構(gòu)件、掃描輸入構(gòu)件和掃描使能輸入構(gòu)件，所述復(fù)用構(gòu)件響應(yīng) 于所述掃描使能輸入處的有效掃描使能信號而形成掃描路徑，所述掃描路徑包含連接在一 起以形成主從觸發(fā)器構(gòu)件的所述鎖存構(gòu)件和所述另一鎖存構(gòu)件，以使得當(dāng)所述掃描使能信 號有效時(shí)，所述掃描輸入處輸入的掃描數(shù)據(jù)通過所述主從觸發(fā)器構(gòu)件而不通過所述存儲陣 列構(gòu)件，且由所述輸出鎖存構(gòu)件輸出。本發(fā)明的上述和其他目標(biāo)、特征和優(yōu)點(diǎn)根據(jù)下文說明性實(shí)施例的詳細(xì)說明將顯而 易見，下文的詳細(xì)說明將參考附圖來解讀。


圖Ia展示根據(jù)現(xiàn)有技術(shù)的存儲器宏；圖Ib展示根據(jù)現(xiàn)有技術(shù)的被修改為支持掃描的存儲器宏；圖2展示根據(jù)本發(fā)明的實(shí)施例的被修改為支持掃描的存儲器宏；圖3a展示根據(jù)本發(fā)明的實(shí)施例的被修改為支持掃描的存儲器宏的一部分；圖北以塊形式展示了存儲器宏，其具有類似于圖3a的那些的支持掃描的修改；圖如展示根據(jù)現(xiàn)有技術(shù)的存儲器位單元片；圖4b展示根據(jù)本發(fā)明的實(shí)施例的存儲器位單元片；圖5更詳細(xì)展示類似于圖4b的存儲器位單元片；及圖6展示說明根據(jù)本發(fā)明的實(shí)施例的方法的流程圖。
具體實(shí)施例方式圖2展示根據(jù)本發(fā)明的實(shí)施例的二端口存儲器。在該存儲器5中存在用于存儲數(shù) 據(jù)的陣列邏輯10和用于提供對該陣列邏輯10的存取的存取電路15。如在圖1的現(xiàn)有技 術(shù)電路中那樣，存在輸入鎖存器30和輸出鎖存器20。也存在附加的測試輸入鎖存器32和 31，我們不必關(guān)注所述測試輸入鎖存器。在該實(shí)施例中，存在路徑50和復(fù)用器52，其一起提供用于掃描數(shù)據(jù)的掃描路徑， 所述掃描數(shù)據(jù)經(jīng)由掃描輸入si輸入到輸入鎖存器30，所述掃描路徑容許掃描數(shù)據(jù)直接傳 到輸出鎖存器20且避免了陣列邏輯10。響應(yīng)于掃描使能信號SE被發(fā)送到邏輯60且發(fā)送到復(fù)用器52，選擇復(fù)用器70的掃 描輸入si并且在該輸入處的數(shù)據(jù)經(jīng)由輸入鎖存器30和掃描路徑50、52發(fā)送到鎖存器20。 以這種方式，輸入鎖存器30和輸出鎖存器20與掃描路徑50、52形成觸發(fā)器，并且因此，利 用也在功能存儲模式下使用的鎖存器，能輸入掃描數(shù)據(jù)且將其輸出到存儲器。在該實(shí)施例中，提供附加邏輯60，其控制復(fù)用器70從而在正常功能模式下選擇數(shù) 據(jù)D輸入，在掃描模式下選擇掃描輸入si，或在測試模式下選擇測試數(shù)據(jù)輸入TD。測試模 式容許測試數(shù)據(jù)而不是功能數(shù)據(jù)被存儲在陣列邏輯10中。應(yīng)注意，盡管在該實(shí)施例中，掃描數(shù)據(jù)路徑展示為由復(fù)用器52響應(yīng)于掃描使能信 號SE來選擇，所述掃描使能信號SE為由邏輯70用來選擇掃描輸入的相同掃描使能信號 SE,但該信號在其他實(shí)施例中可能是不同的信號。因此，當(dāng)復(fù)用器70選擇數(shù)據(jù)D輸入時(shí)，信 號能在復(fù)用器52處選擇掃描數(shù)據(jù)路徑50。這提供了直接寫入特征，其中數(shù)據(jù)能從輸入D寫 入到輸出QA。這可以使數(shù)據(jù)能夠被寫入到存儲陣列以及被輸出，而無需激發(fā)感測放大器，因 為數(shù)據(jù)從輸入被輸出。在其他實(shí)施例中，諸如在掃描俘獲模式下，數(shù)據(jù)輸入可簡單地被移位 通過鎖存器并輸出，而無需存儲在存儲陣列中。圖3a展示根據(jù)本發(fā)明另一實(shí)施例的支持掃描的存儲器的一部分。該電路展示了呈 晶體管形式的常規(guī)感測放大器100，其用于感測存儲在存儲陣列中的信號且將其輸出到輸出 鎖存器20。存在已被引入以支持掃描且充當(dāng)復(fù)用器的附加電路110。該電路具有掃描輸入Si 和選擇輸入DFT，所述選擇輸入DFT在功能模式期間起著將掃描輸入si與感測放大器分離的 作用。在正常功能操作期間，DFT管腳被停用，并且這會通過關(guān)斷晶體管Μ和晶體管P4來阻 斷掃描輸入si。因此，存儲單元和感測放大器100以及輸出鎖存器20以常規(guī)方式操作。在掃描模式下，使DFT管腳有效并且接通晶體管P3和晶體管P4。當(dāng)時(shí)鐘為低 (low)時(shí)，感測信號SAE也為低。在該低相位期間，掃描輸入si通過晶體管P1、晶體管P2、 晶體管P3和晶體管P4傳送到感測放大器的感測節(jié)點(diǎn)。當(dāng)時(shí)鐘變高時(shí)，感測信號SAE被觸 發(fā)為高。在高相位(PHI1時(shí)鐘相位)期間，啟用感測放大器。此時(shí)，掃描輸入被發(fā)送并且然 后鎖存到輸出鎖存器20中。不久之后，PMOS晶體管Pl和PMOS晶體管P2被關(guān)斷，并且從 而將掃描輸入與感測放大器分離。這有效消除了輸入涌過輸出鎖存器。實(shí)際上，在掃描模 式期間，感測放大器100、輸出鎖存器20和電路110充當(dāng)邊緣觸發(fā)的觸發(fā)器。應(yīng)注意，在二端口系統(tǒng)，諸如圖2中所示的系統(tǒng)中(其中鎖存器具有互相同步的時(shí) 鐘)，所述設(shè)備能通過在輸入鎖存器與輸出鎖存器之間提供復(fù)用器從而形成觸發(fā)器來支持 掃描(如圖2中所示)，或者通過使用感測放大器和輸出鎖存器作為觸發(fā)器來支持掃描(如 圖3a中所示)。應(yīng)注意，盡管能使用修改現(xiàn)存電路來支持掃描的兩種方式，但是通常選擇圖2的設(shè)計(jì)，因?yàn)閳D3a的設(shè)計(jì)需要更多電路。然而，在其中輸入時(shí)鐘和輸出時(shí)鐘是異步的情況 下，就不能如圖2中那樣將輸入鎖存器和輸出鎖存器組合。在此類情況下，可使用圖3a的 設(shè)計(jì)，因?yàn)楦袦y放大器100與輸出鎖存器20是同步的，因此，使用根據(jù)圖3a的設(shè)計(jì)，具有異 步的輸入時(shí)鐘和輸出時(shí)鐘的二端口存儲器陣列能支持掃描功能。圖北展示根據(jù)本發(fā)明的實(shí)施例的存儲器宏。雖然類似于圖Ib中所示的現(xiàn)有技術(shù) 的存儲器宏，但是不是在掃描期間使附加鎖存器22與鎖存器20形成觸發(fā)器，使用感測放大 器SA，如圖3a中所示的電路一樣。復(fù)用器52、感測放大器SA和輸出鎖存器20以與關(guān)于圖3a來描述的對應(yīng)組件類似 的方式操作。因此，在掃描期間，啟用掃描使能輸入SEA并且掃描輸入SIA經(jīng)由復(fù)用器52 傳到感測放大器SA。啟用感測放大器且發(fā)送掃描輸入，并且然后將其鎖存到輸出鎖存器20 中。圖如展示通過常規(guī)存儲器的位片，且圖4b展示根據(jù)本發(fā)明的實(shí)施例的存儲器的 位單元片。在功能操作中，這兩種所說明的存儲器以相同的方式運(yùn)行。在寫入循環(huán)期間，寫入 數(shù)據(jù)D通過輸入鎖存器DLAT輸入，并且寫入數(shù)據(jù)D在寫入驅(qū)動器中與寫入掩碼合并，所述 寫入驅(qū)動器然后驅(qū)動數(shù)據(jù)進(jìn)入位單元陣列。在讀取循環(huán)期間，寫入驅(qū)動器被停用，并且位單 元陣列驅(qū)動感測放大器的輸入，當(dāng)時(shí)鐘值SA_CLK被激發(fā)時(shí)，所述感測放大器感測讀取值。 該值然后存儲在SDL設(shè)置支配輸出(set dominate output)鎖存器100中，所述輸出鎖存 器100布置在感測放大器的輸出上，并且然后該值被緩沖且驅(qū)動該值在輸出管腳Q上輸出。為了能夠支持掃描，如圖4b中所示來修改圖4A中的裝置。首先，增加二到一復(fù)用 器到輸入鎖存器DLAT，從而形成組合復(fù)用器鎖存器200。因此，以與圖2存儲器類似的方 式，使用復(fù)用器提供掃描路徑來修改圖4B的存儲器以支持掃描，所述掃描路徑組合了輸入 鎖存器和輸出鎖存器。已增加附加控制管腳SE，所述管腳實(shí)現(xiàn)了掃描且使得在鎖存器200處選擇掃描輸 入且經(jīng)由掃描路徑50將輸出發(fā)送到SDL輸出鎖存器。存在附加控制信號SE2，其被增加到 SDL鎖存器，并且使得所述SDL鎖存器選擇來自掃描路徑50的輸入而不是來自感測放大器 的輸入作為其輸入，所述感測放大器包含由位單元陣列輸出的數(shù)據(jù)。因此，在掃描期間，使 得掃描使能信號SE有效以便掃描輸入沿著掃描路徑50到達(dá)鎖存器SDL。也使得另一使能 信號SE2有效以便在該SDL鎖存器處選擇來自掃描路徑50的輸入。在掃描俘獲模式下，掃描使能信號未被設(shè)置，并且因此數(shù)據(jù)經(jīng)由鎖存器DLAT輸 入，然而，由于數(shù)據(jù)僅需要通過掃描鏈進(jìn)行鎖存并輸出，所以設(shè)置另一使能SE2信號并且其 選擇數(shù)據(jù)輸入104，以使得沿著掃描路徑50的數(shù)據(jù)經(jīng)由輸入104輸入，并經(jīng)由鎖存器SDL輸 出，且不通過位單元陣列。位單元陣列和感測放大器響應(yīng)于SE2信號而斷電，因?yàn)椴恍枰?們并且這會節(jié)省功率消耗。在掃描移位循環(huán)中，設(shè)置掃描使能信號SE，并且因此，將掃描輸入Q_Si輸入到復(fù) 用器鎖存器DLAT 200。在這種情況下，如同在掃描俘獲模式下，設(shè)置另一使能SE2信號，這 意味著掃描數(shù)據(jù)沿著掃描路徑50且經(jīng)由鎖存器SDL輸出。在該情況下，掃描數(shù)據(jù)也不通過 位單元陣列。布置該電路以便在掃描俘獲模式和掃描移位循環(huán)模式下，位單元陣列和感測 放大器響應(yīng)于另一使能信號SE2而斷電。因此，在這些模式下，電路的這些部件被斷電并且不進(jìn)行操作。這節(jié)省了功率消耗。在直接寫入模式下，將寫入數(shù)據(jù)發(fā)送到位單元陣列并且寫入一位置，但是相同的 數(shù)據(jù)也通過到達(dá)存儲器的輸出Q。常規(guī)地，這通過在寫入操作期間激發(fā)感測放大器來完成， 然而，使用本發(fā)明的實(shí)施例的新鎖存器結(jié)構(gòu)，鎖存器100的附加輸入可用于與將數(shù)據(jù)寫入 到位單元陣列并行地使寫入數(shù)據(jù)經(jīng)由路徑50通過到達(dá)該輸出。因此，感測放大器并不需要 被激發(fā)。從輸出Q看到的功能性是相同的，但是總體功率更低，因?yàn)榧ぐl(fā)感測放大器比使用 新的鎖存器輸入使用更多功率。此外，在該實(shí)施例中，將直接寫入路徑集成到SDL鎖存器中，并且這對正常讀取路 徑產(chǎn)生零時(shí)序懲罰(zero timing penalty)，如圖5中可見。在寫入期間，經(jīng)過感測放大器 的正向路徑不被使用，且SA_CLK不激發(fā)，因而這減少了功率消耗。在正常操作中，掃描使能信號SE和另一使能信號SE2不是有效的，并且因此，數(shù)據(jù) 進(jìn)入鎖存器200且直接發(fā)送到寫入驅(qū)動器，在寫入驅(qū)動器中，將數(shù)據(jù)寫入到位單元陣列。在 讀取模式下，感測放大器感測數(shù)據(jù)且將數(shù)據(jù)發(fā)送到SDL鎖存器，數(shù)據(jù)從SDL鎖存器被輸出。因此，在俘獲或者掃描循環(huán)期間，位單元陣列中的所有活動都被停用。寫入緩沖器 不寫入數(shù)據(jù)，且感測放大器不激發(fā)。在俘獲(或者直接寫入)期間，2 1復(fù)用鎖存器200 選擇D輸入。在系統(tǒng)時(shí)鐘的上升沿，Lat_CLK激發(fā)且關(guān)閉DLAT。另一個(gè)時(shí)鐘容許寫入數(shù)據(jù) 傳送通過SDL并直接傳到輸出Q。該時(shí)鐘并未展示。輸出時(shí)序和寫入循環(huán)等同，并且DLAT 和SDL在觸發(fā)器中以主從方式起作用。在掃描循環(huán)期間，在鎖存器200上的2 1復(fù)用器選擇掃描輸入Q_SI。在這種情 況下，輸出Q_S0[I]連接到Q_SI[I+1]。換句話說，掃描鏈?zhǔn)怪低ㄟ^這些單元并通過兩個(gè)鎖 存器DLAT和SDL的主從組合。Q上的時(shí)序與直接寫入的寫入循環(huán)期間的時(shí)序相同。再次， 陣列和感測放大器斷電以減小功率。應(yīng)注意，可設(shè)置系統(tǒng)以便選擇掃描移位，掃描俘獲和直接寫入路徑且控制感測放 大器的斷電并且在掃描移位和掃描俘獲中控制存儲陣列的斷電的SE2信號響應(yīng)于掃描使 能信號以及響應(yīng)于“直接寫入”請求而產(chǎn)生，直接寫入請求由用戶產(chǎn)生。在一些實(shí)施例中，存儲器的左手側(cè)和右手側(cè)具有其自身的掃描鏈，以便減少每條 掃描鏈的長度。每條掃描鏈具有其自身的掃描輸入SI和掃描輸出管腳，所述掃描輸入SI 連接到掃描鏈中MSB的Q_SI輸入，所述掃描輸出管腳為掃描鏈中LSB的Q的拷貝。掃描輸 入/輸出管腳容許將該掃描鏈與其他掃描鏈固定在一起，所述其他掃描鏈可根據(jù)需要而存 在于其他存儲器或標(biāo)準(zhǔn)單元邏輯中。圖5展示與圖如的存儲器類似的存儲器，其中SDL鎖存器300以電路形式展示，以 使得能夠看出復(fù)用器201在鎖存器202中的集成。該存儲器裝置存在兩個(gè)輸入；數(shù)據(jù)輸入 D和掃描輸入Si。這兩個(gè)輸入在復(fù)用器201處被接收，所述復(fù)用器201響應(yīng)于掃描使能信 號SE選擇掃描輸入Si，或選擇數(shù)據(jù)輸入D。輸入鎖存器202從復(fù)用器10接收數(shù)據(jù)，且當(dāng)在 掃描使能不是有效的情況下存儲器在功能寫入模式下操作時(shí)，數(shù)據(jù)輸入從鎖存器傳到寫入 驅(qū)動器135，所述寫入驅(qū)動器135響應(yīng)于經(jīng)由鎖存器145接收的寫入使能信號，來將值寫入 到位單元陣列140。因此，輸入鎖存器202和復(fù)用器201對應(yīng)于圖4b的DLAT 200。在功能 讀取模式下，存儲陣列140中存儲的數(shù)據(jù)由感測放大器150感測且輸出到輸出鎖存器100。 在功能模式下，輸出鎖存器300由SA_clk進(jìn)行時(shí)鐘控制，SA_clk也對感測放大器和位單元陣列進(jìn)行時(shí)鐘控制。在該模式下，在鎖存器300中的復(fù)用器132具有選擇信號，所述選擇信 號并不被進(jìn)行時(shí)鐘控制且控制復(fù)用器恒定地選擇輸入134。因此，輸出鎖存器130充當(dāng)標(biāo)準(zhǔn) 鎖存器且鎖存所接收的值并且經(jīng)由輸出Qn將其輸出。此圖展示了存儲器5的第η個(gè)位片， 并且因此，輸出值是輸出值Q的第η個(gè)位Qn。在掃描模式下，使掃描使能信號SE有效并且由復(fù)用器201選擇輸入Si。該掃描數(shù) 據(jù)由復(fù)用器201輸出到鎖存器202，從鎖存器202其被輸出到輸出鎖存器300的次級輸入 132。在掃描模式下，關(guān)閉存儲陣列140的時(shí)鐘SA_clk使得存儲陣列不工作。此外，不存在 寫入使能信號，因此，在掃描模式下，鎖存器202的輸出并不在位單元陣列140處被接收。在掃描模式期間，對位單元陣列140和感測放大器150進(jìn)行時(shí)鐘控制并且也對鎖 存器300的初級輸入的傳輸門和三態(tài)反相器M進(jìn)行時(shí)鐘控制的SA_clk不被時(shí)鐘控制，因 此，位單元陣列和感測放大器不工作，且三態(tài)反相器M永久導(dǎo)電。在掃描模式期間，復(fù)用器 130具有l(wèi)at_clk作為其選擇信號，并且因此，響應(yīng)于該時(shí)鐘在輸入132與輸入134之間進(jìn) 行選擇，并且因而，該時(shí)鐘對反饋回路以及因此鎖存器進(jìn)行時(shí)鐘控制。輸入鎖存器201也由 lat_clk進(jìn)行時(shí)鐘控制，因此鎖存器300和鎖存器201是同步的，且在掃描模式下形成觸發(fā) 器，并且掃描數(shù)據(jù)通過所述觸發(fā)器且在輸出Qn處輸出。復(fù)用器130在鎖存器300的反饋回路上，并且不在正向讀取路徑上，因此其并不影 響在功能模式下鎖存器的性能，但確實(shí)提供了用于掃描模式的附加輸入。盡管已就功能和掃描模式而言描述了存儲器5，但是存儲器5也能在直接寫入模 式下操作，其中在復(fù)用器201上的掃描使能信號SE不是有效的以便選擇數(shù)據(jù)輸入D。然而， 寫入驅(qū)動器和感測放大器被斷電且SA_clk不進(jìn)行時(shí)鐘控制，以便數(shù)據(jù)被傳到鎖存器300的 次級輸入132。復(fù)用器130由lat_clk進(jìn)行時(shí)鐘控制且三態(tài)反相器永久導(dǎo)通，以便鎖存器 300與輸入鎖存器202同步，并且數(shù)據(jù)通過輸入鎖存器202和輸出鎖存器300被寫入。圖6展示說明根據(jù)本發(fā)明的實(shí)施例的方法的流程圖。在該方法中，確定是否接收到掃描使能信號。如果沒有接收到，那么選擇數(shù)據(jù)輸 入。如果接收到，那么選擇掃描輸入。如果選擇數(shù)據(jù)輸入，那么確定是否接收到直接寫入使 能信號，這對應(yīng)于圖4b的SE2信號，如果接收到，那么形成路徑，此路徑連接兩個(gè)鎖存器從 而形成觸發(fā)器。這提供用于數(shù)據(jù)的路徑，此路徑避免了存儲陣列。如果并未接收到直接寫 入使能信號，那么數(shù)據(jù)儲存器就處于功能存儲模式且輸入數(shù)據(jù)被傳輸?shù)酱鎯﹃嚵?。如果接收到掃描使能信號，那么選擇掃描輸入，且形成路徑，所述路徑連接兩個(gè)鎖 存器以便經(jīng)由這兩個(gè)鎖存器而不經(jīng)由存儲陣列來發(fā)送掃描數(shù)據(jù)，如同直接寫入情況下那 樣。盡管在本文中已參閱附圖詳細(xì)描述了本發(fā)明的說明性實(shí)施例，但是應(yīng)了解，本發(fā) 明不限于那些精確的實(shí)施例，且在不脫離由隨附權(quán)利要求書界定的本發(fā)明范疇和精神的情 況下，可由本領(lǐng)域技術(shù)人員在所述實(shí)施例中實(shí)現(xiàn)各種變化和修改。舉例來說，在不脫離本發(fā) 明范疇的情況下，可將獨(dú)立權(quán)利要求的特征與以下從屬權(quán)利要求的特征進(jìn)行各種組合。
權(quán)利要求
1.一種存儲器，包含存儲陣列，用于存儲數(shù)據(jù)；及存取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述 存取電路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑，所述存取電路包含鎖 存器，其配置為響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存；和另一鎖存器，其配置為響應(yīng)于 第二時(shí)鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器以用于從所述存儲陣 列輸出所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步的；所述存儲器進(jìn)一步 包含復(fù)用器、掃描輸入和掃描使能輸入，所述復(fù)用器響應(yīng)于所述掃描使能輸入處的有效掃 描使能信號以形成包含連接在一起以形成主從觸發(fā)器的所述鎖存器和所述另一鎖存器的 掃描路徑，以使得當(dāng)所述掃描使能信號有效時(shí)，所述掃描輸入處輸入的掃描數(shù)據(jù)通過所述 主從觸發(fā)器而不通過所述存儲陣列，且由所述輸出鎖存器來輸出。
2.根據(jù)權(quán)利要求1所述的存儲器，所述存儲器包含用于接收從所述存儲陣列讀取數(shù)據(jù) 的讀取請求的端口，所述端口包含感測放大器電路，其響應(yīng)于通過所述第一時(shí)鐘信號的所 述第一相觸發(fā)的感測信號來感測并鎖存所述存儲陣列的存儲單元中存儲的值，以及用于輸 出所述感測值的所述輸出端口 ；其中所述感測放大器包含所述鎖存器；及所述復(fù)用器配置為響應(yīng)于所述掃描使能信號不是有效的而將所述掃描輸入與所述感 測放大器分離，且響應(yīng)于所述掃描使能信號是有效的而將所述掃描輸入連接到所述感測放 大器。
3.根據(jù)權(quán)利要求2所述的存儲器，其中所述第一時(shí)鐘信號和第二時(shí)鐘信號包含相同時(shí)鐘信號。
4.根據(jù)權(quán)利要求2所述的存儲器，其中所述復(fù)用器包含至少一個(gè)開關(guān)，該開關(guān)布置為 響應(yīng)于所述有效感測信號的接收將所述掃描輸入與所述感測放大器電路分離。
5.根據(jù)權(quán)利要求4所述的存儲器，其中所述至少一個(gè)開關(guān)包含pmos晶體管，其配置為 接收所述感測信號且布置在所述掃描輸入與所述感測放大器電路之間。
6.根據(jù)權(quán)利要求2所述的存儲器，其中所述存儲單元包含具有位線和互補(bǔ)位線的位單 元，所述感測放大器配置為通過感測所述位線來感測所述位單元中存儲的數(shù)據(jù)，且所述復(fù) 用器配置為響應(yīng)于所述掃描使能信號將所述掃描輸入和所述掃描輸入的互補(bǔ)值分別傳輸 到所述位線和互補(bǔ)位線。
7.根據(jù)權(quán)利要求2所述的存儲器，所述端口包含讀取端口，且所述存儲器進(jìn)一步包含 用于接收將數(shù)據(jù)寫入所述存儲器的寫入請求的寫入端口。
8.根據(jù)權(quán)利要求7所述的存儲器，其中所述寫入端口包含用于鎖存在所述寫入端口處 接收的輸入數(shù)據(jù)的輸入鎖存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的 所述第二時(shí)鐘信號不同步的時(shí)鐘信號來進(jìn)行時(shí)鐘控制。
9.根據(jù)權(quán)利要求2所述的存儲器，其中所述端口是配置為接收寫入請求和讀取請求二 者的端口，所述端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖 存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的時(shí)鐘信號 來進(jìn)行時(shí)鐘控制。
10.根據(jù)權(quán)利要求2所述的存儲器，所述存儲器包含至少一個(gè)其他端口，所述端口和所 述至少一個(gè)其他端口均包含配置為接收寫入請求和讀取請求二者的端口，所述端口中的每 一個(gè)端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器，以及 輸出鎖存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的時(shí) 鐘來進(jìn)行時(shí)鐘控制。
11.根據(jù)權(quán)利要求1所述的存儲器，其中所述存儲器包含用于接收寫入請求的端口，所 述端口包含用于響應(yīng)于所述時(shí)鐘周期的所述第一相而鎖存接收的數(shù)據(jù)值以便傳輸?shù)剿?存儲陣列的輸入鎖存器，所述輸入鎖存器包含所述鎖存器，且所述復(fù)用器配置為響應(yīng)于所 述掃描使能信號是有效的而將信號從所述輸入鎖存器路由到所述輸出鎖存器，且響應(yīng)于所 述掃描使能信號不是有效的而將信號從所述輸入鎖存器路由到所述存儲陣列。
12.根據(jù)權(quán)利要求11所述的存儲器，其中所述輸入鎖存器和所述復(fù)用器包含單個(gè)復(fù)用 器鎖存器電路。
13.根據(jù)權(quán)利要求11所述的存儲器，其中所述存儲器包含用于接收掃描輸入和數(shù)據(jù)輸 入的另一復(fù)用器，所述另一復(fù)用器配置為響應(yīng)于第二掃描使能信號是有效的而將所述掃描 輸入輸出到所述輸入鎖存器，且響應(yīng)于所述第二掃描使能信號不是有效的而將所述數(shù)據(jù)輸 入輸出到所述輸入鎖存器，所述存取電路形成從所述輸入鎖存器到所述輸出鎖存器的數(shù)據(jù) 直接寫入路徑，所述數(shù)據(jù)響應(yīng)于所述掃描使能信號是有效的且所述第二掃描使能信號不是 有效的而不通過所述存儲陣列。
14.根據(jù)權(quán)利要求11所述的存儲器，其中所述端口包含配置為讀取和寫入數(shù)據(jù)的端 口，所述存儲陣列包含與其關(guān)聯(lián)的用于感測所述存儲陣列的單元中存儲的值的至少一個(gè)感 測放大器，所述存儲器配置為響應(yīng)于讀取請求產(chǎn)生感測信號以激活所述至少一個(gè)感測放大 器，所述存儲器響應(yīng)于所述掃描使能信號是有效的而不產(chǎn)生所述感測信號。
15.根據(jù)權(quán)利要求11所述的存儲器，其中所述存儲器包含至少一個(gè)其他端口，所述端 口和所述至少一個(gè)其他端口包含配置為接收寫入請求和讀取請求二者的端口，所述端口中 的每一個(gè)端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器 及輸出鎖存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時(shí)鐘控制的所述時(shí)鐘同步的 時(shí)鐘來進(jìn)行時(shí)鐘控制，所述存儲器配置為響應(yīng)于所述掃描使能信號是有效的而將信號從所 述至少一個(gè)其他端口的所述輸入鎖存器路由到所述輸出鎖存器，且響應(yīng)于所述掃描使能信 號不是有效的而將信號從所述至少一個(gè)其他端口的所述輸入鎖存器路由到所述存儲陣列。
16.根據(jù)權(quán)利要求1所述的存儲器，所述存儲器配置為響應(yīng)于所述掃描使能信號是有 效的而停用所述存儲陣列。
17.一種為存儲器提供掃描功能的方法，所述存儲器包含存儲陣列，用于存儲數(shù)據(jù)；及存取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述 存取電路形成用于將數(shù)據(jù)輸入以及輸出到所述存儲陣列的數(shù)據(jù)路徑；所述存取電路包含 鎖存器，其配置為響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存；和另一鎖存器，其配置為響應(yīng) 于第二時(shí)鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器以用于從所述存儲 陣列輸出所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步的；所述方法包含以 下步驟提供復(fù)用器，所述復(fù)用器具有掃描輸入和數(shù)據(jù)輸入，所述復(fù)用器響應(yīng)于掃描使能信號 在所述掃描輸入與數(shù)據(jù)輸入之間進(jìn)行選擇； 將所述掃描使能信號輸入到所述復(fù)用器；響應(yīng)于所述掃描使能信號而形成掃描路徑，所述掃描路徑包含連接在一起以形成主從 觸發(fā)器的所述鎖存器和所述另一鎖存器；在所述掃描輸入處輸入掃描數(shù)據(jù)，及通過所述主從觸發(fā)器而不通過所述存儲陣列來傳 輸所述輸入掃描數(shù)據(jù)。
18. 一種數(shù)據(jù)存儲構(gòu)件，包含 存儲陣列構(gòu)件，用于存儲數(shù)據(jù)；及存取構(gòu)件，用于傳輸所述數(shù)據(jù)到所述存儲陣列構(gòu)件及從所述存儲陣列構(gòu)件傳輸所述數(shù) 據(jù)，所述存取構(gòu)件形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列構(gòu)件的數(shù)據(jù)路徑，所述存取 構(gòu)件包含鎖存構(gòu)件，用于響應(yīng)于第一時(shí)鐘信號的第一相來進(jìn)行鎖存；和另一鎖存構(gòu)件，用 于響應(yīng)于第二時(shí)鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存構(gòu)件包含輸出鎖存構(gòu)件以用于 從所述存儲陣列構(gòu)件輸出所述數(shù)據(jù)，且所述第一時(shí)鐘信號和第二時(shí)鐘信號是互相同步的； 所述數(shù)據(jù)存儲構(gòu)件進(jìn)一步包含復(fù)用構(gòu)件、掃描輸入構(gòu)件和掃描使能輸入構(gòu)件，所述復(fù)用構(gòu)件響應(yīng)于所述掃描使能輸 入處的有效掃描使能信號而形成掃描路徑，所述掃描路徑包含連接在一起以形成主從觸發(fā) 器構(gòu)件的所述鎖存構(gòu)件和所述另一鎖存構(gòu)件，以使得當(dāng)所述掃描使能信號有效時(shí)，所述掃 描輸入處輸入的掃描數(shù)據(jù)通過所述主從觸發(fā)器構(gòu)件而不通過所述存儲陣列構(gòu)件，且由所述 輸出鎖存構(gòu)件輸出。
全文摘要
本發(fā)明涉及支持存儲器內(nèi)的掃描功能。公開了存儲器，包含存儲數(shù)據(jù)的存儲陣列；和存取電路，用于傳輸數(shù)據(jù)到存儲陣列且從其傳輸數(shù)據(jù)。存取電路形成數(shù)據(jù)路徑以將數(shù)據(jù)輸入和輸出到該陣列。存取電路包含鎖存器，其響應(yīng)于第一時(shí)鐘信號的第一相來鎖存；和另一鎖存器，其響應(yīng)于第二時(shí)鐘信號的第二相來鎖存，該另一鎖存器包含輸出鎖存器以從存儲陣列輸出數(shù)據(jù)，第一和第二時(shí)鐘信號互相同步。存儲器還包含復(fù)用器、掃描輸入和掃描使能輸入，復(fù)用器響應(yīng)于掃描使能輸入處的有效掃描使能信號形成掃描路徑，其包含連接在一起以形成主從觸發(fā)器的該鎖存器和另一鎖存器，使得當(dāng)掃描使能信號有效時(shí)掃描數(shù)據(jù)通過主從觸發(fā)器而不通過存儲陣列且由輸出鎖存器輸出。
文檔編號G11C29/32GK102087881SQ20101028917
公開日2011年6月8日 申請日期2010年9月20日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者G·R·瓦戈納, G·楊, P·D·霍克西, P·S·休斯, Y·K·鐘 申請人:Arm有限公司