專利名稱：一次可編程電阻隨機(jī)存儲器、讀寫電路及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電阻隨機(jī)存儲器技術(shù)領(lǐng)域(Resistive Random Access Memory, RRAM)，尤其涉及一種基于2TCTransist0r，選通管)2R(Resistance，存儲電阻)結(jié)構(gòu)的、具有抗功耗分析攻擊的能力的、一次可編程(On-Time Progamable, OTP)電阻隨機(jī)存儲器，以及該一次可編程電阻隨機(jī)存儲器的讀寫電路及其操作方法。
背景技術(shù)：
半導(dǎo)體存儲器使用“O”或者“ 1，，的數(shù)據(jù)組合來存儲信息的，組成大容量存儲器的每個存儲器件單元可以存儲一個數(shù)據(jù)(“O”或者“1”)。通常，以掉電后存儲器的數(shù)據(jù)是否繼續(xù)存儲在存儲器中判斷，存儲器可以而分為揮發(fā)存儲器和非揮發(fā)存儲器，其中非揮發(fā)存儲器掉電后數(shù)據(jù)能繼續(xù)保持。同時，在信息安全領(lǐng)域，存儲器所存儲的信息的安全保密性是重要的一個方面。例如，用來存儲密碼的存儲器，需要高度的安全性。而功耗分析(Power Analysis)攻擊是黑客最常用的攻擊手段之一，即通過對存儲單元進(jìn)行讀操作，根據(jù)對每個存儲單元進(jìn)行讀操作時的功耗大小，可以分析判斷出每個存儲單元所存儲的數(shù)據(jù)狀態(tài)。以上的功耗分析攻擊的基本原理是基于現(xiàn)有技術(shù)的存儲器在讀“O ”和讀“ 1”時的功耗是不相同的。對于RRAM，功耗分析主要是通過“高阻態(tài)”或者“低阻態(tài)”的存儲電阻的電流所產(chǎn)生的功耗，對于傳統(tǒng)的RRAM結(jié)構(gòu)，由于施加的讀信號一定，通過“高阻態(tài)”存儲電阻的功耗遠(yuǎn)小于通過“低阻態(tài)”存儲電阻的功耗，因此，可以輕松辨別出存儲電阻的電阻狀態(tài)，進(jìn)而讀出數(shù)據(jù)。同時，一次可編程(OTP)存儲器廣泛應(yīng)用于各種嵌入式系統(tǒng)，通常，嵌入式系統(tǒng)要求OTP存儲器功耗低、占用面積小，同時，還要求具有信息存儲安全的特點(diǎn)，尤其是能夠抗功耗分析攻擊。因此，該發(fā)明結(jié)合電阻隨機(jī)存儲器的特點(diǎn)，提出了一種抗功耗分析攻擊的、 功耗低、面積小的OTP電阻隨機(jī)存儲器。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，基于現(xiàn)有OTP存儲器數(shù)據(jù)存儲器安全性能低、以及 OTP存儲器嵌入應(yīng)用的低功耗、小面積的要求，而提出一種OTP電阻隨機(jī)存儲器、讀寫電路及其編程方法。本發(fā)明提供的OTP電阻隨機(jī)存儲器可用于抗功耗分析攻擊，包括第一存儲電阻，用于選通所述第一存儲電阻的第一選通管，第二存儲電阻，以及用于選通所述第二存儲電阻的第二選通管；其中，一次可編程操作之前，第一存儲電阻和第二存儲電阻都置于高阻態(tài)；一次可編程操作時，將其中一個存儲電阻置位操作為低阻態(tài)；
其中，所述存儲電阻為二元或者二元以上的多元金屬氧化物，所述第一存儲電阻和第二存儲電阻分別連接于第一位線、第二位線。根據(jù)本發(fā)明提供的OTP電阻隨機(jī)存儲器，其中，所述一次可編程電阻隨機(jī)存儲器被編程操作后，第一存儲電阻處于高阻態(tài)且第二存儲電阻處于低阻態(tài)時，所述電阻隨機(jī)存儲器存儲第一數(shù)據(jù)狀態(tài)；第一存儲電阻處于低阻態(tài)且第二存儲電阻處于高阻態(tài)時，所述電阻隨機(jī)存儲器存儲第二數(shù)據(jù)狀態(tài)。所述第一選通管與第二選通管的控制端并聯(lián)連接于同一條字線。所述金屬氧化物是銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物之一。所述第一存儲電阻和第二存儲電阻結(jié)構(gòu)參數(shù)相同，所述第一選通管和第二選通管結(jié)構(gòu)參數(shù)相同。根據(jù)本發(fā)明提供的OTP電阻隨機(jī)存儲器，其中，讀取所述一次可編程電阻隨機(jī)存儲器的第一數(shù)據(jù)狀態(tài)或第二數(shù)據(jù)狀態(tài)時，從第一位線和第二位線上分別同時施加讀操作信號于第一存儲電阻、第二存儲電阻，第一位線上流過的電流與第二位線上流過的電流之和相同。所述讀操作信號為電流信號或者電壓信號。作為較佳實(shí)施例，所述第一選通管與第二選通管均為MOS管。作為第一選通管的 MOS管的源端與作為第二選通管的MOS管的源端同時并聯(lián)連接于同一源線。作為第一選通管的MOS管的漏端與第一存儲電阻串聯(lián)連接，作為第二選通管的MOS管的漏端與第二存儲電阻串聯(lián)連接。根據(jù)本發(fā)明的又一實(shí)施例，所述第一選通管與第二選通管為三極管或者二極管。本發(fā)明同時提供以上所述OTP電阻隨機(jī)存儲器的讀寫電路，用于對所述一次可編程電阻隨機(jī)存儲器按照行和列的形式排列而成的一次可編程電阻隨機(jī)存儲器陣列編程，其包括讀電路模塊，用于讀出所述一次可編程電阻隨機(jī)存儲器的數(shù)據(jù)狀態(tài)；置位寫驅(qū)動模塊，用于完成存儲電阻從高阻態(tài)向低阻態(tài)轉(zhuǎn)變的置位編程操作；以及外灌式端口，用于輸入外部復(fù)位電路模塊的復(fù)位信號、將所述一次可編程電阻隨機(jī)存儲器中的第一存儲電阻和第二存儲電阻都復(fù)位操作為高阻態(tài)。根據(jù)本發(fā)明所提供的OTP電阻隨機(jī)存儲器的讀寫電路，其中，所述OTP電阻隨機(jī)存儲器陣列包括用于控制位線是否導(dǎo)通的位線選通管；以及用于控制位線選通管的選擇線。所述讀寫電路還包括源線，每相鄰兩行的OTP程電阻隨機(jī)存儲器共用一條源線。 所述外灌式端口連接于所述源線。進(jìn)一步，本發(fā)明還提供OTP電阻隨機(jī)存儲器的編程方法。該方法包括以下步驟(1)在所述一次可編程電阻隨機(jī)存儲器出廠封裝前，經(jīng)過外灌式端口接通外部復(fù)位電路模塊，外部復(fù)位電路模塊所產(chǎn)生的復(fù)位信號將一次可編程電阻隨機(jī)存儲器的第一存儲電阻或者第二存儲電阻都寫為高阻態(tài)；(2)用戶使用時，在一次可編程電阻隨機(jī)存儲器陣列選中欲編程操作的一次可編程電阻隨機(jī)存儲器單元；以及(3)通過置位寫驅(qū)動模塊施加置位信號于已選中的一次可編程電阻隨機(jī)存儲器單元，將該一次可編程電阻隨機(jī)存儲器單元中的一個存儲電阻寫為低阻態(tài)。作為該編程方法的較佳實(shí)施例，還包括在步驟⑴和步驟(2)之間的步驟(Ib) 切斷外灌式端口。本發(fā)明的技術(shù)效果是，OTP電阻隨機(jī)存儲器采用對稱的2T2R結(jié)構(gòu)、并依靠分別通過兩個存儲電阻R的電流大小的相互比對以判別存儲狀態(tài)，因此在讀“1”和讀“0”時的功耗均相同，從而能夠用于抗功耗分析攻擊；進(jìn)一步，結(jié)合OTP電阻隨機(jī)存儲器用戶只需要一次編程的特點(diǎn)，將OTP電阻隨機(jī)存儲器中存儲電阻R均置于高阻態(tài)交付給用戶編程使用，利用從高阻態(tài)向低阻態(tài)的^^ (位置)過程功耗低、Set脈沖信號簡單的特點(diǎn)，可以實(shí)現(xiàn)OTP電阻隨機(jī)存儲器的低功耗、小面積的特點(diǎn)。


圖1是本發(fā)明實(shí)施例提供的OTP電阻隨機(jī)存儲器的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)ITlR電阻隨機(jī)存儲器的編程示意圖；圖3是本發(fā)明實(shí)施例提供的OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)示意圖；圖4是本發(fā)明又一實(shí)施例提供的OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述。圖1所示為本發(fā)明實(shí)施例提供的OTP電阻隨機(jī)存儲器的結(jié)構(gòu)示意圖。如圖1所示， 給出了一個存儲單元的OTP電阻隨機(jī)存儲器10。OTP電阻隨機(jī)存儲器10包括第一存儲電阻11以及與第一存儲電阻相串聯(lián)的第一選通管12、第二存儲電阻13以及與第二存儲電阻相串聯(lián)的第二選通管14。存儲電阻定義為R(Resistance)、選通管定義為T(Transistor)， 所以該電阻隨機(jī)存儲器為2T2R結(jié)構(gòu)。在該實(shí)施例中，第一存儲電阻11的一端與第一選通管12串聯(lián)，另一端還與位線1相連接；第二存儲電阻13的一端與第二選通管14串聯(lián)，另一端還與位線2相連接。第一選通管12和第二選通管14可以通過電信號使其導(dǎo)通與關(guān)斷， 在本實(shí)施例中，以選通管為NMOS管(在柵極上施加高電平信號時導(dǎo)通)說明，在其它實(shí)施例中，選通管也可以為PMOS管或者三極管或者二極管等，選通管的具體類型不受本發(fā)明限制，本領(lǐng)域技術(shù)人員可以根據(jù)具體情況需要而選擇不同類型的選通管。選通管為NMOS管時，第一選通管12的柵端和第二選通管142的柵端同時并聯(lián)連接到同一字線，第一選通管 12的漏端與第一存儲電阻11直接連接，第二選通管14的漏斷與第二存儲電阻13直接連接，第一選通管12的源端和第二選通管14的源端同時并聯(lián)到同一源線。第一選通管12和第二選通管14為兩相同的選通管，具有相同的結(jié)構(gòu)參數(shù)，同樣，第一存儲電阻11和第二存儲電阻13也為兩相同的存儲電阻，具有相同的結(jié)構(gòu)參數(shù)。第一選通管12和第二選通管14 可以在為一批器件在同一制造工藝過程中制造完成，因此，兩者具有基本相同閾值電壓、基本相同的導(dǎo)通電阻等。第一存儲電阻11和第二存儲電阻13優(yōu)選為同一批存儲電阻并且在在同一制造工藝過程中完成，由于第一存儲電阻11和第二存儲電阻13可以為在物理空間上兩相鄰的存儲電阻，從而可以最大可能避免由于工藝波動差導(dǎo)致兩個存儲電阻的特性差異，因此，第一存儲電阻11和第二存儲電阻13具有基本相同的存儲特性。
繼續(xù)如圖1所示，第一存儲電阻U、第二存儲電阻13均為具有存儲特性的二元或者二元以上的多元金屬氧化物，第一存儲電阻和第二存儲電阻可以為銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物或者鋅的氧化物，這些金屬氧化物可以在在電信號(包括電壓信號和電流信號)作用下可以實(shí)現(xiàn)高阻態(tài)(High Resistance, HR)和低阻態(tài)(LowResistance，LR)之間來回轉(zhuǎn)換， 從而實(shí)現(xiàn)數(shù)據(jù)存儲。圖2所示為現(xiàn)有技術(shù)ITlR電阻隨機(jī)存儲器的編程示意圖。圖1所示的2T2R結(jié)構(gòu) OTP電阻隨機(jī)存儲器中，取其中的第一存儲電阻11和第一選通管12就是圖2右邊所示的 ITlR結(jié)構(gòu)電阻隨機(jī)存儲器。該ITlR電阻隨機(jī)存儲器是傳統(tǒng)類型的結(jié)構(gòu)，圖2中左邊示意性給出了 ITlR電阻隨機(jī)存儲器的編程信號示意圖。當(dāng)在存儲電阻11為高阻態(tài)時，在其兩端施加特定電壓脈沖信號或者電流脈沖信號，存儲電阻11可以從高阻態(tài)轉(zhuǎn)換為低阻態(tài)，該過程稱之為置位Get)過程，該特定電壓脈沖信號或者電流脈沖信號也稱之為kt脈沖；相反地，當(dāng)在存儲電阻11為低阻態(tài)時，在其兩端施加特定電壓脈沖信號或者電流脈沖信號，存儲電阻11可以從低阻態(tài)轉(zhuǎn)換為高阻態(tài)，該過程稱之為復(fù)位(Reset)過程，該特定電壓脈沖信號或者電流脈沖信號也稱之為Reset脈沖?，F(xiàn)有技術(shù)中，電阻隨機(jī)存儲器的Set和Reset 操作通常需要圖2中左邊所示的脈沖信號，如圖2所示，其中16為Set脈沖，18為Reset脈沖。對于各種基于金屬氧化物材料的電阻隨機(jī)存儲器，Set脈沖相對Reset脈沖幅度低并且脈沖時間長，因此，Set脈沖相對簡單。并且在其他進(jìn)一步實(shí)施例中，Reset脈沖可能采用步幅遞增形式的脈沖，因此，Set脈沖的算法也可能相對簡單。簡單的Set脈沖波形意味著用于產(chǎn)生該Set脈沖波形的存儲器的外圍編程驅(qū)動電路要簡單并占有較小的芯片面積。 同時，根據(jù)功率基本計(jì)算公式P = I2R,由于Set操作時電阻R為高阻態(tài)電阻，遠(yuǎn)大于Reset 操作時的電阻態(tài)電阻，因此，Set操作的電流I遠(yuǎn)小于Reset操作的電流I。進(jìn)而，電阻隨機(jī)存儲器的Set操作的功耗遠(yuǎn)小于Reset操作的功耗。繼續(xù)如圖1所示，基于電阻隨機(jī)存儲器的Set操作的功耗遠(yuǎn)小于Reset操作的功耗、并且OTP電阻隨機(jī)存儲器在客戶端只需要應(yīng)用一次可編程過程，因此我們提出的圖1所示實(shí)施例的OTP電阻隨機(jī)存儲器還具有以下特點(diǎn)一次可編程操作之前，第一存儲電阻11 和第二存儲電阻13都置于高阻態(tài)；一次可編程操作時，將其中一個存儲電阻置位操作為低阻態(tài)。這樣，可以充分利用了 Set操作算法簡單、脈沖波形簡單、功耗低特點(diǎn)，因此該實(shí)施例 OTP電阻隨機(jī)存儲器所需要的芯片外圍驅(qū)動電路相對簡單并且功耗低。在某一實(shí)施例中，圖 1所示的OTP電阻隨機(jī)存儲器在一次可編程操作時，可以將第一存儲電阻11置位操作為低阻態(tài)，這時OTP電阻隨機(jī)存儲器的存儲狀態(tài)定義為“1”;也可以將第二存儲電阻11置位操作為低阻態(tài)，這是這時OTP電阻隨機(jī)存儲器的存儲狀態(tài)定義為“0”。由于圖1所示實(shí)施例OTP 電阻隨機(jī)存儲器是對稱的2T2R結(jié)構(gòu)，具體存儲狀態(tài)的定義方式不受本發(fā)明限制，即也可以定義第一存儲電阻11為高阻態(tài)、第二存儲電阻為低阻態(tài)時，OTP電阻隨機(jī)存儲器的存儲狀態(tài)定義為“1”;定義第一存儲電阻11為低阻態(tài)、第二存儲電阻為高阻態(tài)時，OTP電阻隨機(jī)存儲器的存儲狀態(tài)定義為“0”。進(jìn)一步，結(jié)合圖1實(shí)施例OPT電阻隨機(jī)存儲器的讀操作特點(diǎn)說明其看功耗分析攻擊的特點(diǎn)。對于OTP電阻隨機(jī)存儲器10的讀取操作方法，結(jié)合1所示，首先，字線上施加信號使第一選通管12、第二選通管13同時導(dǎo)通，位線1和源線之間施加讀取操作的電壓(或者電流)信號，位線2和源線之間也施加同樣的讀取操作的電壓(或者電流)信號，完成存儲電阻兩端施加讀操作電信號步驟，需要說明的是該讀操作電壓(或者電流)信號不會對存儲電阻的電阻狀態(tài)產(chǎn)生明顯影響，即讀操作電壓(或者電流)信號低于存儲電阻11、13的 Reset (復(fù)位)操作電壓和kt (置位)操作電壓；其次，通過第一存儲電阻11兩端流過的電流信號與第二存儲電阻13兩端流過的電流信號進(jìn)行比較，判斷電阻隨機(jī)存儲器10的數(shù)據(jù)狀態(tài)。在該實(shí)施例中，第一存儲電阻11兩端流過的電流信號大于第二存儲電阻13兩端流過的電流信號時，電阻隨機(jī)存儲器10處于第二數(shù)據(jù)狀態(tài)，從而讀取了數(shù)據(jù)“1”;第一存儲電阻11兩端流過的電流信號小于第二存儲電阻13兩端流過的電流信號時，電阻隨機(jī)存儲器10處于第一數(shù)據(jù)狀態(tài)，從而讀取了數(shù)據(jù)“0”。根據(jù)上述讀取操作的方法可知，由于該2T2R結(jié)構(gòu)的OTP電阻隨機(jī)存儲器10是對稱結(jié)構(gòu)，不管是存儲“0”還是存儲“1”，總有一存儲電阻處于高阻態(tài)、另一存儲電阻處于低阻態(tài)，因此，不管是在讀取“0”還是在讀取“1”，位線1和位線2上流過的電流之和是相同的，同一讀信號條件下，每個電阻隨機(jī)存儲器所產(chǎn)生的讀功耗也是相同的。需要說明的是， 以上所述的“相同”只是理論意義上的相同，現(xiàn)實(shí)中的實(shí)現(xiàn)電路不是絕對意義的相同，可能為大致相同，即所述“電流之和”、“讀功耗”可以在一定范圍內(nèi)存在差異，該“差異”為現(xiàn)有技術(shù)中黑客的分析攻擊難以辨認(rèn)的差異，例如其差異可以在10_6安培或者10_6瓦特的數(shù)量級范圍內(nèi)。因此，圖1所示實(shí)施例OTP電阻隨機(jī)存儲器在具有低功耗、外圍驅(qū)動電路簡單的優(yōu)點(diǎn)外，還具有抗功耗分析攻擊的特點(diǎn)，該OTP電阻隨機(jī)存儲器尤其適應(yīng)于低功耗要求、高數(shù)據(jù)安全存儲要求的嵌入式OTP存儲應(yīng)用。進(jìn)一步，該發(fā)明提供圖1所示OTP電阻隨機(jī)存儲器的讀寫電路。圖3所示為本發(fā)明實(shí)施例提供的OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)示意圖。如圖3所示，該實(shí)施例提供OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)，該讀寫電路結(jié)構(gòu)用于對包括多個圖1所示OTP電阻隨機(jī)存儲器的OTP電阻隨機(jī)存儲器陣列20進(jìn)行讀寫操作。在該實(shí)施例中，對應(yīng)OTP電阻隨機(jī)存儲器陣列20的讀寫電路包括讀電路模塊30、置位寫驅(qū)動模塊40 與外灌式端口 50。OTP電阻隨機(jī)存儲器陣列20中，每條位線上置有一個位線選通管。位線選通管的控制端連接于選擇線(Sel)，同一個OTP電阻隨機(jī)存儲器單元對應(yīng)的兩條位線受同一條選擇線控制。如圖3所示，位線BL1、BL1_上的位線選通管連接于同一選擇線Sell， 位線BL2、BL2_上的位線選通管連接于同一選擇線％12。通過選擇線可以控制位線選通管的導(dǎo)通與關(guān)閉，因此，可以通過字線(WL)和選擇線上施加信號，選擇陣列中欲編程操作的某個OTP電阻隨機(jī)存儲器單元。連接讀電路模塊30的兩條位線BL、BL_中，BL與陣列中奇數(shù)位的位線連接，8、與陣列中偶數(shù)位的位線連接。BL、BL_并聯(lián)連接于置位寫驅(qū)動模塊40， 從而寫驅(qū)動模塊40 mkt信號可以施加于位線的存儲電阻上。進(jìn)一步，在該實(shí)施例中，相鄰兩行OTP電阻隨機(jī)存儲器單元共用一條源線SL，外灌式端口 50通過源線(SL)連接于存儲陣列中位線。同時，外灌式端口 50上可以連接外部的復(fù)位電路模塊60，外部的復(fù)位電路模塊60施加Reset信號于通過灌式端口 50，從而可以對陣列中存儲電阻進(jìn)行置位編程。需要進(jìn)一步說明的是，圖3所示實(shí)施例適用于Reset和Set操作方向相反的存儲電阻，即Reset 脈沖和Set脈沖分別施加于存儲電阻的信號的極性相反。繼續(xù)參考圖3，對其編程操作方法進(jìn)行說明。
第一步，OTP電阻隨機(jī)存儲器出廠封裝前，經(jīng)過外灌式端口 50接通外部復(fù)位電路模塊60，通過復(fù)位電路模塊60施加Reset脈沖信號，對OTP電阻隨機(jī)存儲器陣列中的所有存儲電阻編程為高阻態(tài)。由于電阻隨機(jī)存儲器的Reset操作脈沖相對復(fù)雜、復(fù)位電路模塊也因此相對復(fù)雜，但是，該復(fù)位電路模塊是外部的，不置于芯片中，因此可以節(jié)約芯片面積。 在該實(shí)施例中，開關(guān)reSet_en導(dǎo)通，復(fù)位電路模塊60所產(chǎn)生的Reset信號依次通過reset_ en、SL、選通管、存儲電阻、位線選通管、reSet_en至接地端。所有存儲電阻都置于高阻態(tài)后， OTP電阻隨機(jī)存儲器置于初始態(tài)，準(zhǔn)備用來OTP編程。第二步，用戶使用時，通過字線或者選擇線選中欲編程操作的OTP電阻隨機(jī)存儲器。在該實(shí)施例中，例如，可以在WLl和上施加高電平使其所控制的選通管導(dǎo)通，從而選中欲編程的OTP電阻隨機(jī)存儲器單元。第三步，通過置位寫驅(qū)動模塊40施加Set信號于選中的OTP電阻隨機(jī)存儲器的某個存儲電阻，從而將該存儲電阻置位操作成低阻態(tài)，從而實(shí)現(xiàn)寫“0”或者寫“1”。在該實(shí)施例中，開關(guān)set_en導(dǎo)通，置位寫驅(qū)動模塊40所產(chǎn)生的set操作信號依次經(jīng)過set_en、 trans 1或者trans2 (trans 1和trans2通過Data_ctr信號控制，兩者不同是導(dǎo)通)、位線、 存儲電阻、選通管、set_en至接地端。在又一編程操作方法實(shí)施例中，可以第一步之后、第二步之前增加切斷外灌式端口 50步驟，外灌式端口 50從此不再與外部復(fù)位電路模塊連接。在產(chǎn)品上表現(xiàn)為，在出廠后， 該外灌式端口 50沒有被封裝引出端口。因此，第三步完成寫操作后，該OTP電阻隨機(jī)存儲器不可以再被Reset操作，從而能避免OTP電阻隨機(jī)存儲器中所存儲的數(shù)據(jù)被Reset攻擊， 進(jìn)一步提高數(shù)據(jù)存儲的安全性。進(jìn)一步，還可以提出適用于Reset和Set操作方向相同的OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)的其他實(shí)施例。圖4所示為本發(fā)明又一實(shí)施例提供的OTP電阻隨機(jī)存儲器的讀寫電路結(jié)構(gòu)示意圖。對比該圖3和圖4所示實(shí)施例，其主要差別在于，外灌式端口 50和置位寫驅(qū)動40都連接于存儲電阻同一端，因此，在對存儲電阻編程操作時，Reset和Set操作方向相同。圖4實(shí)施例的讀寫電路的OTP電阻隨機(jī)存儲器的編程方法與圖3所示實(shí)施例的讀寫電路的OTP電阻隨機(jī)存儲器的編程方法基本相同，在此不作詳細(xì)描述。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種一次可編程電阻隨機(jī)存儲器，其特征在于包括第一存儲電阻，用于選通所述第一存儲電阻的第一選通管，第二存儲電阻，以及用于選通所述第二存儲電阻的第二選通管；一次可編程操作之前，第一存儲電阻和第二存儲電阻都置于高阻態(tài)；一次可編程操作時，將其中一個存儲電阻置位操作為低阻態(tài)；其中，所述存儲電阻為二元或者二元以上的多元金屬氧化物，所述第一存儲電阻和第二存儲電阻分別連接于第一位線、第二位線。
2.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述一次可編程電阻隨機(jī)存儲器被編程操作后，第一存儲電阻處于高阻態(tài)且第二存儲電阻處于低阻態(tài)時， 所述電阻隨機(jī)存儲器存儲第一數(shù)據(jù)狀態(tài)；第一存儲電阻處于低阻態(tài)且第二存儲電阻處于高阻態(tài)時，所述電阻隨機(jī)存儲器存儲第二數(shù)據(jù)狀態(tài)。
3.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述第一選通管與第二選通管的控制端并聯(lián)連接于同一條字線。
4.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述第一選通管與第二選通管均為MOS管。
5.根據(jù)權(quán)利要求4所述的一次可編程電阻隨機(jī)存儲器，其特征在于，作為第一選通管的MOS管的源端與作為第二選通管的MOS管的源端同時并聯(lián)連接于同一源線。
6.根據(jù)權(quán)利要求4所述的一次可編程電阻隨機(jī)存儲器，其特征在于，作為第一選通管的MOS管的漏端與第一存儲電阻串聯(lián)連接，作為第二選通管的MOS管的漏端與第二存儲電阻串聯(lián)連接。
7.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述金屬氧化物是銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物之一。
8.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述第一存儲電阻和第二存儲電阻結(jié)構(gòu)參數(shù)相同，所述第一選通管和第二選通管結(jié)構(gòu)參數(shù)相同。
9.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，讀取所述一次可編程電阻隨機(jī)存儲器的第一數(shù)據(jù)狀態(tài)或第二數(shù)據(jù)狀態(tài)時，從第一位線和第二位線上分別同時施加讀操作信號于第一存儲電阻、第二存儲電阻，第一位線上流過的電流與第二位線上流過的電流之和相同。
10.根據(jù)權(quán)利要求9所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述讀操作信號為電流信號或者電壓信號。
11.根據(jù)權(quán)利要求1所述的一次可編程電阻隨機(jī)存儲器，其特征在于，所述第一選通管與第二選通管為三極管或者二極管。
12.—種如權(quán)利要求1所述一次可編程電阻隨機(jī)存儲器的讀寫電路，用于對如權(quán)利要求1所述一次可編程電阻隨機(jī)存儲器按照行和列的形式排列而成的一次可編程電阻隨機(jī)存儲器陣列編程，其特征在于，包括讀電路模塊，用于讀出所述一次可編程電阻隨機(jī)存儲器的數(shù)據(jù)狀態(tài)；置位寫驅(qū)動模塊，用于完成存儲電阻從高阻態(tài)向低阻態(tài)轉(zhuǎn)變的置位編程操作；以及外灌式端口，用于輸入外部復(fù)位電路模塊的復(fù)位信號、將所述一次可編程電阻隨機(jī)存儲器中的第一存儲電阻和第二存儲電阻都復(fù)位操作為高阻態(tài)。
13.根據(jù)權(quán)利要求12所述的讀寫電路，其特征在于，所述一次可編程電阻隨機(jī)存儲器陣列包括用于控制位線是否導(dǎo)通的位線選通管；以及用于控制位線選通管的選擇線。
14.根據(jù)權(quán)利要求12所述的讀寫電路，其特征在于，所述讀寫電路還包括源線，每相鄰兩行的一次可編程電阻隨機(jī)存儲器共用一條源線。
15.根據(jù)權(quán)利要求14所述的讀寫電路，其特征在于，所述外灌式端口連接于所述源線。
16.一種如權(quán)利要求1所述一次可編程電阻隨機(jī)存儲器的編程方法，其特征在于，包括以下步驟(1)在所述一次可編程電阻隨機(jī)存儲器，經(jīng)過外灌式端口接通外部復(fù)位電路模塊，外部復(fù)位電路模塊所產(chǎn)生的復(fù)位信號將一次可編程電阻隨機(jī)存儲器的第一存儲電阻或者第二存儲電阻都寫為高阻態(tài)；(2)在一次可編程電阻隨機(jī)存儲器陣列選擇欲編程操作的一次可編程電阻隨機(jī)存儲器單元；以及(3)通過置位寫驅(qū)動模塊施加置位信號于已選中的一次可編程電阻隨機(jī)存儲器單元， 將該一次可編程電阻隨機(jī)存儲器單元中的一個存儲電阻寫為低阻態(tài)。
17.如權(quán)利要求16所述的編程方法，其特征在于，還包括在步驟(1)和步驟( 之間的步驟(Ib)切斷外灌式端口。
全文摘要
本發(fā)明屬于電阻隨機(jī)存儲器技術(shù)領(lǐng)域，具體為一種一次可編程(OTP)電阻隨機(jī)存儲器、讀寫電路及其編程方法。該OTP電阻隨機(jī)存儲器利用OTP電阻隨機(jī)存儲器采用對稱的2T2R結(jié)構(gòu)、并依靠分別通過兩個存儲電阻R的電流大小的相互比對以判別數(shù)據(jù)存儲狀態(tài)，同時，結(jié)合OTP電阻隨機(jī)存儲器用戶只需要一次編程的特點(diǎn)，將OTP電阻隨機(jī)存儲器中存儲電阻R均置于高阻態(tài)交付給用戶編程使用。該OTP電阻隨機(jī)存儲器具有用編程功耗低、面積小、抗功耗分析攻擊的特點(diǎn)，尤其適用于嵌入式應(yīng)用。
文檔編號G11C16/10GK102169719SQ20101011375
公開日2011年8月31日 申請日期2010年2月25日 優(yōu)先權(quán)日2010年2月25日
發(fā)明者林殷茵, 金鋼 申請人:復(fù)旦大學(xué)