專利名稱：集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路裝置，詳細地說，涉及具備由包括具有在第1電壓下操作的第1集成電路的第1集成電路芯片的集成電路芯片多個層疊而成的層疊體的集成電路裝置。
背景技術(shù)：
傳統(tǒng)，作為該種集成電路裝置，提出了具有閃速存儲器的閃速存儲器芯片多個層疊而成的裝置(例如，參照非專利文獻1)。該裝置中，通過多個層疊閃速存儲器芯片，實現(xiàn)裝置的小型化。
非專利文獻1:田中啓安及另外2名，「NAND型閃速存儲器」，東芝> ^工一 (Toshiba Review) ,2008 $，Vol. 63, No. 2, p. 28—31。

發(fā)明內(nèi)容
閃速存儲器中，用于寫入存儲內(nèi)容用的寫入電壓比用于讀出存儲內(nèi)容用的讀出電壓高，因此，上述集成電路裝置中，需要將電源電壓升壓到寫入電壓后供給閃速存儲器芯片的升壓供電電路。這樣的升壓供電電路，即使在電源電壓互異的邏輯電路和模擬電路混合搭載的模擬數(shù)字混載芯片等的集成電路芯片多個層疊而成的裝置中也是必要的，雖然一般形成于集成電路芯片，但是，若在集成電路芯片形成升壓供電電路，則集成電路芯片的面積變大，難以實現(xiàn)裝置全體的小型化。
本發(fā)明的集成電路裝置的主要目的是實現(xiàn)裝置全體的小型化。
本發(fā)明的集成電路裝置為了達成上述的主要目的，采用以下的手段。
本發(fā)明的集成電路裝置，其特征在于，具備 層疊體，其由多個集成電路芯片層疊而成，上述集成電路芯片包括具有在第1電壓下操作的第1集成電路的第1集成電路芯片， 在上述層疊體的一個端面配置有介入層，上述介入層具有升壓供電電路，上述升壓供電電路將從電源側(cè)供給的規(guī)定電壓升壓到上述第1電壓后供給構(gòu)成上述層疊體的上述第1集成電路芯片的上述第1集成電路。
該本發(fā)明的集成電路裝置中，在層疊體的一個端面配置介入層，該介入層具有將從電源側(cè)供給的規(guī)定電壓升壓到第1電壓后供給構(gòu)成層疊體的第1集成電路芯片的第1集成電路的升壓供電電路。其結(jié)果，與將升壓供電電路在第1集成電路芯片搭載的情況比，可實現(xiàn)裝置全體的小型化。
這樣的本發(fā)明的集成電路裝置中，上述升壓供電電路具備 升壓轉(zhuǎn)換器，其具備在被供給上述規(guī)定電壓的輸入端子和供給上述第1電壓的輸出端子之間串聯(lián)連接的電感器；在上述電感器和上述輸出端子之間串聯(lián)連接，將電流整流為從上述輸入端子朝向上述輸出端子的方向的整流元件；在上述電感器和上述整流元件之間，從上述電感器看，與上述輸出端子并聯(lián)連接的開關(guān)元件；在上述整流元件和上述輸出端子之間，從上述整流元件看，與上述輸出端子并聯(lián)連接的電容器；和在上述整流元件和上述輸出端子之間，從上述整流元件看，與上述輸出端子并聯(lián)連接的電阻器；和 開關(guān)控制電路，其對上述開關(guān)元件進行開關(guān)控制。
這樣，即使具備升壓轉(zhuǎn)換器作為升壓供電電路時，也可實現(xiàn)裝置的小型化。
另外，在升壓供電電路具備升壓轉(zhuǎn)換器和開關(guān)控制電路的本發(fā)明的集成電路裝置中，上述開關(guān)控制電路控制上述開關(guān)元件，以使上述開關(guān)元件以隨著上述輸出端子的電壓越高而越高的傾向被調(diào)節(jié)的頻率進行開關(guān)。這樣，輸出端子的電壓越高則越緩慢地將電壓升壓，因此可更適當?shù)貙碾娫磦?cè)供給的規(guī)定電壓升壓到第1電壓。上述開關(guān)控制電路也可以控制上述開關(guān)元件，以使上述開關(guān)元件以使上述輸出端子的電壓成為上述第1電壓被調(diào)節(jié)的頻率進行開關(guān)。該場合，上述開關(guān)控制電路進行以下控制控制上述開關(guān)元件，以使上述開關(guān)元件，在上述輸出端子的電壓從上述規(guī)定電壓達到比上述規(guī)定電壓高而比上述第 1電壓低的第1控制用電壓為止，以第1頻率進行開關(guān)；控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第1控制用電壓起，至達到比上述第1控制用電壓高而比上述第1電壓低的第2控制用電壓為止，以比上述第1頻率高的第2頻率進行開關(guān)；控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第2控制用電壓起， 至達到上述第1電壓為止，以比上述第2頻率高的第3頻率進行開關(guān)；從上述輸出端子的電壓達到上述第1電壓起，停止上述開關(guān)元件的開關(guān)。能夠控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第1電壓后降低到上述第2控制電壓為止時起，至達到上述第1電壓為止，以上述第3頻率進行開關(guān)。由于在輸出端子的電壓從規(guī)定電壓達到第1控制用電壓為止，以第1頻率開關(guān)上述開關(guān)元件，在輸出端子的電壓從達到上述第1控制用電壓起，至達到第2控制用電壓為止，以第2頻率開關(guān)上述開關(guān)元件，在輸出端子的電壓從達到第2控制用電壓起，至達到第1電壓為止，以第3頻率開關(guān)上述開關(guān)元件，因此，輸出端子的電壓到第1控制用電壓為止的過程中，比較迅速地升壓，到第2控制用電壓為止的過程與到第1控制用電壓為止的過程相比，緩慢升壓，到第1電壓為止的過程與到第2控制用電壓為止的過程相比，緩慢升壓。這樣，可更適當?shù)貙㈦娫磦?cè)供給的規(guī)定電壓升壓到第1 電壓。另外，在輸出端子的電壓達到第1電壓后降低到第2控制電壓時，以第3頻率開關(guān)上述開關(guān)元件，直到達到第1電壓為止，因此，即使輸出端子的電壓從第1電壓降低時，也可迅速返回第1電壓。
而且，本發(fā)明的集成電路裝置中，上述升壓供電電路具備 升壓轉(zhuǎn)換器，其具備在被供給上述規(guī)定電壓的輸入端子和供給上述第1電壓的輸出端子之間串聯(lián)連接的電感器；在上述電感器和上述輸出端子之間串聯(lián)連接，將電流整流為從上述輸入端子朝向上述輸出端子的方向的整流元件；在上述電感器和上述整流元件之間，從上述電感器看，與上述輸出端子并聯(lián)連接的開關(guān)元件； 開關(guān)控制電路，其采用脈沖信號對上述開關(guān)元件進行開關(guān)控制。
這樣，即使具備升壓轉(zhuǎn)換器作為升壓供電電路時，也可實現(xiàn)裝置的小型化。
在升壓供電電路具備升壓轉(zhuǎn)換器和采用脈沖信號進行開關(guān)元件的開關(guān)控制的開關(guān)控制電路的本發(fā)明集成電路裝置中，上述開關(guān)控制電路也可以具備 電壓檢測部，其檢測作為上述輸出端子的電壓的輸出電壓； 電壓變化量檢測部，其檢測向上述開關(guān)元件施加1周期量的上述脈沖信號時的上述輸出電壓的變化量；以及 開關(guān)控制部，其采用上述脈沖信號的頻率及占空比、上述檢測的輸出電壓和上述檢測的輸出電壓的變化量，推定與上述輸出端子連接的負載電容量，采用以使上述輸出電壓成為上述第1電壓且針對上述推定的負載電容量高效驅(qū)動上述升壓轉(zhuǎn)換器被調(diào)節(jié)的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制。
這樣，通過改變與輸出端子連接的負載電容，可抑制升壓轉(zhuǎn)換器中的消耗功率的增加。
該場合中，上述開關(guān)控制電路具備 第1存儲部，其存儲作為上述推定的負載電容量的推定負載電容量、上述檢測的輸出電壓以及上述脈沖信號的頻率及占空比；和 第2存儲部，其存儲作為相對于上述負載電容量和上述輸出電壓，在上述輸出電壓達到上述第1電壓為止由上述升壓轉(zhuǎn)換器消耗的能量成為較低的上述脈沖信號的頻率及占空比的關(guān)系而預(yù)先設(shè)定的規(guī)定關(guān)系， 上述開關(guān)控制部進行以下控制 在上述檢測的輸出電壓達到上述第1電壓為止，上述輸出端子與上述第1存儲部存儲的推定負載電容量的負載連接的狀態(tài)下，采用上述第1存儲部存儲的頻率及占空比的脈沖信號，推定對上述開關(guān)元件進行開關(guān)控制時的上述輸出端子的電壓的變化量， 在上述檢測的電壓變化量和上述推定的輸出端子的電壓的變化量的差值小于規(guī)定值時，采用上述第1存儲部存儲的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制并將上述檢測的輸出電壓存儲在第1存儲部， 在上述檢測的電壓變化量和上述推定的輸出端子的電壓的變化量的差值在規(guī)定值以上時，采用上述檢測的電壓變化量，推定上述負載電容量，采用該推定的負載電容量和上述第2存儲部存儲的規(guī)定關(guān)系，設(shè)定高效驅(qū)動上述升壓轉(zhuǎn)換器的上述脈沖信號的頻率及占空比，采用該設(shè)定的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制并將上述推定的負載電容量和上述脈沖信號的頻率及占空比以及上述檢測的輸出電壓存儲在上述第1存儲部，以及， 從上述輸出端子的電壓達到上述第1電壓起，停止上述開關(guān)元件的開關(guān)。
在升壓供電電路具備升壓轉(zhuǎn)換器和采用脈沖信號對開關(guān)元件進行開關(guān)控制的開關(guān)控制電路的本發(fā)明集成電路裝置中，具備檢測上述輸入端子的電壓的電壓檢測部，上述開關(guān)控制部針對上述檢測的輸入端子的電壓，采用被調(diào)節(jié)以使上述升壓轉(zhuǎn)換器中的消耗功率比較低的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制。這樣，不管輸入端子的電壓是否變動，都可高效進行升壓。
而且，在升壓供電電路具有升壓轉(zhuǎn)換器和開關(guān)控制電路的本發(fā)明集成電路裝置中，上述開關(guān)元件是漏極與上述電感器連接且源極接地的增強型的η型金屬氧化物半導(dǎo)體晶體管，或者，上述開關(guān)元件具備漏極與電感器連接的耗盡型的η型金屬氧化物半導(dǎo)體晶體管；和漏極與上述耗盡型的η型金屬氧化物半導(dǎo)體晶體管的源極連接且源極接地的增強型的η型金屬氧化物半導(dǎo)體晶體管。在升壓供電電路具備升壓轉(zhuǎn)換器和開關(guān)控制電路的本發(fā)明集成電路裝置中，上述整流元件是柵極及源極與上述電感器連接且漏極與上述電容器連接的增強型的η型金屬氧化物半導(dǎo)體晶體管。
本發(fā)明的集成電路裝置中，上述第1集成電路也可以是閃速存儲器。這樣，第1集成電路為閃速存儲器時也可實現(xiàn)裝置全體的小型化。
另外，本發(fā)明的集成電路裝置中，上述第1集成電路是在上述第1電壓及不同于上述第1電壓的第2電壓下操作的電路，上述介入層具有將上述規(guī)定電壓升壓到上述第2電壓后供給構(gòu)成上述層疊體的上述第1集成電路芯片的上述第1集成電路的第2升壓供電電路。這樣，第1集成電路在不同于第1電壓的第2電壓下操作時，也可以實現(xiàn)裝置全體的小型化。
而且，本發(fā)明集成電路裝置中，上述層疊體也可以包括具有在不同于上述第1電壓的第2電壓下操作的第2集成電路的第2集成電路芯片，上述介入層具有將上述規(guī)定電壓升壓到上述第2電壓后供給構(gòu)成上述層疊體的上述第2集成電路芯片的上述第2集成電路的第2升壓供電電路。這樣，層疊體包含具有在不同于第1電壓的第2電壓下操作的第 2集成電路的第2集成電路芯片時，也可以實現(xiàn)裝置全體的小型化。


圖1是本發(fā)明的第1實施例的采用SS作為計算機的內(nèi)部存儲裝置的集成電路裝置10的構(gòu)成的概略構(gòu)成圖。
圖2是在介入層30搭載的升壓電路40的構(gòu)成的概略電路圖。
圖3是振蕩器DCO的構(gòu)成的概略的電路圖。
圖4是從振蕩器DCO輸出的時鐘信號CLK隨時間變化的一例說明圖。
圖5是從升壓電路40輸出的電壓V2及從開關(guān)控制電路44輸出的時鐘信號CLK 隨時間變化的一例說明圖。
圖6是升壓電路140的構(gòu)成的概略的電路圖。
圖7是輸入電壓Vin為一定時的輸出端子Vout所連接的負載電容Cl和導(dǎo)通時間 Ton以及消耗能量Κχ)的關(guān)系的說明圖。
圖8是輸入電壓Vin —定時的負載電容Cl和截止時間Toff以及消耗能量Ebo的關(guān)系的說明圖。
圖9是負載電容Cl 一定時的輸入電壓Vin和導(dǎo)通時間Ton以及消耗能量Kx)的關(guān)系的說明圖。
圖10是負載電容Cl 一定時的輸入電壓Vin和截止時間Toff以及消耗能量Kx) 的關(guān)系的說明圖。
圖11是輸入電壓Vin—定(例如，1.8V)時負載電容Cl和消耗能量Ebo成為最小值Emin的導(dǎo)通時間Ton、截止時間Toff的關(guān)系的一例說明圖。
圖12是負載電容Cl 一定(例如，IOOpF)時輸入電壓Vin和消耗能量Ebo成為最小值Emin的導(dǎo)通時間Ton、截止時間1Toff的一例的說明圖。
圖13是振蕩器DCOl的構(gòu)成概略的電路圖。
圖14是參考電壓Vref和電容器電壓Vcapl (實線)、Vcap2(虛線)以及時鐘信號 CLK的電壓隨時間變化的一例說明圖。
圖15是負載電容Cl為100pF、800pF時的升壓開始后到第1次的升壓、第2次的升壓結(jié)束為止的輸出電壓Vout及時鐘信號CLK隨時間變化的一例說明圖。
圖16是輸出端子Vout的負載在負載電容Cl為100pF、800pF時的升壓開始后3 微秒期間的輸出電壓Vout及從開關(guān)控制電路144輸出的時鐘信號CLK隨時間變化的一例說明圖。
圖17是變形例的升壓轉(zhuǎn)換器的構(gòu)成的概略的電路圖。
具體實施例方式接著，用實施例說明本發(fā)明的最佳實施例。
圖1是本發(fā)明的第1實施例的采用SSD (Solid State Disk 固態(tài)硬盤)作為計算機的內(nèi)部存儲裝置的集成電路裝置10的構(gòu)成的概略構(gòu)成圖。集成電路裝置10具備將作為形成了 DRAM (Dynamic Random Access Memory 動態(tài)隨機存取存儲器)的硅芯片的DRAM 芯片20和作為形成了 NAND型閃速存儲器的硅芯片的閃速存儲器芯片22多個層疊而成的層疊體M ；在層疊體M的上面配置的介入層(interpOSer)30。從沒有圖示的外部的電源向集成電路裝置10供給電壓Vl (例如，1. 8V)，作為電源電壓，在實施例中，DRAM芯片20設(shè)為在電壓Vl下操作，NAND型閃速存儲器的寫入電壓設(shè)為電壓Vl，讀出電壓設(shè)為電壓V2 (例如，20V)。另外，在DRAM芯片20和/或閃速存儲器芯片22中，形成從芯片的表面貫通到背面的沒有圖示的貫通孔，DRAM芯片20和/或閃速存儲器芯片22之間，通過在貫通孔中埋入導(dǎo)電性比較高的金屬材料(例如，銅等)而形成的連接布線電氣連接。
在介入層30搭載將從電源供給的電壓Vl升壓到電壓V2后供給閃速存儲器芯片 22的閃速存儲器的升壓電路40、用于控制DRAM和/或閃速存儲器的存儲器控制器42、沒有圖示的來自升壓電路40和/或存儲器控制器42的連接布線等。圖2是在介入層30搭載的升壓電路40的構(gòu)成的概略電路圖。升壓電路40具備將供給輸入端子Vin的電壓Vl升壓后從輸出端子Vout向閃速存儲器輸出的升壓轉(zhuǎn)換器(booster converter) 42 ；控制升壓轉(zhuǎn)換器42的開關(guān)控制電路44。升壓轉(zhuǎn)換器42具備在被供給電壓Vl的輸入端子Vin和輸出電壓V2的輸出端子Vout之間串聯(lián)連接的電感器L ；柵極和源極相互連接、源極與電感器L連接且漏極與輸出端子Vout連接的增強型的NM0S(N_channel Metal Oxide Semiconductor) 晶體管m (以下稱為晶體管m)；在電感器L和晶體管m之間從電感器L看，與輸出端子 Vout并聯(lián)連接的耗盡型的NMOS晶體管N2(以下稱為晶體管N2)；在晶體管m和輸出端子 Vout之間從晶體管N2看，與輸出端子并聯(lián)連接的電容器CL、電阻器RL。晶體管N2由來自開關(guān)控制電路44的時鐘信號CLK控制開關(guān)。
開關(guān)控制電路44具備輸出時鐘信號CLK的振蕩器(oscillator，諧振器)DCO ； 將來自振蕩器DCO的時鐘信號CLK以適當定時輸入升壓轉(zhuǎn)換器40的晶體管N2的柵極的輸出緩沖器OB ；比較輸出端子Vout的電壓Vout和閾值Vth_L、Vth_M、Vth_H(例如，分別是 15V、18V、20V等)的比較器CMPl CMP3 ；根據(jù)從比較器CMPl CMP3輸入的比較結(jié)果，輸出用于停止從振蕩器DCO輸出的時鐘信號CLK的頻率模式FM和/或振蕩器DCO的操作的待機(standby)信號STB的控制邏輯電路46 ；存儲與頻率模式FM對應(yīng)的振蕩器DCO的開關(guān)SWl SW5各自的導(dǎo)通截止的信息的寄存器REG ；讀出與輸入的頻率模式FM對應(yīng)的振蕩器DCO的各開關(guān)的信息，切換后述的振蕩器DCO的第2電路M2、第3電路M3的各開關(guān)的選擇器SL。接著，說明振蕩器DCO的構(gòu)成及操作，但暫時中斷使用圖2的說明，使用圖3、圖4 進行說明。
圖3是振蕩器DCO的構(gòu)成概略的電路圖，圖4是從振蕩器DCO輸出的時鐘信號CLK 的時間變化的一例說明圖。振蕩器DCO如圖3所示，包括構(gòu)成為恒流電路的第1電路Ml ； 與第1電路Ml構(gòu)成電流鏡電路(current mirror)的第2電路M2、第3電路M3 ；根據(jù)第2電路M2、M3的輸出生成時鐘信號CLK并輸出的時鐘信號輸出電路CK0。第1電路Ml包括電阻器R ；漏極經(jīng)由電阻器R被供給電源電壓Vdd(這里是電壓VI)、柵極和漏極連接、源極接地的NMOS晶體管匪1。第2電路M2、M3具有相同的構(gòu)成，包括源極被供給電源電壓Vdd的 PMOS (P-channel Metal Oxide Semiconductor)晶體管 PMl ；柵極、漏極分別與晶體管 PMl 的柵極、漏極連接的NMOS晶體管匪2 ；柵極與晶體管匪1的柵極連接、漏極與晶體管匪2的漏極連接的NMOS晶體管匪3。在第2電路M2、M3的晶體管PMl的漏極和接地之間，經(jīng)由開關(guān)SWl SW5，電容器Cl C5相互并聯(lián)連接。時鐘信號輸出電路CKO包括比較第1電路 Ml的晶體管匪1的漏極與接地之間的電壓即參考電壓Vref和第2電路M2的晶體管PMl的漏極與接地之間的電壓即作為電容器Cl C5的電極間電壓的電容器電壓Vcapl，將比較結(jié)果輸出的比較器CMPll ；比較參考電壓Vref和第3電路M3的晶體管PMl的漏極與接地之間的電壓即作為電容器Cl C5的電極間電壓的電容器電壓Vcap2，將比較結(jié)果輸出的比較器CMP12 ；根據(jù)CMP11、12的比較結(jié)果，置位(set)或復(fù)位(reset)的觸發(fā)器(Flip Flop) FF。觸發(fā)器FF在電容器電壓Vcapl為參考電壓Vref以下時置位，將低電平的邏輯電壓的信號作為時鐘信號CLK輸出，在電容器電壓Vcap2為參考電壓Vref以下時復(fù)位，將高電平的邏輯電壓的信號作為時鐘信號CLK輸出，將與這樣的時鐘信號CLK反相的時鐘信號CLKB 也輸出。另外，振蕩器DCO還具備從控制邏輯電路46輸入待機信號STB時將時鐘信號CLK 的電壓固定為低電平的邏輯電壓的沒有圖示的晶體管。
接著，說明這樣構(gòu)成的振蕩器DCO的振蕩操作。圖4是參考電壓Vref和電容器電壓Vcapl、Vcap2和時鐘信號CLK的電壓隨時間變化的一例說明圖。第1電路Ml、第2電路 M2、第3電路M3構(gòu)成電流鏡電路，因此，流向各個電路的電流若設(shè)為Iref、IcapU Icap2, 則電流Iref、IcapU Icap2互相相等，成為恒定。從而，參考電壓Vref是恒定電壓，可用下式⑴計算。式(1)中，值R是電阻器R的電阻值。如圖4所示，第2電路M2的電容器電壓Vcapl與電源電壓Vdd為相等狀態(tài)(圖中"1〃的狀態(tài))時，與開關(guān)SWl SW5中導(dǎo)通的開關(guān)連接的電容器開始放電，電容器電壓Vcapl的電壓下降，成為與參考電壓Vref相等的狀態(tài)(圖中"2"的狀態(tài))。此時，由于電流Icapl —定，因此電容器電壓Vcapl以一定的時間變化率下降。電容器電壓Vcapl的電壓若變得比參考電壓Vref小，則觸發(fā)器FF輸出的時鐘信號CLK成為低電位而時鐘信號CLKB成為高電位，第3電路M3的與開關(guān)SWl SW5中導(dǎo)通的開關(guān)連接的電容器開始放電，電容器電壓Vcap2的電壓下降，成為與參考電壓 Vref相等的狀態(tài)(圖中"1"的狀態(tài))。此時，第2電路M2中與導(dǎo)通的開關(guān)連接的電容器被充電，電容器電壓Vcapl上升。電容器電壓Vcap2的電壓下降，成為與參考電壓Vref相等的狀態(tài)后，從觸發(fā)器FF輸出的時鐘信號CLK成為高電位而時鐘信號CLKB成為低電位。這樣，振蕩器DCO振蕩，生成時鐘信號CLK。與開關(guān)SWl SW5中導(dǎo)通的開關(guān)連接的電容器放電的時間T，即時鐘信號CLK的半周期T，可用下式⑵計算，可根據(jù)式(2)和上述式(1)導(dǎo)出式⑶。另外，式O)、(3)中，值C表示第2電路M2、第3電路中的與開關(guān)SWl SW5中導(dǎo)通的開關(guān)連接的電容器的合成電容。這樣，從振蕩器DCO輸出的時鐘信號CLK的頻率取決于電阻器R的電阻值R和第2電路M2、第3電路中的與開關(guān)SWl SW5中導(dǎo)通的開關(guān)連接的電容器的合成電容C，因此，通過開關(guān)SWl SW5中導(dǎo)通的開關(guān)的組合，可輸出多個種類的頻率的時鐘信號CLK。實施例中，第2電路M2、第3電路M3采用相同的構(gòu)成，因此，時鐘信號CLK的占空比(時鐘信號CLK成為高電位的時間除以周期2T后)成為0.5左右。以上，說明了振蕩器DC0。
Vref = Vdd-Iref ‘ R(1) T = (Vdd-Vref) · C/Icapl (2) T = RC(3) 這里，再次使用圖2說明?？刂七壿嬰娐?6在輸出電壓Vout為OV以上閾值Vth_ L以下時，將頻率模式FM設(shè)定成表示比較低的頻率f0 (例如，IOMHz)的值0，在輸出電壓 Vout比閾值Vth_L大而在閾值Vth_M以下時，將頻率模式FM沒定成表示比頻率f0高的頻率Π (例如，13. 5MHz)的值1，在輸出電壓Vout比閾值Vth_M大而在閾值Vth_H以下時，將頻率模式FM設(shè)定成表示比頻率fl高的頻率f2(例如，20MHz)的值2，在輸出電壓Vout比閾值Vth_H大時，將待機信號STB向振蕩器DCO輸出。
寄存器REG在內(nèi)部具有寄存器Regl、Reg2、Reg3,寄存器Regl、Reg2、Reg3分別按預(yù)先頻率模式FM的值存儲開關(guān)SWl SW5的導(dǎo)通截止的信息。從上述式(3)可明白，頻率模式FM的值越小，從振蕩器DCO應(yīng)該輸出的時鐘信號CLK的頻率越低(周期越長)，與振蕩器DCO連接的電容器Cl C5的合成電容必須越大，因此，使得頻率模式FM的值越小則與振蕩器DCO連接的電容器Cl C5的合成電容越大的各開關(guān)的導(dǎo)通截止信息預(yù)先存儲在寄存器 Regl、Reg2、Reg3。
從控制邏輯電路46輸入頻率模式FM后，選擇器SL從寄存器REG讀出與輸入的頻率模式FM的值對應(yīng)的各開關(guān)的導(dǎo)通截止的信息，以開關(guān)SWl SW5按照從寄存器REG讀出的信息而導(dǎo)通截止的方式使振蕩器DCO的開關(guān)SWl SW5導(dǎo)通截止。另外，寄存器REG構(gòu)成為可由與來自外部的時鐘信號CLOCK同步輸入的串行數(shù)據(jù)SDATA改寫在寄存器REG存儲的開關(guān)SWl SW5的導(dǎo)通截止的信息，即使暫時在寄存器REG存儲各開關(guān)的導(dǎo)通截止的信息后，也可以通過改寫寄存器REG存儲的信息，變更從振蕩器DCO輸出的時鐘信號CLK的頻率。
接著，說明這樣構(gòu)成的升壓電路40的操作。圖5是從升壓電路40輸出的電壓V2 及從開關(guān)控制電路44輸出的時鐘信號CLK的時間變化的一例說明圖。電壓Vl供給輸入端子Vin后，開始升壓操作，從控制邏輯電路46向選擇器SL輸出值O的頻率模式FM，直到輸出端子Vout的電壓Vout超過閾值Vth_L為止。輸入值O的頻率模式FM的選擇器SL從寄存器REG讀出頻率模式FM為值O時的各開關(guān)的導(dǎo)通截止的信息，切換振蕩器DCO的第2電路M2、第3電路M3的開關(guān)SWl SW5的導(dǎo)通截止。這樣，開關(guān)SWl SW5切換后，頻率fO 的時鐘信號CLK從振蕩器DCO經(jīng)由輸出緩沖器OB輸入升壓轉(zhuǎn)換器42的晶體管N2的柵極， 晶體管N2由頻率fO的時鐘信號CLK開關(guān)。從而，輸出端子Vout的電壓Vout比較迅速地上升。這樣，電壓Vout上升達到閾值VthL后，從控制邏輯電路46向選擇器SL輸出值1的頻率模式FM，選擇器SL從寄存器REG讀出頻率模式FM為值1時的各開關(guān)的導(dǎo)通截止的信息，切換振蕩器DCO的第2電路M2、第3電路M3的開關(guān)SWl SW5的導(dǎo)通截止。這樣，開關(guān) Sffl SW5切換后，頻率fl的時鐘信號CLK從振蕩器DCO經(jīng)由輸出緩沖器OB輸入升壓轉(zhuǎn)換器42的晶體管N2的柵極，晶體管N2由比頻率fO高的頻率f 1的時鐘信號CLK開關(guān)。從而，輸出端子Vout的電壓Vout進一步上升，但是由于頻率fl比頻率fO高，電壓Vout更緩慢上升。電壓Vout達到閾值Vth_M后，從控制邏輯電路46向選擇器SL輸出值2的頻率模式FM，選擇器SL從寄存器REG讀出頻率模式FM為值2時的各開關(guān)的導(dǎo)通截止的信息，切換振蕩器DCO的第2電路M2、第3電路M3的開關(guān)SWl SW5的導(dǎo)通截止。這樣，開關(guān)SWl SW5切換后，頻率f2的時鐘信號CLK從振蕩器DCO經(jīng)由輸出緩沖器OB輸入升壓轉(zhuǎn)換器42 的晶體管N2的柵極，晶體管N2由比頻率f 1高的頻率f2的時鐘信號CLK開關(guān)。從而，輸出端子Vout的電壓Vout進一步上升，但是由于頻率f2比頻率fl高，因此電壓Vout更緩慢上升。電壓Vout達到閾值Vth_H(與電壓V2相同)后，從控制邏輯電路46向振蕩器DCO輸出待機信號STB，輸入待機信號STB的振蕩器DCO停止振蕩操作，電壓Vout的上升停止，升壓電路40的升壓操作停止。通過這樣的操作，可使供給輸入端子Vin的電壓Vl升壓到電壓V2為止，由于輸出電壓Vout的電壓越接近電壓V2則振蕩器DCO的振蕩頻率設(shè)為越高， 因此可使輸出電壓Vout緩慢升壓。因此，可更適當?shù)貙⑤斎氲碾妷篤in升壓到電壓V2。另外，這樣，升壓操作停止后，電壓Vout開始緩緩降低，但是，電壓Vout低于閾值Vth_H(電壓 V2)后(圖中，時間為2. 6 μ s時)，再次開始振蕩器DCO的振蕩操作使電壓Vout上升，因此可將電壓Vout升壓到電壓V2。
這樣構(gòu)成的升壓電路40包含電感器L，需要比較大的面積，因此認為若在閃速存儲器芯片22搭載，則閃速存儲器芯片22的面積變大，但是，實施例的集成電路裝置10中， 升壓電路40搭載于在層疊體M的上面配置的介入層30，因此與將升壓電路40在層疊體 24的閃速存儲器芯片22搭載的情況相比，可實現(xiàn)裝置的小型化。另外，在進行相對于輸入電壓Vin以較高比率使輸出電壓Vout升壓的高放大率升壓的場合，若利用采用并聯(lián)連接的多個電容器使輸入電壓升壓的充電泵，則需要更多的電容器，因此認為面積變大，升壓的效率降低，但是，即使在通過采用升壓轉(zhuǎn)換器42進行這樣的高放大率的升壓的場合，通過調(diào)節(jié)電感器L、電容器CL、電阻器RL也可獲得期望的升壓性能，與采用充電泵的場合比，可實現(xiàn)裝置的小型化和效率降低的抑制。
根據(jù)以上說明的第1實施例的集成電路裝置10，升壓電路40搭載于層疊體M的上面配置的介入層30，因此可實現(xiàn)裝置的小型化。另外，采用升壓轉(zhuǎn)換器作為升壓電路40， 因此與采用多個電容器并聯(lián)連接而成的充電泵的情況比，可實現(xiàn)裝置的小型化。而且，輸出電壓Vout越接近電壓V2而振蕩器DCO的振蕩頻率設(shè)為越高，因此可使輸出電壓Vout緩慢升壓。從而，可更適當?shù)貙⑤斎氲碾妷篤in升壓到電壓V2。
第1實施例的集成電路裝置10中，采用3種頻率的時鐘信號CLK開關(guān)晶體管Ν2， 但是也可以采用3種以上的頻率的時鐘信號CLK或者2種以下的頻率的時鐘信號CLK。該場合，根據(jù)時鐘信號CLK的種類，通過適宜變更開關(guān)控制電路44的振蕩器DCO的構(gòu)成和寄存器REG存儲的信息等，可變更時鐘信號CLK的種類。
第1實施例的集成電路裝置10中，將第2電路Μ2、第3電路Μ3設(shè)為相同的構(gòu)成， 即通過切換開關(guān)SWl SW5的導(dǎo)通截止而輸出占空比為0.5的時鐘信號CLK，但是，也可以通過相互獨立切換第2電路Μ2的開關(guān)SWl SW5和第3電路Μ3的開關(guān)SWl SW5，使時鐘信號CLK的占空比比0. 5大或者比0. 5小。該場合，寄存器REG按照要預(yù)先輸出的時鐘信號CLK的占空比，并按照第2電路Μ2、第3電路Μ3的各電路，預(yù)先存儲開關(guān)SWl SW5的導(dǎo)通截止的信息，控制邏輯電路46根據(jù)輸出電壓Vout向選擇器SL輸出要輸出的時鐘信號CLK的占空比的信息，選擇器SL根據(jù)來自控制邏輯電路46的信息，從寄存器REG讀出對應(yīng)的第2電路M2、第3電路M3的開關(guān)SWl SW5的信息，采用讀出的信息，相互獨立地導(dǎo)通截止第2電路M2、第3電路M3的開關(guān)SWl SW5。
接著，說明第2實施例的集成電路裝置110。第2實施例的集成電路裝置110除了在介入層30搭載的升壓電路140的構(gòu)成與第1實施例的升壓電路40的構(gòu)成不同外，具有與第1實施例的集成電路裝置10同樣的構(gòu)成。從而，這里為了避免重復(fù)說明，集成電路裝置110的構(gòu)成中與第1實施例的集成電路裝置10同樣的構(gòu)成附上相同的符號，省略詳細的說明。
圖6是升壓電路140的構(gòu)成的概略的電路圖。升壓電路140具備使供給輸入端子Vin的電壓Vl升壓后從輸出端子Vout向閃速存儲器輸出的升壓轉(zhuǎn)換器142 ；控制升壓轉(zhuǎn)換器142的開關(guān)控制電路144。升壓轉(zhuǎn)換器142具有在被供給電壓Vl的輸入端子Vin 和輸出電壓V2的輸出端子Vout之間串聯(lián)連接的電感器L ；柵極和源極相互連接，源極與電感器L連接而漏極與輸出端子Vout連接的晶體管m ；在電感器L和晶體管m之間從電感器L看，與輸出端子Vout并聯(lián)連接的晶體管N2。晶體管N2根據(jù)來自開關(guān)控制電路144的時鐘信號CLK進行開關(guān)控制。
開關(guān)控制電路144包括輸出時鐘信號CLK的振蕩器DCOl ；將來自振蕩器DCOl的時鐘信號CLK以適當定時輸入升壓轉(zhuǎn)換器142的晶體管N2的柵極的輸出緩沖器OB ；檢測輸出端子Vout的輸出電壓Vout，將檢測值變換為數(shù)字值的A/D轉(zhuǎn)換器AD ；根據(jù)從A/D轉(zhuǎn)換器AD輸入的輸出電壓Vout和將輸出電壓Vout延遲了以作為接近時鐘信號CLK的周期的時間而預(yù)先設(shè)定的規(guī)定時間T的延遲電壓Vdlay的差值，運算時鐘信號CLK的1周期量的電壓變化量dVout的延遲運算電路Dl ；檢測輸入端子Vin的輸入電壓Vin，將檢測值變換為數(shù)字值的輸入電壓檢測電路VD ；被分別輸入來自A/D轉(zhuǎn)換器AD的輸出電壓Vout、來自延遲運算電路Dl的電壓變化量dVout、來自輸入電壓檢測電路VD的輸入電壓Vin，并且，運算并輸出要從振蕩器DCOl輸出的時鐘信號CLK在1周期使晶體管N2導(dǎo)通的導(dǎo)通時間Ton和在 1周期使晶體管N2截止的截止時間Toff，或者輸出用于停止振蕩器DCO的操作的待機信號 STB的控制邏輯電路146。
控制邏輯電路146具有可存儲信息的存儲部146a、146b和采用存儲部146a、146b 存儲的信息運算時鐘信號CLK的導(dǎo)通時間Ton、截止時間Toff的運算部146c，在存儲部 Ml存儲輸出電壓Vout、電壓變化量dVout、輸入電壓Viru通過后述的方法推定與輸出端子 Vout連接的作為負載電容量的推定負載電容量Cle，在存儲部M2存儲對照映射(map)，該對照映射為相對于與輸出端子Vout連接的負載電容量Cl和輸出電壓Vout，在輸出電壓Vout 從電壓Vl升壓到電壓V2為止升由壓轉(zhuǎn)換器142消耗的能量成為較低的時鐘信號CLK的導(dǎo)通時間Ton、截止時間Toff的關(guān)系。另外，在存儲部146a中，到后述的第1次的升壓結(jié)束為止，作為推定負載電容量Cle，存儲值Cl (例如，IOOpF)，作為輸入電壓Vin，存儲值Vref (例如，1. 8V)。另外，控制邏輯電路146在輸入的輸出電壓Vout為規(guī)定電壓V2以上時，向振蕩器DCOl輸出待機信號STB。
這里，說明存儲部146b存儲的對照映射。圖7是輸入電壓Vin為一定時的輸出端子Vout所連接的負載電容量Cl和導(dǎo)通時間Ton以及將輸出電壓Vout從電壓Vl升壓到電壓V2為止由升壓轉(zhuǎn)換器142消耗的能量即消耗能量Ebo的關(guān)系的說明圖，圖8是輸入電壓Vin—定時的負載電容量Cl和截止時間Toff以及消耗能量Ebo的關(guān)系的說明圖。圖7中， 截止時間Toff，按每個負載電容量Cl，設(shè)為圖8中消耗能量Ebo成為最低的時間，圖8中， 導(dǎo)通時間Ton，按每個負載電容量Cl，設(shè)為圖7中消耗能量Ebo成為最低的時間。在負載電容量Cl為一定的場合，消耗能量Κχ)如圖示，在某導(dǎo)通時間Ton、截止時間Toff成為最小功率Riiin，成為最小值Rnin的導(dǎo)通時間Ton、截止時間Toff具有隨著負載電容量Cl變大而變長的傾向。圖9是負載電容量Cl 一定時的輸入電壓Vin和導(dǎo)通時間Ton以及消耗能量 Ebo的關(guān)系的說明圖，圖10是負載電容量Cl 一定時的輸入電壓Vin和截止時間Toff以及消耗能量肪0的關(guān)系的說明圖。圖9中，截止時間Toff，按每個輸入電壓Vin，設(shè)為圖10中消耗能量Ebo成為最低的時間，圖10中，導(dǎo)通時間Ton，按每個輸入電壓Vin，成為圖9中消耗能量Ebo成為最低的時間。在輸入電壓Vin為一定的場合，消耗能量Ebo如圖示，在某導(dǎo)通時間Ton、截止時間1Toff成為最小值Emin。從而，針對輸入電壓Vin和負載電容量Cl， 可確定消耗能量Ebo成為最小值Emin的時鐘信號CLK的導(dǎo)通時間Ton、截止時間Toff。圖 11是輸入電壓Vin—定(例如，1.8V)時負載電容量Cl和消耗能量Ebo成為最小值Emin 的導(dǎo)通時間Ton、截止時間Toff的關(guān)系的一例說明圖，圖12是負載電容量Cl 一定(例如， IOOpF)時輸入電壓Vin和消耗能量Ebo成為最小值Emin的導(dǎo)通時間Ton、截止時間TofT 的一例的說明圖。從而，針對負載電容量Cl和輸入電壓Vin，若以消耗能量Ebo成為最小的導(dǎo)通時間Ton、截止時間Toff，S卩，消耗能量Κχ)成為最小的頻率及占空比的時鐘信號CLK， 來開關(guān)升壓轉(zhuǎn)換器142的晶體管N2，則可有效使電壓Vout升壓。對照映射作為針對負載電容量Cl和輸入電壓Vin，消耗能量Ebo成為最小的導(dǎo)通時間Ton、截止時間Toff的關(guān)系，預(yù)先通過實驗、解析等求出。
控制邏輯電路146的運算部146c，檢測輸入的輸出電壓Vout因晶體管N2的1次開關(guān)而導(dǎo)致的上升結(jié)束后的上升結(jié)束定時，檢測到上升結(jié)束定時后，采用在存儲部146a存儲的時鐘信號CLK的導(dǎo)通時間Ton、截止時間Toff推定負載電容量Cle、輸入電壓Vin、輸出電壓Vout，運算出輸出端子Vout與推定負載電容量Cle連接的狀態(tài)下以導(dǎo)通時間Ton、截止時間Toff的時鐘信號CLK開關(guān)晶體管N2時產(chǎn)生的電壓變化量的推定值dVe。然后，比較輸入的電壓變化量dVout和運算的推定值dVe，輸入的電壓變化量dVout和運算的推定值dVe在規(guī)定范圍內(nèi)一致時(電壓變化量dVout和推定值dVe的差值小于規(guī)定值時)，判斷輸出端子Vout與在存儲部146a存儲的推定負載電容量Cle的負載連接，將存儲部146a 存儲的導(dǎo)通時間Ton、截止時間Toff向振蕩器DCOl輸出，并在控制邏輯電路146的存儲部 146a存儲輸入的輸入電壓Vin、輸出電壓Vout。輸入的電壓變化量dVout和運算的推定值 dVe在規(guī)定范圍內(nèi)不一致時(電壓變化量dVout和推定值dVe的差值在規(guī)定值以上時)，判斷與輸出端子Vout連接的負載的電容量發(fā)生了變更，將使以導(dǎo)通時間Ton、截止時間Toff 的時鐘信號CLK開關(guān)晶體管N2時的電壓變化量成為輸入的電壓變化量dVout的負載電容量設(shè)定為推定負載電容量Cle，參照存儲部146b存儲的對照映射，向振蕩器DCOl輸出推定負載電容量Cle和與輸入電壓Vin對應(yīng)的導(dǎo)通時間Ton、截止時間Toff。例如，輸入的電壓變化量dVout比運算的推定值dVe大時，將比存儲部146a存儲的負載電容量小的負載電容量設(shè)定為推定負載電容量Cle。這樣，將導(dǎo)通時間Ton、截止時間Toff向振蕩器DCOl輸出后，在存儲部146a存儲輸入的輸出電壓Vout、輸入電壓Vin、新設(shè)定的導(dǎo)通時間Ton、截止時間Toff、推定負載電容量Cle。通過這樣的處理，在存儲部146a存儲了前一循環(huán)的升壓操作中的輸出電壓Vout、輸入電壓Vin、導(dǎo)通時間Ton、截止時間Toff、推定負載電容量Cle。 這樣，控制邏輯電路146采用前一循環(huán)的升壓操作中的輸出電壓Vout、輸入電壓Vin、導(dǎo)通時間Ton、截止時間Toff、推定負載電容量Cle，推定與輸出端子Vout連接的負載電容量，相對于推定的負載電容量(推定負載電容量Cle)和輸入電壓Vin，將可高效驅(qū)動升壓轉(zhuǎn)換器 142的導(dǎo)通時間Ton、截止時間Toff向振蕩器DCOl輸出。另外，最初進行升壓時，由于在存儲部146b存儲前一循環(huán)的升壓操作中的輸出電壓Vout、輸入電壓Vin、導(dǎo)通時間Ton、截止時間Toff、推定負載電容量Cle，因此，采用從輸入電壓檢測電路VD輸入的輸入電壓Vin、從 A/D轉(zhuǎn)換器AD輸入的輸出電壓Vout、作為推定負載電容量Cle預(yù)先在存儲部146b存儲的電容Cref (例如，IOOpF)，設(shè)定導(dǎo)通時間Ton、截止時間Toff，向振蕩器DCOl輸出。
圖13是振蕩器DCOl的構(gòu)成的概略的電路圖。振蕩器DCOl如圖示，除了在第2電路M2、第3電路M3的晶體管PMl的漏極和接地之間，電容器Cls、Ck不經(jīng)由開關(guān)而連接方面，第2電路M2、第3電路M3中在晶體管PMl的漏極和接地之間，電容器Cll C25經(jīng)由相互獨立控制的開關(guān)SWll SW25而連接方面以及電容器Cll C25的電容互異的方面，具有與第1實施例的振蕩器DCO同樣的構(gòu)成。從而，從振蕩器DCOl輸出的時鐘信號CLK的頻率及占空比，由電阻器R的電阻值R和第2電路M2、第3電路中不經(jīng)由開關(guān)而連接的電容器 Cls, C2s、與開關(guān)SWll SW25中導(dǎo)通的開關(guān)連接的電容器的合成電容C確定。S卩，通過開關(guān)SWll SW25的導(dǎo)通截止的組合，可調(diào)節(jié)輸出的時鐘信號CLK的頻率及占空比，S卩，導(dǎo)通時間Ton、截止時間Toff。另外，實施例中，電容器Cls、C2s不經(jīng)由開關(guān)與晶體管PMl的漏極連接，但是，電容器Cls、C2s也可以常時與晶體管PMl的漏極連接，也可以經(jīng)由常時導(dǎo)通的開關(guān)與晶體管PMl的漏極連接。
時鐘信號CLK的導(dǎo)通時間Ton、截止時間Toff可用下式(4)、(5)計算。式⑷中， Cln是第2電路M2中與開關(guān)SWll SW15中導(dǎo)通的開關(guān)連接的電容器的合成電容，C2n是第3電路M3中與開關(guān)SW21 SW25中導(dǎo)通的開關(guān)連接的電容器的合成電容。圖14是振蕩器DCOl的第1電路Ml的晶體管匪1的漏極和接地之間的電壓即參考電壓Vref和第2電路M2、第3電路M3的各自的晶體管PMl的漏極和接地之間的電壓即電容器電壓Vcapl(實線)、Vcap2(虛線)以及時鐘信號CLK的電壓隨時間變化的一例說明圖。振蕩器DC01，首先以開關(guān)SWll SW25截止的狀態(tài)開始時鐘信號CLK的輸出，由控制邏輯電路146在輸出導(dǎo)通時間Ton、截止時間Toff時(圖中，例如時刻tl、t2)切換與導(dǎo)通時間Ton、截止時間 Toff對應(yīng)的開關(guān)SWll SW25的導(dǎo)通截止。這是因為，由控制邏輯電路146設(shè)定導(dǎo)通時間 Ton、截止時間Toff需要某程度的時間，因此，設(shè)置不經(jīng)由開關(guān)與晶體管PMl連接的電容器 Cls、C2s，確保由控制邏輯電路146設(shè)定導(dǎo)通時間Ton、截止時間Toff所需時間程度的導(dǎo)通時間Ton，從而，從控制邏輯電路146輸出導(dǎo)通時間Ton、截止時間Toff前，可避免時鐘信號 CLK使晶體管N2導(dǎo)通截止而進行升壓操作。這樣的控制邏輯電路146，可根據(jù)控制邏輯電路 146的性能等預(yù)先設(shè)定導(dǎo)通時間Ton、截止時間Toff的設(shè)定所需的時間，因此，電容器Cls、 C2s的電容可根據(jù)由控制邏輯電路146設(shè)定導(dǎo)通時間Ton、截止時間Toff所需的時間等確定。通過這樣構(gòu)成的振蕩器DC01，可輸出期望的導(dǎo)通時間Ton、截止時間Toff的時鐘信號 CLK。
Ton = (Cls+Cln) · (Vdd-Vcapl)/Iref = R · (Cls+Cln) (4) Toff= (C2s+Cln) ‘ (Vdd-Vcap2)/lref = R · (C2s+C2n) (5) 接著，說明這樣構(gòu)成的升壓電路140的操作。圖15是負載電容量Cl為100pF、 SOOpF時的升壓開始后到第1次的升壓、第2次的升壓結(jié)束為止的輸出電壓Vout及時鐘信號CLK隨時間變化的一例說明圖，圖16是輸出端子Vout的負載在負載電容量Cl為lOOpF、 SOOpF時開始升壓后3微秒期間的輸出電壓Vout及從開關(guān)控制電路144輸出的時鐘信號 CLK隨時間變化的一例說明圖。電壓Vin供給輸入端子Vin，開始升壓操作后，開關(guān)控制電路 144的控制邏輯電路146，首先采用從輸入電壓檢測電路VD輸入的輸入電壓Vin和/或從 A/D轉(zhuǎn)換器AD輸入的輸出電壓Vout、存儲部146b存儲的推定負載電容量Cle (值Cref)，設(shè)定導(dǎo)通時間Ton、截止時間Toff，向振蕩器DCOl輸出，并將輸入的輸出電壓Vout和輸入電壓Viru設(shè)定的導(dǎo)通時間Ton、截止時間Tof、推定負載電容量Cle在存儲部146a存儲。輸入了導(dǎo)通時間Ton、截止時間Toff的振蕩器DCOl切換開關(guān)SWll SW25的導(dǎo)通截止，使得僅僅與輸入的導(dǎo)通時間！"on、截止時間1Tof附應(yīng)的開關(guān)SWll SW25導(dǎo)通。這樣，開關(guān)SWll SW25切換后，來自振蕩器DCOl的設(shè)定的導(dǎo)通時間Ton、截止時間Toff的時鐘信號CLK經(jīng)由輸出緩沖器OB輸入升壓轉(zhuǎn)換器142的晶體管N2的柵極，晶體管N2以設(shè)定的導(dǎo)通時間Ton、 截止時間TofT的時鐘信號CLK開關(guān)1次。這樣，第1次的升壓操作結(jié)束。即，第1次的升壓操作中，推定負載電容量Cl為值Cref，將由負載電容量Cl和現(xiàn)在輸入的輸入電壓Vin可高效驅(qū)動升壓轉(zhuǎn)換器142的導(dǎo)通時間Ton、截止時間Toff，即，可高效驅(qū)動升壓轉(zhuǎn)換器142 的頻率及占空比的時鐘信號CLK，輸入晶體管N2的柵極，進行升壓。從而，不管實際與輸出端子Vout連接的負載電容量Cl如何，輸入電壓Vin為一定的場合，第1次的升壓操作在推定負載電容量Cl為IOOpF后進行升壓，因此導(dǎo)通時間Ton、截止時間Toff相同。
接著，開始第2次以下的升壓操作。第2次以下的升壓操作中，開關(guān)控制電路144 的控制邏輯電路146運算電壓變化量的推定值dVe，比較來自延遲運算電路Dl的電壓變化量dVout和運算的電壓變化量的推定值dVe，將與比較結(jié)果相應(yīng)的導(dǎo)通時間Ton、截止時間 Toff向振蕩器DCOl輸出。負載電容量Cl為IOOpF時，第1次的升壓產(chǎn)生的電壓變化量 dVout與推定負載電容量Cl為IOOpF時的電壓變化量的推定值Cle大致相同，因此，推定負載電容量Cle為IOOpF時，以可高效驅(qū)動升壓轉(zhuǎn)換器142的導(dǎo)通時間Ton、截止時間TofT 進行晶體管N2的開關(guān)。另一方面，在負載電容量Cl為SOOpF時，第1次的升壓產(chǎn)生的電壓變化量dVout比電壓變化量的推定值dVe小，因此，根據(jù)第1次的升壓產(chǎn)生的電壓變化量 dVout，將更大的電容量(例如，800pF)設(shè)定為推定負載電容量Cl，以與推定負載電容量Cl 和輸入電壓Vin對應(yīng)的導(dǎo)通時間Ton、截止時間Toff進行晶體管N2的開關(guān)。從而，第2次以下的升壓操作中，根據(jù)前一循環(huán)的升壓操作推定實際連接的負載電容量Cl，對于推定的負載電容量Cl和輸入電壓Vin，可一邊高效驅(qū)動升壓轉(zhuǎn)換器142，一邊將輸出端子Vout的電壓Vout升壓到規(guī)定電壓V2為止。
這樣進行升壓操作，電壓Vout達到規(guī)定電壓V2后，從控制邏輯146向振蕩器DCOl 輸出待機信號STB，輸入待機信號STB的振蕩器DCO停止振蕩操作，升壓電路40的操作停止。從而，電壓Vout達到規(guī)定電壓V2為止期間，即使負載電容量、輸入電壓Vin變動也可高效驅(qū)動升壓轉(zhuǎn)換器142，同時，由于電壓Vout升壓，可以實現(xiàn)升壓轉(zhuǎn)換器142的能量效率的提高。特別是，在集成電路裝置110搭載于進行存儲交織的CPU(Central Processing Unit)時，考慮在升壓電路140進行升壓的中途，要供給電壓的閃速存儲器的存儲器存儲體被切換，與輸出端子Vout連接的負載電容量變化的情況，但是即使在這樣的場合，也可以高效進行輸出電壓Vout的升壓。
這樣構(gòu)成的升壓電路140包含電感器L，需要比較大的面積，因此認為若在閃速存儲器芯片22搭載，則閃速存儲器芯片22的面積變大，但是，實施例的集成電路裝置10中在層疊體M的上面配置的介入層30搭載升壓電路140，因此與將升壓電路410搭載于層疊體對的閃速存儲器芯片22的情況比，可實現(xiàn)裝置的小型化。另外，在進行相對于輸入電壓 Vin以較高比率使輸出電壓Vout升壓的高放大率升壓的場合，若利用采用并聯(lián)連接的多個電容器使輸入電壓升壓的充電泵，則需要更多的電容器，因此認為面積變大，升壓的效率降低，但是，即使在通過采用升壓轉(zhuǎn)換器42進行這樣的高放大率的升壓的場合，通過調(diào)節(jié)電感器L、電容器CL、電阻器RL也可獲得期望的升壓性能，與采用充電泵的場合比，可實現(xiàn)裝置的小型化和效率降低的抑制。
根據(jù)以上說明的第2實施例的集成電路裝置110，升壓電路140搭載于層疊體M 的上面配置的介入層30，因此可實現(xiàn)裝置的小型化。另外，采用升壓轉(zhuǎn)換器作為升壓電路 140，因此與采用多個電容器并聯(lián)連接而成的充電泵的情況比，可實現(xiàn)裝置的小型化。而且， 推定實際連接的負載電容量Cl，相對于推定的負載電容量Cl和輸入電壓Vin，可高效驅(qū)動升壓轉(zhuǎn)換器142的同時，可將輸出端子Vout的電壓Vout升壓到規(guī)定電壓V2為止。
第2實施例的集成電路裝置110中，在控制邏輯電路146的存儲部146b預(yù)先存儲對照映射，但是，也可以預(yù)先通過實驗、解析等求出確定負載電容量Cl和輸入電壓Vin與消耗能量Ebo成為最小的導(dǎo)通時間Ton、截止時間Toff的關(guān)系的公式，采用這樣的公式，相對于負載電容量Cl和輸入電壓Vin，運算消耗能量Ebo成為最小的導(dǎo)通時間Ton、截止時間 Toff0 第2實施例的集成電路裝置110中，振蕩器DCOl在由控制邏輯電路146輸出導(dǎo)通時間！"on、截止時間Toff的定時切換與導(dǎo)通時間！"on、截止時間Toff對應(yīng)的開關(guān)SWll SW25的導(dǎo)通截止，但是，也可以在晶體管N2截止的定時切換與導(dǎo)通時間Ton、截止時間TofT 對應(yīng)的開關(guān)SWll SW25的導(dǎo)通截止。
第2實施例的集成電路裝置110中，相對于推定的負載電容量Cl和輸入電壓Vin， 采用可高效驅(qū)動升壓轉(zhuǎn)換器142的導(dǎo)通時間Ton、截止時間Toff的時鐘信號CLK來開關(guān)晶體管N2，但是，也可以不考慮輸入電壓Vin，僅僅相對于推定的負載電容量Cl，采用可高效驅(qū)動升壓轉(zhuǎn)換器142的導(dǎo)通時間Ton、截止時間Toff的時鐘信號CLK，也可以不考慮負載電容量Cl，僅僅相對于輸入電壓Vin，采用可高效驅(qū)動升壓轉(zhuǎn)換器142的導(dǎo)通時間Ton、截止時間Toff的時鐘信號CLK。
第1、第2實施例的集成電路裝置10、110中，升壓轉(zhuǎn)換器42、142具備在電感器 L和晶體管m之間從電感器L看與輸出端子Vout并聯(lián)連接的耗盡型的NMOS晶體管N2，但是，只要具備在電感器L和晶體管m之間從電感器L看與輸出端子Vout并聯(lián)且由時鐘信號CLK開關(guān)的元件即可，因此，如圖17例示的變形例的升壓轉(zhuǎn)換器42B那樣，也可以取代耗盡型的NMOS晶體管N2，而具備在電感器L和晶體管m之間連接的耗盡型的NMOS晶體管 N21(以下稱為晶體管N21)和與晶體管N21串聯(lián)的增強型的NMOS晶體管N22(以下稱為晶體管N22)，將晶體管N21的柵極的電壓固定為規(guī)定電壓VH并向晶體管N22的柵極輸入時鐘信號CLK。這里，規(guī)定電壓VH優(yōu)選為電壓Vl和電壓V2之間的電壓(例如，3. 6V)。另夕卜， 升壓轉(zhuǎn)換器42、142設(shè)為具備柵極和源極相互連接、源極與電感器L連接而漏極與輸出端子Vout連接的增強型的NMOS晶體管Ni，但是，只要具備在電感器L和輸出端子Vout之間串聯(lián)連接、將電流整流為從輸入端子Vin朝向輸出端子Vout的方向的整流元件即可，因此也可以取代晶體管W而具備二極管。
第1、第2實施例的集成電路裝置10、110中，閃速存儲器芯片22設(shè)為以與電源電壓相同的電壓Vl和比電壓Vl高的電壓V2操作，但是，也可以使閃速存儲器芯片22以比電源電壓高而比電壓V2低的電壓V3和電壓V2操作。該場合，在介入層30搭載升壓電路40、 140以及將電壓Vl升壓到電壓V3的升壓電路即可。
第1、第2實施例的集成電路裝置10、110中，設(shè)為在層疊體M的上面配置介入層 30，但是，也可以在下面配置。另外，也可以在介入層30上層疊其他集成電路芯片和介入層。
第1、第2實施例中，集成電路裝置10用于SSD，層疊體M由DRAM芯片20和閃速存儲器芯片22層疊而成，但是，集成電路10也可以在不同于SSD的裝置中采用，例如，集成電路裝置也可以用于微計算機，層疊體也可以由搭載MPU (Micro Processing Unit)的芯片等層疊而成。另外，也可以適用于計算機以外的電子設(shè)備。
以上，用實施例說明了本發(fā)明的最佳實施例，但是本發(fā)明不限于這樣的實施例，在不脫離本發(fā)明的要旨的范圍內(nèi)可以各種各樣的形態(tài)實施。
產(chǎn)業(yè)上的利用可能性 本發(fā)明可適用于集成電路裝置的制造產(chǎn)業(yè)等。
權(quán)利要求
1.一種集成電路裝置，其特征在于，具備層疊體，其由多個集成電路芯片層疊而成，上述集成電路芯片包括具有在第1電壓下操作的第1集成電路的第1集成電路芯片，在上述層疊體的一個端面配置有介入層，上述介入層具有升壓供電電路，上述升壓供電電路將從電源側(cè)供給的規(guī)定電壓升壓到上述第1電壓后供給構(gòu)成上述層疊體的上述第1 集成電路芯片的上述第1集成電路。
2.如權(quán)利要求1所述的集成電路裝置，其特征在于， 上述升壓供電電路具備升壓轉(zhuǎn)換器，其具備在被供給上述規(guī)定電壓的輸入端子和供給上述第1電壓的輸出端子之間串聯(lián)連接的電感器；在上述電感器和上述輸出端子之間串聯(lián)連接，將電流整流為從上述輸入端子朝向上述輸出端子的方向的整流元件；在上述電感器和上述整流元件之間，從上述電感器看，與上述輸出端子并聯(lián)連接的開關(guān)元件；和在上述整流元件和上述輸出端子之間，從上述整流元件看，與上述輸出端子并聯(lián)連接的電容器；在上述整流元件和上述輸出端子之間，從上述整流元件看，與上述輸出端子并聯(lián)連接的電阻器；和開關(guān)控制電路，其對上述開關(guān)元件進行開關(guān)控制。
3.如權(quán)利要求2所述的集成電路裝置，其特征在于，上述開關(guān)控制電路控制上述開關(guān)元件，以使上述開關(guān)元件以使上述輸出端子的電壓成為上述第1電壓被調(diào)節(jié)的頻率進行開關(guān)。
4.如權(quán)利要求3所述的集成電路裝置，其特征在于，上述開關(guān)控制電路控制上述開關(guān)元件，以使上述開關(guān)元件以隨著上述輸出端子的電壓越高而越高的傾向被調(diào)節(jié)的頻率進行開關(guān)。
5.如權(quán)利要求4所述的集成電路裝置，其特征在于， 上述開關(guān)控制電路進行以下控制控制上述開關(guān)元件，以使上述開關(guān)元件，在上述輸出端子的電壓從上述規(guī)定電壓達到比上述規(guī)定電壓高而比上述第1電壓低的第1控制用電壓為止，以第1頻率進行開關(guān)，控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第1控制用電壓起，至達到比上述第1控制用電壓高而比上述第1電壓低的第2控制用電壓為止，以比上述第1頻率高的第2頻率進行開關(guān)，控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第2控制用電壓起，至達到上述第1電壓為止，以比上述第2頻率高的第3頻率進行開關(guān)， 從上述輸出端子的電壓達到上述第1電壓起，停止上述開關(guān)元件的開關(guān)，以及， 控制上述開關(guān)元件，以使上述開關(guān)元件，從上述輸出端子的電壓達到上述第1電壓后降低到上述第2控制電壓為止時起，至達到上述第1電壓為止，以上述第3頻率進行開關(guān)。
6.如權(quán)利要求1所述的集成電路裝置，其特征在于， 上述升壓供電電路具備升壓轉(zhuǎn)換器，其具備在被供給上述規(guī)定電壓的輸入端子和供給上述第1電壓的輸出端子之間串聯(lián)連接的電感器；在上述電感器和上述輸出端子之間串聯(lián)連接，將電流整流為從上述輸入端子朝向上述輸出端子的方向的整流元件；在上述電感器和上述整流元件之間，從上述電感器看，與上述輸出端子并聯(lián)連接的開關(guān)元件；開關(guān)控制電路，其采用脈沖信號對上述開關(guān)元件進行開關(guān)控制。
7.如權(quán)利要求6所述的集成電路裝置，其特征在于， 上述開關(guān)控制電路具備電壓檢測部，其檢測作為上述輸出端子的電壓的輸出電壓；電壓變化量檢測部，其檢測向上述開關(guān)元件施加1周期量的上述脈沖信號時的上述輸出電壓的變化量；以及開關(guān)控制部，其采用上述脈沖信號的頻率及占空比、上述檢測的輸出電壓和上述檢測的輸出電壓的變化量，推定與上述輸出端子連接的負載電容量，采用以使上述輸出電壓成為上述第1電壓且針對上述推定的負載電容量高效驅(qū)動上述升壓轉(zhuǎn)換器被調(diào)節(jié)的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制。
8.如權(quán)利要求7所述的集成電路裝置，其特征在于， 上述開關(guān)控制電路具備第1存儲部，其存儲作為上述推定的負載電容量的推定負載電容量、上述檢測的輸出電壓以及上述脈沖信號的頻率及占空比；和第2存儲部，其存儲作為相對于上述負載電容量和上述輸出電壓，在上述輸出電壓達到上述第1電壓為止由上述升壓轉(zhuǎn)換器消耗的能量成為較低的上述脈沖信號的頻率及占空比的關(guān)系而預(yù)先設(shè)定的規(guī)定關(guān)系， 上述開關(guān)控制部進行以下控制在上述檢測的輸出電壓達到上述第1電壓為止，上述輸出端子與上述第1存儲部存儲的推定負載電容量的負載連接的狀態(tài)下，采用上述第1存儲部存儲的頻率及占空比的脈沖信號，推定對上述開關(guān)元件進行開關(guān)控制時的上述輸出端子的電壓的變化量，在上述檢測的電壓變化量和上述推定的輸出端子的電壓的變化量的差值小于規(guī)定值時，采用上述第1存儲部存儲的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制并將上述檢測的輸出電壓存儲在第1存儲部，在上述檢測的電壓變化量和上述推定的輸出端子的電壓的變化量的差值在規(guī)定值以上時，采用上述檢測的電壓變化量，推定上述負載電容量，采用該推定的負載電容量和上述第2存儲部存儲的規(guī)定關(guān)系，設(shè)定高效驅(qū)動上述升壓轉(zhuǎn)換器的上述脈沖信號的頻率及占空比，采用該設(shè)定的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制并將上述推定的負載電容量和上述脈沖信號的頻率及占空比以及上述檢測的輸出電壓存儲在上述第1 存儲部，以及，從上述輸出端子的電壓達到上述第1電壓起，停止上述開關(guān)元件的開關(guān)。
9.如權(quán)利要求6至8的任一項權(quán)利要求所述的集成電路裝置，其特征在于， 上述開關(guān)控制電路具備檢測上述輸入端子的電壓的電壓檢測部，上述開關(guān)控制部針對上述檢測的輸入端子的電壓，采用被調(diào)節(jié)以高效驅(qū)動上述升壓轉(zhuǎn)換器的頻率及占空比的脈沖信號，對上述開關(guān)元件進行開關(guān)控制。
10.如權(quán)利要求2至9的任一項權(quán)利要求所述的集成電路裝置，其特征在于， 上述開關(guān)元件是漏極與上述電感器連接且源極接地的增強型的η型金屬氧化物半導(dǎo)體晶體管。
11.如權(quán)利要求2至9的任一項權(quán)利要求所述的集成電路裝置，其特征在于，上述開關(guān)元件具備漏極與電感器連接的耗盡型的η型金屬氧化物半導(dǎo)體晶體管；和漏極與上述耗盡型的η型金屬氧化物半導(dǎo)體晶體管的源極連接且源極接地的增強型的η型金屬氧化物半導(dǎo)體晶體管。
12.如權(quán)利要求2至11的任一項權(quán)利要求所述的集成電路裝置，其特征在于， 上述整流元件是柵極及源極與上述電感器連接且漏極與上述電容器連接的增強型的η型金屬氧化物半導(dǎo)體晶體管。
13.如權(quán)利要求1至12的任一項權(quán)利要求所述的集成電路裝置，其特征在于， 上述第1集成電路是閃速存儲器。
14.如權(quán)利要求1至13任一項權(quán)利要求所述的集成電路裝置，其特征在于，上述第1集成電路是在上述第1電壓及不同于上述第1電壓的第2電壓下操作的電路， 上述介入層具有將上述規(guī)定電壓升壓到上述第2電壓后供給構(gòu)成上述層疊體的上述第1集成電路芯片的上述第1集成電路的第2升壓供電電路。
15.如權(quán)利要求1至13任一項權(quán)利要求所述的集成電路裝置，其特征在于，上述層疊體包括具有在不同于上述第1電壓的第2電壓下操作的第2集成電路的第2 集成電路芯片，上述介入層具有將上述規(guī)定電壓升壓到上述第2電壓后供給構(gòu)成上述層疊體的上述第2集成電路芯片的上述第2集成電路的第2升壓供電電路。
全文摘要
本發(fā)明在層疊了DRAM芯片20和閃速存儲器芯片22的層疊體24的上面，配置具有升壓電路40的介入層30。從而，可實現(xiàn)裝置的小型化。另外，作為升壓電路40，采用具有電感器的升壓轉(zhuǎn)換器，因此，與采用多個電容器并聯(lián)而成的充電泵的情況相比，可實現(xiàn)裝置的小型化。
文檔編號G11C16/06GK102187400SQ20098014166
公開日2011年9月14日 申請日期2009年4月17日 優(yōu)先權(quán)日2008年10月20日
發(fā)明者竹內(nèi)健, 安福正, 石田光一, 高宮真, 櫻井貴康 申請人:國立大學(xué)法人東京大學(xué)