專利名稱：形成可編程電壓調(diào)節(jié)器的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子學(xué)，尤其是涉及形成半導(dǎo)體器件的方法和結(jié)構(gòu)。
背景技術(shù)：
過去，半導(dǎo)體工業(yè)利用各種方法和結(jié)構(gòu)來形成具有可編程功能的 半導(dǎo)體器件。在某些情況下，期望能在半導(dǎo)體器件被組裝到半導(dǎo)體封 裝中后為此功能編程。將功能編程到封裝半導(dǎo)體器件里的現(xiàn)有方法通 常要求將該封裝的一個或多個管腳或終端及半導(dǎo)體器件的相應(yīng)輸入用 于編程。使用封裝管腳和半導(dǎo)體器件輸入要求半導(dǎo)體器件和封裝有額 外的輸入，因此增加了可編程半導(dǎo)體器件的成本。
此外， 一旦功能被程序編入半導(dǎo)體器件，有可能一個故障就會引 起程序信息被改變。結(jié)果，半導(dǎo)體器件以不希望的功能方式運行。
因此，期望有一種可編程半導(dǎo)體器件，其可以將用來為器件編程 的管腳數(shù)量減至最小，這將編程信息中變化的影響降至最小，及具有
低成本o


圖1示意性地說明了根據(jù)本發(fā)明的系統(tǒng)的一部分的框圖，該系統(tǒng)
包括一個可編程電壓調(diào)節(jié)器；
圖2示意性地說明了根據(jù)本發(fā)明的圖l的可編程電壓調(diào)節(jié)器實施
例的一部分的結(jié)構(gòu)圖3示意性地說明了根據(jù)本發(fā)明的圖l的可編程電壓調(diào)節(jié)器的一
些程序信息的一個典型實施例；
圖4是根據(jù)本發(fā)明的一個示出一些狀態(tài)的實施例的狀態(tài)圖，該狀 態(tài)是對圖1的可編程電壓調(diào)節(jié)器的一部分而言；和
圖5示意性地說明了根據(jù)本發(fā)明的包括圖1的可編程電壓調(diào)節(jié)器 的半導(dǎo)體器件的放大平面圖。
圖6說明了根據(jù)本發(fā)明的八管腳表面裝配半導(dǎo)體封裝的放大的頂 部平面圖。
為了說明的簡潔和清楚，附圖中的組成部分不一定按比例繪制， 不同圖中相同的附圖標(biāo)記表示相同的組成部分。
此外，為了描述的簡要而省略了公知的步驟和組成部分的說明與 詳述。如這里所使用的載流電極表示器件的一個組成部分，其承載通
過該器件的電流，如MOS晶體管的源極或漏極、或雙極晶體管的集
電極或發(fā)射極、或二極管的陰極或陽極；控制電極表示器件的一個單 元，其控制通過該器件的電流，如MOS晶體管的柵極或雙極晶體管 的基極.雖然這些器件在這里被解釋為某個N-通道或P-通道器件，但 本領(lǐng)域里一般技術(shù)人員應(yīng)該認(rèn)識到，依照本發(fā)明，互補器件也是可以 的。本領(lǐng)域中的技術(shù)人員應(yīng)認(rèn)識到，這里使用的詞語"在...的期間 (during)、在".同時(while)、當(dāng)...的時候(when)"不是精確的詞語，其意 味著在啟始動作發(fā)生時立即發(fā)生的動作，但在由啟始動作啟始的反應(yīng) 動作之間可能有一些小而合理的延遲，如傳播延遲。
具體實施例方式
圖1示意性地說明了系統(tǒng)10的一部分的實施例，包括一個可編 程電壓調(diào)節(jié)器20，其用來提供調(diào)節(jié)輸出電壓到負(fù)載13和負(fù)栽14。在 優(yōu)選實施例中，調(diào)節(jié)器20包括輸出26和輸出27，其每個輸出提供獨 立的調(diào)節(jié)輸出電壓。正如以下將進一步看到的，使用外部提供給調(diào)節(jié)
器20的數(shù)據(jù)為每個輸出電壓的值編程。外部提供的數(shù)據(jù)存儲在調(diào)節(jié)器 20內(nèi)并用來控制輸出電壓的值。調(diào)節(jié)器20接收在管腳或輸入上的數(shù) 據(jù)，該管腳或輸入在調(diào)節(jié)器20的其它工作模式期間用于其它功能。調(diào) 節(jié)器20也提供誤差校驗功能，用來確定數(shù)據(jù)的有效性，或判斷數(shù)據(jù)被 程序編入調(diào)節(jié)器20后數(shù)據(jù)的值是否變化。
系統(tǒng)10通常在電力輸入11和電力返回(power return)12之間接 收電力，如直流電壓。負(fù)栽13和14通常連接在調(diào)節(jié)器20分別的輸出 27和26與負(fù)栽返回(load return)15之間，該負(fù)載返回通常與返回12 連接。調(diào)節(jié)器20在通常分別與輸入11和返回12連接的電壓輸入21 和電壓返回25之間接收電力。調(diào)節(jié)器20也包括第一信號輸入22、第 二信號輸入23和第三信號輸入24。在優(yōu)選實施例中，調(diào)節(jié)器20設(shè)置 為包括在輸出26形成第一輸出電壓的第一調(diào)節(jié)器35和在輸出27形成 第二輸出電壓的第二調(diào)節(jié)器36。調(diào)節(jié)器20也通常包括開電重置電路 (POR) 28、參考信號發(fā)生器或參考30、用來從調(diào)節(jié)器20的外部接 收數(shù)據(jù)的程序設(shè)計和測試模塊40、接收來自模塊40的一部分?jǐn)?shù)據(jù)及 提供第一反饋信號到調(diào)節(jié)器35的第一反饋網(wǎng)絡(luò)38、和接收來自模塊 40的 一部分?jǐn)?shù)據(jù)及提供第二反饋信號到調(diào)節(jié)器36的第二反饋網(wǎng)絡(luò)39 。 第一和第二反饋信號分別為第一和第二輸出電壓的值的代表.由從模
塊40接收的數(shù)據(jù)值來選擇在每個反饋信號的值和各自輸出電壓的值 之間的關(guān)聯(lián)。POR28在其輸出形成一個重置信號，直到POR28檢測 出輸入21上的電壓增加到一個確定的門限值，該重置信號才被確認(rèn)。 在一些實施例中，調(diào)節(jié)器20可以包括一個內(nèi)部運行的電壓調(diào)節(jié)器(沒 有示出)，其從輸入21接收輸入電壓并提供用來操作調(diào)節(jié)器20的元 件如模塊40的內(nèi)部運行電壓。參考30提供一個被調(diào)節(jié)器35和36使 用以協(xié)助調(diào)節(jié)輸出電壓值的參考信號。在優(yōu)選實施例中，調(diào)節(jié)器35 和36為線性調(diào)節(jié)器。在此優(yōu)選實施例中，為了給第一和第二輸出電壓 的值編程，來自模塊40的數(shù)據(jù)用來為分別來自網(wǎng)絡(luò)38和39的第一和 第二反饋信號的值編程。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，除為反饋信號和 輸出電壓的值編程之外或代替為反饋信號和輸出電壓的值編程，來自
模塊40的數(shù)據(jù)還可以用于其它功能。
圖2示意性地說明了模塊40的一部分的實施例的框圖。模塊40 的典型實施例包括輸入模塊50、誤差校驗位生成模塊55、非易失性存 儲元件60、誤差探測電路62、輸出多路復(fù)用器或多路復(fù)用器70、控 制邏輯如"與"門71、和一個啟動控制電路44。非易失性存儲元件60 可以是本領(lǐng)域技術(shù)人員公知的任何一種非易失性存儲元件，包括閃速 可擦可編程只讀存儲器EPROM、電可擦除只讀存儲器EEPROM或 其它非易失性器件。誤差探測電路62包括誤差探測(ED)寄存器63、 誤差探測邏輯65、和程序校驗?zāi)K67。
調(diào)節(jié)器20設(shè)置為在程序設(shè)計模式或標(biāo)準(zhǔn)模式中運行。在標(biāo)準(zhǔn)模 式下，輸入22和23起啟動輸入的作用，其分別用來啟動和禁止調(diào)節(jié) 器35和36 (圖1)工作。在標(biāo)準(zhǔn)模式下，不使用輸入24。在程序設(shè) 計模式下，輸入22從調(diào)節(jié)器20的外部接收數(shù)據(jù)。所述數(shù)據(jù)是被程序 編入調(diào)節(jié)器20的信息，并用于控制調(diào)節(jié)器35和36的輸出電壓值。輸 入23用作時鐘信號，將輸入22上數(shù)據(jù)記錄(clock)到調(diào)節(jié)器20內(nèi)。為 了協(xié)助將信息用程序編入或存入或?qū)懭朐?0內(nèi)，輸入24用于將高 電壓應(yīng)用于元件60。
圖3示出包含信息的程序數(shù)據(jù)字的典型實施例，其包括存入或?qū)?入元件60內(nèi)的接收數(shù)據(jù)。此說明在圖3中參考圖1。用字母D接一代 表數(shù)據(jù)的比特數(shù)目的數(shù)字，來表示由調(diào)節(jié)器20在輸入22上接收的數(shù) 據(jù)，用字母E接一代表誤差校驗位的比特數(shù)目的數(shù)字，來表示模塊55 產(chǎn)生的誤差校驗位。除了數(shù)據(jù)和誤差校驗位，模塊55也產(chǎn)生四個用字 母P接一數(shù)字來表示的程序位。程序位用于表明程序數(shù)據(jù)字被存入和 寫入了非易失性存儲元件60 。
在優(yōu)選實施例中，元件60的非編程狀態(tài)是全1狀態(tài)。因此，通 過將0寫入一比特可將邏輯0存入該比特，而通過不寫該比特可將邏 輯1儲存。由于此原因，優(yōu)選實施例的程序位P1-P4用l表示元件60 的非編程狀態(tài)，而用O表示編程狀態(tài)。在此優(yōu)選實施例中，每當(dāng)電力 應(yīng)用于調(diào)節(jié)器20時，寄存器63設(shè)置為初始化的全1狀態(tài)。此設(shè)置有
助于控制調(diào)節(jié)器20的模式。 一上電，來自POR28的POR信號就將 寄存器51重置為全0狀態(tài)。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，POR信號也 能用于初始化寄存器63。
當(dāng)電力首次應(yīng)用于調(diào)節(jié)器20時，調(diào)節(jié)器20的工作模式由寄存器 63控制。因為寄存器63設(shè)置為總是以全1狀態(tài)上電，所以四個程序 位(Pl-P4 )全為1。程序校驗?zāi)K67接收來自寄存器63的1并使程 序(PG)信號高，從而表明元件60沒有被編程。同樣，邏輯65接收 來自寄存器63的所有的1。邏輯65的誤差探測算法為數(shù)據(jù)和誤差校 驗位的全l值提供了一個有效結(jié)果，因而，有效(VL)信號也高。通 過反相器73，高PG信號及高VL信號使來自反相器74和門71的讀 出(RE )信號高。RE高使元件60執(zhí)行讀操作并從元件60提供程序 數(shù)據(jù)字的存儲值到誤差探測(ED)電路62.來自元件62的程序數(shù)據(jù) 字然后被存入ED寄存器63。模塊67接收程序位Pl-P4的存儲值。 因為元件60沒有被編程，所以包括程序位Pl-P4的程序數(shù)據(jù)字的存儲 值全是l，從而保持PG、 VL和RE信號高。因此，只要程序位P1-P4 保持高，元件60就繼續(xù)執(zhí)行讀操作并提供程序數(shù)據(jù)字的存儲值到電路 62。高PG信號也啟動門45和46，以允許輸入22上接收的數(shù)據(jù)和輸 入23上接收的時鐘被輸入模塊50的輸入寄存器51接收。PG高也使 門47和48的輸出及相應(yīng)的E1和E2信號高，正如以下將進一步看到 的，高El和E2信號將用于測試數(shù)據(jù)，該數(shù)據(jù)在被程序編入元件60 內(nèi)之前被接收到寄存器51上。因為PG高并啟動門45和46,調(diào)節(jié)器 20 i殳置為工作在可編程模式下。
在可編程模式下，可以控制模塊40工作在三種狀態(tài)下的一種 將數(shù)據(jù)寫入輸入模塊50的寫入狀態(tài)，為驗證而從模塊50讀出數(shù)據(jù)的 讀出狀態(tài)，和將來自模塊55的數(shù)據(jù)和校驗位寫入或存入元件60的程 序設(shè)計(PGM)狀態(tài)。為了從這三種狀態(tài)中的選擇一種，調(diào)整輸入22 和23到特定條件來表明控制字碼被移入模塊50。當(dāng)輸入23保持高時， 輸入22上由高到低的躍遷表明一個指令序列的開始。計時記錄(clock) 到模塊50內(nèi)的接下來的兩個比特存入CMD寄存器53，并被邏輯52
用來調(diào)整塊40的狀態(tài)及要釆取的行動(寫入、讀出或編程)。
在圖4中參考圖2,在由于PG和VL高而將調(diào)節(jié)器20調(diào)整為可 編程模式后，模塊50等待輸入22和23來確定指令序列被初始化。接 下來的兩個比特移入CMD寄存器53以調(diào)整模塊40運行在寫入、讀 出或編程狀態(tài)。如果CMD寄存器53接收一個寫入命令，輸入23上 的時鐘信號用來將輸入22上數(shù)據(jù)計時記錄(clock)到寄存器51內(nèi)。在 優(yōu)選實施例中，使用二十個數(shù)據(jù)位，其中前十個數(shù)據(jù)位是用于控制輸 出26上輸出電壓值的數(shù)據(jù)位，后十個數(shù)據(jù)位是用于控制輸出27上輸 出電壓值的數(shù)據(jù)位。邏輯52為移入寄存器51的數(shù)據(jù)計數(shù)，直到二十 個數(shù)據(jù)位都被移入寄存器51。模塊55和多路復(fù)用器70接收移入寄存 器51的數(shù)據(jù)。
誤差生成(EG )邏輯56接收來自寄存器51的數(shù)據(jù)并產(chǎn)生校驗 位E1-E8。在優(yōu)選實施例中，誤差生成邏輯56是對從寄存器51接收 的數(shù)據(jù)響應(yīng)地連續(xù)產(chǎn)生校驗位El-E8的組合邏輯。同樣在此優(yōu)選實施 例中，邏輯56實施漢明糾錯碼算法，為了產(chǎn)生位E1-E8，該算法實現(xiàn) 下列所示邏輯等式
El = D0 D1 D3 D4 D6 D8
E2 = D0 D2 D3 D5 D6 D9
E3 = D1 D2 D3 D7 D8 D9
E4 = D4 D5 D6 D7 D7 D9
E5 = D10 D11 D13 D14 D16 D19
E6 = D10 D12 D13 D15 D16 D19
E7 = D11 D12 D13 D17 D18 D19
E8 二 D14 D15 D16 D17 D18 D19
其中，0=邏輯異或算子。
可以使用任何一種其它的誤差探測算法來代替上述等式實施的 算法。例如，可以使用其它公知的漢明糾錯碼來提供誤差探測算法， 或除檢測錯誤外，可使用誤差探測和修正算法來修正。邏輯56也將寄 存器57的四個程序位(Pl-P4)調(diào)整為低，從而使程序數(shù)據(jù)字以激活
的或低的程序位寫入元件60。
來自寄存器51的數(shù)據(jù)也出現(xiàn)在多路復(fù)用器70的輸入10。由于 PG和VL信號高，多路復(fù)用器70選擇輸入I0到輸出FB1和FB2， 以使來自寄存器51的數(shù)據(jù)應(yīng)用到FB網(wǎng)絡(luò)38和39 (圖1)。前十個 數(shù)據(jù)位按路線被發(fā)送到輸出FBI而后十個數(shù)據(jù)位按路線被發(fā)送到 FB2。因為信號E1和E2高，調(diào)節(jié)器35和36被啟動而在輸出26和 27形成第一和第二輸出電壓(圖1)。這允許測試調(diào)節(jié)器20以確定剛 剛寫入寄存器51的數(shù)據(jù)是否提供了來自調(diào)節(jié)器20的輸出電壓的期望 值。如果輸出電壓不正確，可開始一個新的指令序列，且新的數(shù)據(jù)被 寫入寄存器51并重新測試. 一旦新數(shù)據(jù)移入寄存器51，模塊55產(chǎn)生 新的如上文所述的程序數(shù)據(jù)字。重復(fù)此過程直到得到正確的數(shù)據(jù)和輸 出電壓值為止。
讀出存儲在寄存器51中的數(shù)據(jù)也是可能的。用以上所述的輸入 22和23將一讀出指令移入寄存器53可以開始一個指令序列。邏輯52 將該讀出指令解碼，從而使驅(qū)動器54能以寄存器51的串行輸出驅(qū)動 輸入22,驅(qū)動器54通常是三態(tài)驅(qū)動器，其處于三態(tài)狀況直到接收到 讀出指令后被邏輯52啟動為止。輸入23用于計時記錄(clock)寄存器 51并將那里儲存的數(shù)據(jù)通過驅(qū)動器54移出。在優(yōu)選實施例中，邏輯 52為二十個時鐘脈沖計數(shù)然后終止寄存器51的移位。讀出狀態(tài)使讀 出存儲在寄存器51中的數(shù)據(jù)變得容易并使驗證這些數(shù)據(jù)變得容易。
一旦得到提供了第一和第二輸出電壓期望值的數(shù)據(jù)字，就可以開 始一個新的指令序列以將程序數(shù)據(jù)字中的信息用程序編入到元件60 中。通過設(shè)置輸入22和23來確定一個新的指令序列，及然后將對應(yīng) 于程序設(shè)計(PGM)狀態(tài)的一個控制字移位，可使模塊40的狀態(tài)變 為編程模式，邏輯52為程序指令解碼并確認(rèn)P控制信號以開始將來 自邏輯56的數(shù)據(jù)字、誤差校驗位和程序位存入元件60中。通常也確 認(rèn)輸入24上的程序信號來為將信息用程序編入或存入元件60中而應(yīng) 用需要的電壓值。在編程狀態(tài)期間，元件60的讀周期被禁止直到完成 編寫程序。由于讀信號仍然^f艮高，元件60完成編寫程序后馬上再一次
被讀。程序數(shù)據(jù)字從元件60中讀出并存入寄存器63。此刻，程序數(shù) 據(jù)字的程序位P1-P4調(diào)整為低而使PG信號低。程序數(shù)據(jù)字(數(shù)據(jù)位 D1-D20和誤差校驗位El-E8)的余項傳遞到誤差探測邏輯65。誤差 探測邏輯65使用與邏輯56用來產(chǎn)生校驗位的算法相同的算法來檢查 數(shù)據(jù)位和校驗位。如果誤差探測算法的結(jié)果正確，則有效(VL)信號 變高。因為PG低而VL高，門71使RE低，所以使元件60不再被 讀出，且先前的程序數(shù)據(jù)字仍然存儲在寄存器63中。PG的低狀態(tài)使 多路復(fù)用器70選擇到輸出FBI和FB2的輸入II，因此從寄存器選擇 二十個數(shù)據(jù)位(D1-D20)以用于控制調(diào)節(jié)器35和36。這樣，數(shù)據(jù)的 存儲值用來控制輸出26和27上的輸出電壓值。低PG信號也禁止門 45和46，從而阻止輸入22和23上的信號影響模塊40。低PG信號 也能使門47和48通過門47和48分別到信號El和E2來耦合輸入22 和23上的信號，從而允許輸入22和23上的信號分別啟動和禁用調(diào)節(jié) 器35和36。這樣，PG低和VL高將調(diào)節(jié)器20調(diào)整為運行在標(biāo)準(zhǔn)模 式下并使用來自元件60的數(shù)據(jù)為第一和第二輸出電壓值編程。
如果從調(diào)節(jié)器20取走電力隨后重新施用，ED寄存器63再一次 調(diào)整為全l，這又使PG和VL高，從而又將元件60置于讀操作中. POR信號將寄存器51重置為全O，且因為RE低，多路復(fù)用器70選 擇全0到網(wǎng)絡(luò)38和39，這將調(diào)節(jié)器35和36調(diào)整為工作在最低的電 壓輸出值，以便保護負(fù)栽13和14。而且，程序數(shù)據(jù)字的存儲值從元 件60讀出并被鎖存入寄存器63。該存儲值使PG低及VL高以結(jié)束讀 操作，并用從元件60重新得到的程序數(shù)據(jù)使調(diào)節(jié)器20工作在標(biāo)準(zhǔn)模 式下。
如果寄存器63內(nèi)任何數(shù)據(jù)或校驗位的值在調(diào)節(jié)器20運行期間發(fā) 生變化，VL信號被迫為低，這開始元件60的一個讀周期，從而用先 前存入元件60的程序數(shù)據(jù)字再加栽寄存器63。如果邏輯65證實重新 得到的數(shù)據(jù)和校驗位正確，VL再次變高且調(diào)節(jié)器20繼續(xù)正常運行。 如果儲存在寄存器63中的程序位Pl-P4中的任一位變高，PG變高， 這將元件60置于讀操作中。在優(yōu)選實施例中，元件60是一次性可編
程存儲器，所以其不能被再次編程，即使控制邏輯允許數(shù)據(jù)再次進入
到輸入模塊50中。如果位P1-P4的恢復(fù)值全是低的，PG再次變低且 調(diào)節(jié)器20繼續(xù)正常運行。如果位P1-P4中任何一個重新得到的值高， 則PG和RE再次變高且元件60被連續(xù)讀。然而，來自POR28的重 置信號將寄存器51調(diào)整為全0，以使多路復(fù)用器70選擇全0到輸出 FBI和FB2，這使調(diào)節(jié)器35和36運行在可能的最低輸出電壓下。
圖5示意性地表示在半導(dǎo)體管芯(die)81上形成的半導(dǎo)體器件或 集成電路80的實施例的一部分的放大平面圖。調(diào)節(jié)器20在管芯81 上形成。管芯81也可包括其它在圖5中為制圖簡單而沒有示出的電路。 調(diào)節(jié)器20和器件或集成電路80通過半導(dǎo)體制造技術(shù)在管芯81上形 成，這些技術(shù)對本領(lǐng)域的技術(shù)人員來講是公知的。
圖6示出八管腳表面裝配半導(dǎo)體封裝85的放大的頂部平面圖。 封裝85有八個標(biāo)注為1-8的端子，其可與裝配進封裝85的半導(dǎo)體管 芯連接。 一個適當(dāng)?shù)?管腳封裝通常指一個8管腳DFN。本領(lǐng)域的技 術(shù)人員應(yīng)認(rèn)識到，也可以使用其它類型的封裝。在一實施例中，調(diào)節(jié) 器加作為集成電路在半導(dǎo)體基片(substrate)上形成，其有七個外部引 腳或連接并被裝入一個八管腳半導(dǎo)體封裝如封裝85中.
鑒于上述內(nèi)容，顯然公開的是一種新的裝置和方法.除其它特征， 還包括用器件的一些輸入來在編程工作模式期間提供信號，而在另一 工作模式期間為其它信號使用相同輸入中的一些。在兩種不同的工作 模式期間為不同的功能使用相同的兩個輸入減少了器件的管腳數(shù)并降 低了成本。也包括在利用存儲的程序字來運行器件之前，設(shè)置器件來 驗證存儲的程序字的有效性。驗證存儲的程序字碼的有效性確保器件 能正確運行并不損害與其連接的其它器件。
雖然本發(fā)明的主題是用特定優(yōu)選實施例來描述的，但顯然，對半 導(dǎo)體領(lǐng)域的技術(shù)人員來說，許多替換和變化的方法也是顯而易見的。 例如，將數(shù)據(jù)寫入調(diào)節(jié)器20的序列、在儲存數(shù)據(jù)前用來測試數(shù)據(jù)的序 列、和驗證數(shù)據(jù)的序列可以不同于圖l至圖5的說明中解釋的確切序 列，只要這些序列產(chǎn)生校驗位并在使用數(shù)據(jù)來控制調(diào)節(jié)器20的運行之前驗證數(shù)據(jù)和校驗位的有效性即可。此外，為描述清楚而始終使用"連
接(connect)，，這個詞，但是，詞"耦合(couple)"被認(rèn)為具有相同的含義。 相應(yīng)地，"連接(connect)"應(yīng)解釋為包括直接連接或包括間接連接。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，包括非易失性存儲元件，所述非易失性存儲元件設(shè)置為儲存數(shù)據(jù)，所述數(shù)據(jù)在所述電壓調(diào)節(jié)器的第一工作模式期間控制所述電壓調(diào)節(jié)器的運行，所述非易失性存儲元件設(shè)置為在所述電壓調(diào)節(jié)器的第二工作模式期間接收所述數(shù)據(jù)；第一輸入，所述第一輸入連接為接收第一信號，所述第一信號用于在所述第一工作模式期間控制所述電壓調(diào)節(jié)器的所述運行，并在所述第二工作模式期間接收來自所述電壓調(diào)節(jié)器外部的所述數(shù)據(jù)；和第二輸入，所述第二輸入連接為接收第二信號，所述第二信號用于在所述第一工作模式期間控制所述電壓調(diào)節(jié)器的所述運行，并在所述第二工作模式期間接收第三控制信號以將所述數(shù)據(jù)存入所述電壓調(diào)節(jié)器。
2. 如權(quán)利要求l所述的電壓調(diào)節(jié)器，進一步包括一個誤差探測 電路，所述誤差探測電^^收儲存在所述非易失性存儲元件中的所述 數(shù)據(jù)并為對所述數(shù)據(jù)進行誤差校驗。
3. 如權(quán)利要求2所述的電壓調(diào)節(jié)器，其中，如果所述數(shù)據(jù)有效， 響應(yīng)于所述數(shù)據(jù)的值，所述電壓調(diào)節(jié)器用所述數(shù)據(jù)控制由所述電壓調(diào) 節(jié)器形成的輸出電壓值。
4. 如權(quán)利要求3所述的電壓調(diào)節(jié)器，其中，如果所述數(shù)據(jù)不是 有效的，所述電壓調(diào)節(jié)器調(diào)整所述輸出電壓值為一個最小值。
5. —種形成電壓調(diào)節(jié)器的方法，包括 設(shè)置所述電壓調(diào)節(jié)器以從所述電壓調(diào)節(jié)器的外部接收數(shù)據(jù)； 設(shè)置誤差生成塊以為所述數(shù)據(jù)產(chǎn)生誤差校驗位； 設(shè)置所述電壓調(diào)節(jié)器以儲存所述數(shù)據(jù)和所述誤差校驗位； 設(shè)置所述電壓調(diào)節(jié)器以執(zhí)行被儲存的所述數(shù)據(jù)的誤差校驗；和 設(shè)置所述電壓調(diào)節(jié)器以用所述數(shù)據(jù)在所述誤差校驗有效的條件下設(shè)置所述電壓調(diào)節(jié)器的第一工作狀態(tài)，和在所述誤差校驗無效的條件下設(shè)置所述電壓調(diào)節(jié)器的第二工作狀態(tài)。
6. 如權(quán)利要求5所述的方法，其中，所述設(shè)置所述電壓調(diào)節(jié)器 以用所述數(shù)據(jù)來設(shè)置所述第一工作狀態(tài)的步驟，包括設(shè)置所述電壓調(diào) 節(jié)器連續(xù)地執(zhí)行儲存的所述數(shù)據(jù)的所述誤差校驗，并響應(yīng)于所述誤差 校驗的一個有效結(jié)果，用所述數(shù)據(jù)設(shè)置所述電壓調(diào)節(jié)器的所述笫一工 作狀態(tài)。
7. 如權(quán)利要求5所述的方法，其中，所述設(shè)置所述電壓調(diào)節(jié)器以接收所述數(shù)據(jù)和設(shè)置所述電壓調(diào)節(jié)器以執(zhí)行所述誤差校驗的步驟， 包括設(shè)置所述電壓調(diào)節(jié)器在所述電壓調(diào)節(jié)器的第一工作模式期間接收 所述數(shù)據(jù)和在所述電壓調(diào)節(jié)器的笫二工作模式期間執(zhí)行所述誤差校 驗.
8. —種運行電壓調(diào)節(jié)器的方法，包括 從所述電壓調(diào)節(jié)器的外部接收數(shù)據(jù)； 為所述數(shù)據(jù)產(chǎn)生誤差校驗位；在一個非易失性存儲元件中儲存所述數(shù)據(jù)和所述誤差校驗位； 對被儲存的所述數(shù)據(jù)進行誤差校驗；和 如果所述誤差校驗有效，設(shè)置所述電壓調(diào)節(jié)器的第一工作狀態(tài)， 和如果誤差校驗無效，設(shè)置所述電壓調(diào)節(jié)器的第二工作狀態(tài)。
9. 如權(quán)利要求8所述的方法，進一步包括儲存信息，所述儲存 信息表明所述數(shù)據(jù)被存儲在所述非易失性存儲元件中。
10.如權(quán)利要求8所述的方法，進一步包括響應(yīng)于表示所述數(shù)據(jù) 被存儲的信息，阻止所述電壓調(diào)節(jié)器從所述電壓調(diào)節(jié)器的外部接收數(shù) 據(jù)。
全文摘要
形成可編程電壓調(diào)節(jié)器的方法及其結(jié)構(gòu)。在一實施例中，一個可編程電壓調(diào)節(jié)器儲存表示該調(diào)節(jié)器的可編程配置的數(shù)據(jù)。電壓調(diào)節(jié)器設(shè)置為在用所儲存的數(shù)據(jù)控制可編程電壓調(diào)節(jié)器的運行之前，驗證該數(shù)據(jù)的有效性。
文檔編號G11C16/30GK101097780SQ200710108810
公開日2008年1月2日 申請日期2007年5月31日 優(yōu)先權(quán)日2006年6月26日
發(fā)明者布萊恩·M.·保爾韋伯, 戴維·F.·穆勒, 斯蒂芬·W.·道 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司