專利名稱：移位寄存器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的各方面涉及移位寄存器電路，更具體地說，涉及有機(jī)電致發(fā)光顯示器中裝配的、順序地輸出不同極性的信號的移位寄存器電路。
背景技術(shù)：
通常，諸如有機(jī)電致發(fā)光顯示器之類的有源矩陣顯示器，在數(shù)據(jù)線和掃描線彼此交叉的區(qū)域中具有像素陣列矩陣。
這里，掃描線形成矩陣像素部分的水平線(行線)，掃描驅(qū)動(dòng)器中裝配的移位寄存器電路通過掃描線來順序地提供預(yù)定信號。
這樣的移位寄存器廣泛地被分為動(dòng)態(tài)移位寄存器和靜態(tài)移位寄存器。動(dòng)態(tài)移位寄存器每級需要較少數(shù)量的薄膜晶體管(TFT)并且具有較簡單的結(jié)構(gòu)，不過動(dòng)態(tài)移位寄存器具有時(shí)鐘頻帶窄并且功耗較高的缺點(diǎn)。
另一方面，靜態(tài)移位寄存器每級需要相對較多數(shù)量的TFT，但是它具有時(shí)鐘頻帶寬和功耗較低的優(yōu)點(diǎn)。
對于將被裝配在諸如有機(jī)電致發(fā)光顯示器之類的有源矩陣顯示器中的移位寄存器來說，重要的是在不降低移位寄存器功能的情況下，減少TFT的數(shù)目。然而，獲得電路運(yùn)行中的高可靠性和低功耗更為重要。
此外，由于有機(jī)發(fā)光顯示器最近已變?yōu)榫哂写蟪叽缑姘宓妮^大的顯示器，被裝配在面板中的掃描驅(qū)動(dòng)器應(yīng)該包括移位寄存器，從而降低有機(jī)發(fā)光顯示器的尺寸、重量和生產(chǎn)成本。然而，常規(guī)的移位寄存器包括p型金屬氧化物半導(dǎo)體(PMOS)晶體管和n型金屬氧化物半導(dǎo)體(NMOS)晶體管，以致難以把移位寄存器安裝到面板中去。此外，由于在產(chǎn)生輸出信號時(shí)，預(yù)定的靜態(tài)電流流過晶體管，所以包括PMOS晶體管和NMOS晶體管的常規(guī)移位寄存器會(huì)消耗大量能量。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)方面是提供一種2相移位寄存器電路，該電路包括多個(gè)PMOS晶體管和電容器，提高收益率，降低生產(chǎn)成本并且減少能量消耗。
根據(jù)本發(fā)明的示例性實(shí)施例，移位寄存器電路包括n級SRU1到SRUn。每級均被相關(guān)地連接到初始輸入信號IN或前級的輸出信號上，并且被連接到第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLK2上，每級均包括第一開關(guān)器件SW1，被連接在第一電源VDD和輸出端N2之間；第二開關(guān)器件SW2，被連接在該輸出端N2和第二電源VSS之間；第三開關(guān)器件SW3，被連接在第一節(jié)點(diǎn)N1和該輸出端N2之間，并具有被連接到該第一開關(guān)器件SW1柵電極上的柵電極；第四開關(guān)器件SW4，被連接在該第一節(jié)點(diǎn)N1和該第二電源VSS之間，并具有被連接到轉(zhuǎn)換部分的輸出端上的柵電極；第五開關(guān)器件SW5，被連接在第一輸入端和該第一開關(guān)器件SW1的柵電極之間；第一電容器C1，被連接在該輸出端N2和該第一節(jié)點(diǎn)N1之間；以及第二電容器，被連接在該第一電源VDD和該第一開關(guān)器件SW1的柵電極之間。
本發(fā)明的其他方面和/或優(yōu)點(diǎn)將在下面的說明中分部分闡明，這將從說明中變得明顯，或者可由本發(fā)明的實(shí)踐而得知。


本發(fā)明的這些和/或其它方面和優(yōu)點(diǎn)，將從下面結(jié)合附圖的實(shí)施例的說明中變得明顯并且更容易理解，其中圖1為根據(jù)本發(fā)明實(shí)施例的移位寄存器的框圖；圖2為根據(jù)本發(fā)明的第一實(shí)施例的圖1中移位寄存器電路的級(SRU)的電路圖；圖3A-3G為示出圖1所示移位寄存器電路的輸入/輸出信號波形的時(shí)序圖；圖4A和4B為根據(jù)本發(fā)明第二和第三實(shí)施例的圖1中移位寄存器電路的級的電路圖；和圖5為比較地示出圖2、4A和4B所示的級電路的各種互連的表。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)說明本發(fā)明的現(xiàn)有實(shí)施例，這些實(shí)施例的示例在附圖中示出，其中相同的標(biāo)記始終表示相同的元件。為了說明本發(fā)明，下面參照

實(shí)施例。
圖1為根據(jù)本發(fā)明實(shí)施例的移位寄存器的框圖。
如圖1中所示，移位寄存器電路包括多個(gè)級(移位寄存器單元)SRU1到SRU(n)。第一級SRU1接收初始輸入信號IN，并且第一至第(n-1)級的輸出信號分別被提供給其下一級作為輸入信號。
此外，SRU1到SRU(n)中的每級均包括第一時(shí)鐘端子CLKa和第二時(shí)鐘端子CLKb，接收具有彼此相反的相位的第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLK2。在奇數(shù)編號的級中，第一時(shí)鐘端子CLKa接收第一時(shí)鐘信號CLK1，并且第二時(shí)鐘端子CLKb接收第二時(shí)鐘信號CLK2。另一方面，在偶數(shù)編號的級中，第一時(shí)鐘端子CLKa接收第二時(shí)鐘信號CLK2，并且第二時(shí)鐘端子CLKb接收第一時(shí)鐘信號CLK1。
也就是說，接收初始輸入信號IN或來自前面端子的輸出信號以及第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLK2的各級，順序地通過其各自的輸出線輸出預(yù)定信號。
根據(jù)本發(fā)明實(shí)施例的移位寄存器電路使用奇數(shù)編號的級來順序地移位具有與初始輸入信號相反電平的信號，即具有反向極性，并輸出移位信號P1、P2、…、P(n-1)、P(n)；并且使用偶數(shù)編號的級來順序地移位具有與初始輸入信號相同相位的信號，并輸出移位信號S1、S2、...、S(n-1)、S(n)。
這樣，移位寄存器電路可以選擇從奇數(shù)編號的級中順序輸出的P1、P2、…、P(n-1)、P(n)，或者從偶數(shù)編號的級中順序輸出的S1、S2、…、S(n-1)、S(n)。
例如，在通常使用移位寄存器時(shí)，選擇從偶數(shù)編號的級中輸出的S1、S2、…、S(n-1)、S(n)。
如圖1中所示，可以在各個(gè)級SRU1到SRU(n)的輸出線中提供預(yù)定的電容器C。
圖2為根據(jù)本發(fā)明第一實(shí)施例的圖1的移位寄存器電路的級(SRU)的電路圖，圖3A-3G為示出圖1所示移位寄存器電路的輸入/輸出信號波形的時(shí)序圖。
圖2為示出圖1所示移位寄存器電路的第一級SRU1的電路圖。這里，第一時(shí)鐘信號CLK1、第二時(shí)鐘信號CLK2和初始輸入信號IN分別被輸入給移位寄存器電路的第一級SRU1。如圖1中所示，圖2中示出的標(biāo)記CLK1和CLK2分別表示CLKa和CLKb的輸入。
參見圖2，圖1中示出的移位寄存器電路的級SRU1包括第一開關(guān)器件SW1，被連接在第一電源VDD和輸出端N2之間；第二開關(guān)器件SW2，被連接在該輸出端(OUT)N2和第二電源VSS之間；第三開關(guān)器件SW3，被連接在第一節(jié)點(diǎn)N1和該輸出端N2之間，并具有被連接到第一開關(guān)器件SW1的柵電極上的柵電極；第四開關(guān)器件SW4，被連接在該第一節(jié)點(diǎn)N1和該第二電源VSS之間，并具有被連接到轉(zhuǎn)換部分的輸出端上的柵電極；第五開關(guān)器件SW5，被連接在第一輸入端T1和第一開關(guān)器件SW1的柵電極之間；第一電容器C1，被連接在該輸出端N2和該第一節(jié)點(diǎn)N1之間；以及第二電容器，被連接在該第一電源VDD和該第一開關(guān)器件SW1的柵電極之間。
這里，第一電源VDD具有高于第二電源VSS的電壓電平。此外，可以用PMOS晶體管實(shí)現(xiàn)第一到第五開關(guān)器件SW1到SW5。
第五開關(guān)器件具有被連接到第一輸入端T1上以接收初始輸入信號IN的第一電極，和接收第一時(shí)鐘信號CLK1的柵電極。
此外，第四開關(guān)器件SW4具有被連接到第一節(jié)點(diǎn)N1上的第一電極、被連接到第二電源VSS上的第二電極和被連接到轉(zhuǎn)換部分的輸出端N4上的柵電極。
轉(zhuǎn)換部分包括被連接在第一電源VDD和第三節(jié)點(diǎn)N3之間的第六開關(guān)器件SW6；被連接在第三節(jié)點(diǎn)N3和第二輸出端T2之間的第七開關(guān)器件SW7；被連接在轉(zhuǎn)換部分的輸出端N4和第三輸入端T3之間且具有被連接到第三節(jié)點(diǎn)N3上的柵電極的第八開關(guān)器件SW8；以及被連接在第三節(jié)點(diǎn)N3和轉(zhuǎn)換部分的輸出端N4之間的第三電容器C3。
像第一輸入端T1一樣，第六開關(guān)器件SW6的柵電極接收初始輸入信號IN。
此外，第七開關(guān)器件SW7的柵電極接收第二時(shí)鐘信號CLK2；第二輸入端T2接收第二時(shí)鐘信號CLK2；第三輸入端T3接收第一時(shí)鐘信號CLK1。
也就是說，由來自轉(zhuǎn)換部分的端子N4的輸出信號來開/關(guān)第四開關(guān)器件SW4。
此外，被連接在輸出端N2和第一節(jié)點(diǎn)N1之間的第一電容器C1也被連接在第二開關(guān)器件SW2的第一電極和柵電極之間。這里，利用與第二開關(guān)設(shè)備SW2被接通或者關(guān)斷相對應(yīng)的電壓，對第一電容器C1充電。
例如，在第二開關(guān)器件SW2被接通時(shí)，第一電容器C1存儲(chǔ)接通第二開關(guān)器件SW2的電壓。另一方面，在第二開關(guān)器件被關(guān)斷時(shí)，第一電容器C1存儲(chǔ)關(guān)斷第二開關(guān)器件SW2的電壓。
同樣地，被連接在第一電源VDD和第一開關(guān)器件SW1的柵電極之間的第二電容器C2也被連接在第一開關(guān)器件SW1的第一電極和柵電極之間。這里，利用與第一開關(guān)設(shè)備SW1被接通或者關(guān)斷相對應(yīng)的電壓，對第二電容器C2充電。
例如，在第一開關(guān)器件SW1被接通時(shí)，第二電容器C2存儲(chǔ)接通第一開關(guān)器件SW1的電壓。另一方面，在第一開關(guān)器件SW1被關(guān)斷時(shí)，第二電容器C2存儲(chǔ)關(guān)斷第一開關(guān)器件SW1的電壓。
此外，被連接在第三節(jié)點(diǎn)N3和轉(zhuǎn)換部分的輸出端N4之間的第三電容器C3，也被連接在第八開關(guān)器件SW8的第一電極和柵電極之間。這里，利用與第八開關(guān)設(shè)備SW8被接通或者關(guān)斷相對應(yīng)的電壓，對第三電容器C3充電。
例如，在第八開關(guān)器件SW8被接通時(shí)，第三電容器C3存儲(chǔ)接通第八開關(guān)器件SW8的電壓。另一方面，在第八開關(guān)器件SW8被關(guān)斷時(shí)，第二電容器C3存儲(chǔ)關(guān)斷第八開關(guān)器件SW8的電壓。
參見圖2和3，移位寄存器電路的第一級SRU1如下運(yùn)行。
在第一時(shí)間段T1中，第一時(shí)鐘信號CLK1具有低電平；第二時(shí)鐘信號CLK2具有高電平；并且初始輸入信號具有高電平。
在此情況下，第六開關(guān)器件SW6和第七開關(guān)器件SW7被關(guān)斷，第八開關(guān)器件SW8被之前存儲(chǔ)在電容器C3中的電壓接通，從而接通第四開關(guān)器件SW4，該第四開關(guān)器件SW4具有被連接到轉(zhuǎn)換部分的輸入端N4上的柵電極。
然后，第五開關(guān)設(shè)備SW5被第一時(shí)鐘信號CLK1接通，如此具有高電平的輸入信號IN被輸入到第一開關(guān)器件SW1的柵電極，從而關(guān)斷第一開關(guān)器件SW1。
因此，在第一時(shí)間段T1中，第二電容器C2被充以用來接通第一開關(guān)器件SW1的電壓，即對應(yīng)于關(guān)斷第一開關(guān)器件SW1的電壓。
由于輸入信號IN具有高電平，第三開關(guān)器件SW3也被關(guān)斷。此外，被如上所述接通的第四開關(guān)器件SW4允許第二電源VSS向第二開關(guān)器件SW2的柵電極施加電壓。于是，輸出與連接到第二開關(guān)器件SW2的第二電極上的第二電源VSS相對應(yīng)，即具有低電平。
如此，在第一時(shí)間段T1中，第一電容器C1被充以用來接通第二開關(guān)器件SW2的電壓，即對應(yīng)于接通第二開關(guān)器件SW2的電壓。
在第二時(shí)間段T2中，第一時(shí)鐘信號CLK1具有高電平；第二時(shí)鐘信號CLK2具有低電平；并且初始輸入信號具有低電平。
在此情況下，第六開關(guān)器件SW6和第七開關(guān)器件SW7被接通，并且由于具有低電平的第二時(shí)鐘信號由被接通的第七開關(guān)器件SW7施加到第八開關(guān)器件SW8的柵電極上，第八開關(guān)器件SW8也被接通。
于是，在第二時(shí)間段T2中，第三電容器C3被充以用來接通第八開關(guān)器件SW8的電壓，即對應(yīng)于接通第八開關(guān)器件SW8的電壓。
在第八開關(guān)器件SW8被接通時(shí)，具有高電平的第一時(shí)鐘信號CLK1通過轉(zhuǎn)換部分的輸出端N4被輸出，從而關(guān)斷具有被連接到轉(zhuǎn)換部分的輸出端上的柵電極的第四開關(guān)器件SW4。
此外，第五開關(guān)器件SW5被第一時(shí)鐘信號CLK1關(guān)斷，如此，第一開關(guān)器件SW1和第三開關(guān)器件SW3被之前存儲(chǔ)在第二電容器C2中的電壓關(guān)斷。
由于第四開關(guān)晶體管SW4被關(guān)斷，第二開關(guān)器件SW2被之前存儲(chǔ)在第一電容器C1中的電壓接通，因此，輸出與被連接到第二開關(guān)器件SW2的第二電極上的第二電源VSS相對應(yīng)，即具有低電平。結(jié)果，在第二時(shí)間段T2中，維持了第一時(shí)間段T1中的輸出。
在第三時(shí)間段T3中，第一時(shí)鐘信號CLK1具有低電平；第二時(shí)鐘信號CLK2具有高電平；并且初始輸入信號具有低電平。
在此情況下，第六開關(guān)器件SW6被接通，第七開關(guān)器件SW7被關(guān)斷。于是，施加到第八開關(guān)器件SW8的柵電極上的電壓被增強(qiáng)為與從第六開關(guān)器件SW6的第一電極提供的第一電源VDD相等。如此，在第八開關(guān)器件SW8的柵極電壓增加到第一電源VDD時(shí)，施加到第一電極上的電壓不能降到第一電源VDD之下，所以高電平的第一電源VDD通過轉(zhuǎn)換部分的輸出端N4被輸出，從而關(guān)斷第四開關(guān)器件SW4，該第四開關(guān)器件SW4具有連接到轉(zhuǎn)換部分的輸出端上的柵電極。
此外，第五開關(guān)器件SW5被第一時(shí)鐘信號CLK1接通，如此具有低電平的輸入信號被施加到第一開關(guān)器件SW1和第三開關(guān)器件SW3的柵電極上，從而接通第一開關(guān)器件SW1和第三開關(guān)器件SW3。
于是，在第三時(shí)間段T3中，第二電容器C2被充以用來接通第一開關(guān)器件SW1的電壓，即對應(yīng)于接通開關(guān)器件SW1的電壓。
如此，第一開關(guān)器件SW1和第三開關(guān)器件SW3被接通，具有高電平的第一電源VDD被施加到輸出端和第二開關(guān)器件SW2的柵電極上。
另一方面，由于第二開關(guān)器件SW2被關(guān)斷，所以在第三時(shí)間段T3中，第一電容器C1被充以用來關(guān)斷第二開關(guān)器件SW2的電壓，即對應(yīng)于關(guān)斷第二開關(guān)器件SW2的電壓，從而輸出高電平的第一電源VDD。
在第四時(shí)間段T4中，第一時(shí)鐘信號CLK1具有高電平；第二時(shí)鐘信號CLK2具有低電平；并且初始輸入信號具有高電平。
在此情況下，第六開關(guān)器件SW6被關(guān)斷，第七開關(guān)器件SW7被接通。因此，具有低電平的第二時(shí)鐘信號CLK2被輸入到第八開關(guān)器件SW8的柵電極上，所以第八開關(guān)器件SW8被接通，從而通過轉(zhuǎn)換部分的輸出端N4輸出具有高電平的第一時(shí)鐘信號CLK1。
如此，具有被連接到轉(zhuǎn)換部分的輸出端上的柵電極的第四開關(guān)晶體管SW4被關(guān)斷。
此外，第五開關(guān)器件SW5被第一時(shí)鐘信號CLK1關(guān)斷，并且第一開關(guān)器件SW1和第三開關(guān)器件SW3被之前存儲(chǔ)在第二電容器C2中的電壓關(guān)斷，即之前在第三時(shí)間段T3中存儲(chǔ)的、接通第一開關(guān)器件SW1的電壓。
由于第四開關(guān)器件SW4被關(guān)斷，所以第二開關(guān)器件SW2被之前存儲(chǔ)在第一電容器C1中的、關(guān)斷第二開關(guān)器件SW2的電壓關(guān)斷，從而通過輸出端輸出高電平的第一電源VDD。結(jié)果，在第四時(shí)間段T4中，維持了第三時(shí)間段T3中的輸出。
其間，順序地重復(fù)之前的第一時(shí)間段T1到第四時(shí)間段T4，從而獲得如圖3A-3G中所示的波形。
在每個(gè)時(shí)間段中，作如圖1中所示的移位寄存器電路的各個(gè)級，以便在第一時(shí)鐘信號CLK1具有低電平時(shí)，輸出信號具有與輸入信號IN反向的電平，但是在第一時(shí)鐘信號CLK1具有高電平時(shí)，維持之前時(shí)間段中輸出信號的電平。
其余級SRU2到SRU(n)與圖2中示出的級SRU1一樣地構(gòu)造，但是級SRU2到SRU(n)的連接與級SRU1的連接在以下方面有所不同。級SRU2到SRU(n)中的每一個(gè)均在第一輸入端T1和開關(guān)器件SW6的柵極處接收前面級的輸出作為輸入，而非接收輸入信號IN。如圖2中所示，奇數(shù)編號的級3、5、7等接收第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLk2，偶數(shù)編號的級2、4、6等在圖2中示出第一時(shí)鐘信號處接收第二時(shí)鐘信號CLK2，在圖2中示出第二時(shí)鐘信號處接收第一時(shí)鐘信號。
圖4A和4B分別為圖1的移位寄存器電路中的、根據(jù)本發(fā)明第二和第三實(shí)施例的級SRU1到SRU(n)的電路圖。在這里，具有與圖2的級中示出的元件相同的標(biāo)號的相同元件，具有與圖2中示出的元件相同的功能，因此，將避免重復(fù)的說明。
在圖2中示出的根據(jù)第一實(shí)施例的移位寄存器電路中，第六開關(guān)器件SW6和第七開關(guān)器件SW7可以被同時(shí)接通，所以增加了功耗。
在第六開關(guān)器件SW6和第七開關(guān)器件SW7被同時(shí)接通的情況下，第一時(shí)鐘信號具有高電平，因此第四開關(guān)器件SW4被關(guān)斷，從而對最后的輸出沒有影響。
提供圖4A和4B中示出的實(shí)施例，來進(jìn)一步減少圖1中示出的移位寄存器電路的功耗。圖4A和4B中示出的實(shí)施例與第一實(shí)施例具有相同的構(gòu)造，不同之處在于對各級電路的輸入的布置。
根據(jù)如圖4A中所示的第二實(shí)施例，第六開關(guān)器件SW6的源極被連接到第二時(shí)鐘信號CLK2上，而不是像圖2中示出的第一實(shí)施例那樣被連接到第一電源VDD上。根據(jù)圖4B中所示的第三實(shí)施例，第四開關(guān)器件SW4的漏極被連接到第一時(shí)鐘信號CLK1上，而不是像圖2中示出的第一實(shí)施例那樣被連接到第二電源VSS上。
參見圖4A和圖2，第二實(shí)施例的運(yùn)行如下。
在第一時(shí)間段T1中，第六開關(guān)器件SW6被具有高電平的輸入電壓IN關(guān)斷。
在第二時(shí)間段T2中，第六開關(guān)器件SW6被具有低電平的輸入電壓IN接通。此外，在第二時(shí)間段T2中，第七開關(guān)器件SW7被提供給第七開關(guān)器件SW7的柵電極的、具有低電平的第二時(shí)鐘信號CLK2關(guān)斷。于是，第六開關(guān)器件SW6和第七開關(guān)器件SW7被接通，所以低電平電壓被施加到第八開關(guān)器件SW8的柵電極上。此情況下，第八開關(guān)器件SW8被接通，所以高電平電壓被施加給轉(zhuǎn)換部分的輸出端N4。
根據(jù)第二實(shí)施例，盡管在第二時(shí)間段T2中，第六開關(guān)器件SW6和第七開關(guān)器件SW7被同時(shí)接通，但是第六開關(guān)器件SW6通過開關(guān)器件SW6的第一電極接收第二時(shí)鐘信號CLK2，從而降低了功耗。作為比較，根據(jù)第一實(shí)施例，在第六開關(guān)器件SW6和第七開關(guān)器件SW7被同時(shí)接通時(shí)，輸入給第六開關(guān)器件SW6的第一電極的第一電源VDD與輸入給第七開關(guān)器件SW7的第一電極的第二時(shí)鐘信號CLK2被連接到一起，所以功耗較高。另一方面，根據(jù)第二實(shí)施例，由于第六開關(guān)器件SW6的第一電極接收第二時(shí)鐘信號CLK2，所以功耗較低。
在第三時(shí)間段T3中，第六開關(guān)器件SW6被具有低電平的輸入電壓IN接通。由于第六開關(guān)器件SW6被接通，所以高電平電壓被施加到第八開關(guān)器件SW8的柵電極上。于是，施加到第八開關(guān)器件SW8的第一電極上的電壓沒有下降到小于高電平，所以第四開關(guān)器件被關(guān)斷。
在第四時(shí)間段T4中，第六開關(guān)器件SW6被具有高電平的輸入電壓IN關(guān)斷。
如上所述，根據(jù)本發(fā)明第二實(shí)施例的電路圖具有與圖2中示出的第一實(shí)施例的電路圖相同的結(jié)構(gòu)。但是，在運(yùn)行過程中，盡管第六開關(guān)器件SW6和第七開關(guān)器件SW7被同時(shí)接通，但是根據(jù)本發(fā)明第二實(shí)施例的電路具有功耗較低的優(yōu)點(diǎn)。
現(xiàn)在參見圖4B和圖2，第三實(shí)施例的運(yùn)行如下。
在第一時(shí)間段T1中，第四開關(guān)器件SW4被具有低電平的、從轉(zhuǎn)換部分的輸出端N4提供的輸入電壓接通。同時(shí)，具有低電平的第一時(shí)鐘信號CLK1被施加到第四開關(guān)器件SW4的第一電極上。此情況下，低電平電壓被施加到第二開關(guān)器件SW2的柵電極上，所以第二開關(guān)器件SW2被接通。在第二時(shí)間段T2、第三時(shí)間段T3和第四時(shí)間段T4中，轉(zhuǎn)換部分提供高電平電壓，所以第四開關(guān)器件SW4被關(guān)斷。
也就是說，像運(yùn)行圖2中示出的第一實(shí)施例那樣運(yùn)行根據(jù)本發(fā)明第三實(shí)施例的移位寄存器電路。這里，根據(jù)第三實(shí)施例的移位寄存器電路使用奇數(shù)編號的級順序地移位具有反向電平的信號，即具有與初始輸入信號相反極性，并輸出移位信號P1、P2、…、P(n)；并且使用偶數(shù)編號的級順序地移位具有與初始輸入信號相同相位的信號，并輸出移位信號S1、S2、…、S(n)。如此，在根據(jù)第三實(shí)施例的移位寄存器電路被用作典型的移位寄存器電路的情況下，可以除去奇數(shù)編號的級的輸出線，以便僅選擇通過偶數(shù)編號的級輸出的信號S1、S2、…、S(n)。
可以把圖2、4A和4B中示出的級電路看作具有第一到第十一連接點(diǎn)、并可以以多種方式連接來在運(yùn)行移位寄存器電路過程中獲取相同結(jié)果的電路。圖5中總結(jié)了級電路的連接的各種組合。在圖5中，IN1表示初始輸入或前面偶數(shù)編號的級的輸出，IN2表示前面奇數(shù)編號的級的輸出。
本發(fā)明的實(shí)施例提供一種移位寄存器電路，該電路能夠改進(jìn)其產(chǎn)品收益率并降低其生產(chǎn)成本及功耗。
盡管已經(jīng)示出并說明了本發(fā)明的幾個(gè)實(shí)施例，但是本領(lǐng)域技術(shù)人員將會(huì)理解，在不背離權(quán)利要求及其等同物中限定的本發(fā)明的原理和精神的情況下，可以對這些實(shí)施例做出各種修改。
權(quán)利要求
1.一種移位寄存器電路，包括被相關(guān)地連接到初始輸入信號或前面的輸出信號上、并且被連接到第一和第二時(shí)鐘信號上的n級SRU1到SRUn，每級均包括第一開關(guān)器件，被連接在第一電源和輸出端之間；第二開關(guān)器件，被連接在該輸出端和第二電源之間；第三開關(guān)器件，被連接在第一節(jié)點(diǎn)和該輸出端之間、并具有被連接到該第一開關(guān)器件的柵電極上的柵電極；第四開關(guān)器件SW4，被連接在該第一節(jié)點(diǎn)和第二電源之間、并具有被連接到轉(zhuǎn)換部分的輸出端上的柵電極；第五開關(guān)器件，被連接在第一輸入端和該第一開關(guān)器件的柵電極之間；第一電容器，被連接在該輸出端和第一節(jié)點(diǎn)之間；和第二電容器，被連接在該第一電源和該第一開關(guān)器件的柵電極之間。
2.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，以PMOS晶體管實(shí)現(xiàn)該第一至第五開關(guān)器件。
3.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，該第五開關(guān)器件通過被連接到其第一電極上的該第一輸入端接收該初始輸入信號或前面的輸出信號，并且通過其柵電極接收該第一時(shí)鐘信號。
4.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，被連接在該輸出端和第一節(jié)點(diǎn)之間的該第一電容器，被連接在該第二開關(guān)器件的第一電極和柵電極之間，并且被充以對應(yīng)于接通或關(guān)斷該第二開關(guān)器件的電壓。
5.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，被連接在該第一電源和該第一開關(guān)器件的柵電極之間的第二電容器，被連接在該第一開關(guān)器件的第一電極和柵電極之間，并且被充以對應(yīng)于接通或關(guān)斷該第一開關(guān)器件的電壓。
6.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，該轉(zhuǎn)換部分包括第六開關(guān)器件，被連接在該第一電源和第三節(jié)點(diǎn)3之間；第七開關(guān)器件，被連接在該第三節(jié)點(diǎn)和第二輸入端之間；第八開關(guān)器件，被連接在該轉(zhuǎn)換部分的輸出端和第三輸入端之間、并且具有被連接到該第三節(jié)點(diǎn)上的柵電極；和第三電容器，被連接在該第三節(jié)點(diǎn)和該轉(zhuǎn)換部分的輸出端之間。
7.根據(jù)權(quán)利要求6所述的移位寄存器電路，其中，以晶體管實(shí)現(xiàn)該第六至第八開關(guān)器件。
8.根據(jù)權(quán)利要求6所述的移位寄存器電路，其中，被連接在該第三節(jié)點(diǎn)和該轉(zhuǎn)換部分的輸出端之間的該第三電容器，被連接在該第八開關(guān)器件的第一電極和柵電極之間，并且被充以對應(yīng)于接通或關(guān)斷該第八開關(guān)器件的電壓。
9.根據(jù)權(quán)利要求6所述的移位寄存器電路，其中，該第六開關(guān)器件通過其柵電極接收該初始輸入信號或前面的輸出信號，并且該第七開關(guān)器件通過其柵電極接收該第二時(shí)鐘信號。
10.根據(jù)權(quán)利要求6所述的移位寄存器電路，其中，該第二時(shí)鐘信號被輸入給該第二輸入端，并且該第一時(shí)鐘信號被輸入給該第三輸入端。
11.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，每級均包括第一時(shí)鐘端和第二時(shí)鐘端，分別用來接收相位彼此相反的第一時(shí)鐘信號和第二時(shí)鐘信號。
12.根據(jù)權(quán)利要求11所述的移位寄存器電路，其中，奇數(shù)編號的級通過該第一時(shí)鐘端接收該第一時(shí)鐘信號并通過該第二時(shí)鐘端接收該第二時(shí)鐘信號，偶數(shù)編號的級通過該第一時(shí)鐘端接收該第二時(shí)鐘信號并通過該第二時(shí)鐘端接收該第一時(shí)鐘信號。
13.根據(jù)權(quán)利要求12所述的移位寄存器電路，其中，所述奇數(shù)編號的級順序地移位具有與該初始輸入信號相反相位的信號，并將移位后的信號P1，P2，...，Pn輸出；并且所述偶數(shù)編號的級順序地移位具有與該初始輸入信號IN相同相位的信號，并將移位后的信號S1，S2，...，Sn輸出。
14.根據(jù)權(quán)利要求1所述的移位寄存器電路，其中，在該第一時(shí)鐘信號具有低電平且該第二時(shí)鐘信號具有高電平時(shí)，每級均輸出具有與該初始輸入信號相反電平的信號，并且在該第一時(shí)鐘信號具有高電平且該第二時(shí)鐘信號具有低電平時(shí)，每級均保持前面時(shí)間段的輸出。
15.一種移位寄存器級電路，其包括第一到第八開關(guān)器件，每個(gè)器件均具有柵電極、第一電極和第二電極；第一到第三電容器，每個(gè)電容器均具有第一端和第二端；和第一到第十一連接點(diǎn)；其中該第一開關(guān)器件的第一和第二電極分別被連接到該第一和第二連接點(diǎn)上，該第二連接點(diǎn)為該移位寄存器級電路的輸出；該第二電容器的第一端和第二端分別被連接到該第一開關(guān)器件的第一電極和柵電極上；該第二開關(guān)器件的第一電極和第二電極分別被連接到該第二和第三連接點(diǎn)上；該第三開關(guān)器件的第一和第二電極分別被連接到該第二開關(guān)器件的柵電極和該第二連接點(diǎn)上；該第一電容器的第一端和第二端分別被連接到該第二開關(guān)器件的柵電極和該第二連接點(diǎn)上；該第四開關(guān)器件的第一和第二電極分別被連接到該第二開關(guān)器件的柵電極和該第四連接點(diǎn)上；該第五開關(guān)器件的柵電極、第一和第二電極分別被連接到該第十一連接點(diǎn)、第十連接點(diǎn)和該第一開關(guān)器件的柵電極上；該第六開關(guān)器件的柵電極和第一電極分別被連接到該第八和第九連接點(diǎn)上；該第七開關(guān)器件的柵電極、第一和第二電極分別被連接到該第七連接點(diǎn)、該第六開關(guān)器件的第二電極和該第六連接點(diǎn)上；該第八開關(guān)器件的柵電極、第一和第二電極分別被連接到該第七開關(guān)器件的第一電極、該第四開關(guān)器件的柵電極和該第五連接點(diǎn)上；并且該第三電容器的第一端和第二端分別被連接到該第八開關(guān)器件的第一電極和柵電極上。
16.根據(jù)權(quán)利要求15所述的移位寄存器級電路，其中，該級電路作為奇數(shù)編號的級電路被包括在包含級1至n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到將被移位的輸入信號或前面偶數(shù)編號的級的輸出上，該第一和第九連接點(diǎn)被連接到第一電源上，該第三和第四連接點(diǎn)被連接到第二電源上，該第五和第七連接點(diǎn)被連接到第一時(shí)鐘信號上，并且該第六和第七連接點(diǎn)被連接到具有與該第一時(shí)鐘信號相反相位的第二時(shí)鐘信號上。
17.根據(jù)權(quán)利要求16所述的移位寄存器級電路，其中，該級電路作為偶數(shù)編號的級電路被包括在包含所述級1至n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到前面奇數(shù)編號的級的輸出上，該第一和第九連接點(diǎn)被連接到第一電源上，該第三和第四連接點(diǎn)被連接到第二電源上，該第五和第十一連接點(diǎn)被連接到該第二時(shí)鐘信號上，并且該第六和第七連接點(diǎn)被連接到該第一時(shí)鐘信號上。
18.根據(jù)權(quán)利要求15所述的移位寄存器級電路，其中，該級電路作為奇數(shù)編號的級電路被包括在包含級1至n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到將被移位的輸入信號或前面偶數(shù)編號的級的輸出上，該第一連接點(diǎn)被連接到第一電源上，該第三和第四連接點(diǎn)被連接到第二電源上，該第五和第十一連接點(diǎn)被連接到該第一時(shí)鐘信號上，并且該第六、第七和第九連接點(diǎn)被連接到具有與該第一時(shí)鐘信號相反相位的第二時(shí)鐘信號上。
19.根據(jù)權(quán)利要求18所述的移位寄存器級電路，其中，該級電路作為偶數(shù)編號的級電路被包括在包含級1至n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到前面奇數(shù)編號的級電路的輸出上，該第一連接點(diǎn)被連接到第一電源上，該第三和第四連接點(diǎn)被連接到第二電源上，該第五和第十一連接點(diǎn)被連接到該第二時(shí)鐘信號上，并且該第六、第七和第九連接點(diǎn)被連接到該第一時(shí)鐘信號上。
20.根據(jù)權(quán)利要求15所述的移位寄存器級電路，其中，該級電路作為奇數(shù)編號的級電路被包括在包含級1到n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到將被移位的輸入信號或前面偶數(shù)編號的級電路的輸出上，該第一和第九連接點(diǎn)被連接到第一電源上，該第三連接點(diǎn)被連接到第二電源上，該第四、第五和第十一連接點(diǎn)被連接到第一時(shí)鐘信號上，并且該第六和第七連接點(diǎn)被連接到具有與該第一時(shí)鐘信號相反相位的第二時(shí)鐘信號上。
21.根據(jù)權(quán)利要求20所述的移位寄存器級電路，其中，該級電路作為偶數(shù)編號的級電路被包括在包含級1到n的移位寄存器電路中該第八和第十連接點(diǎn)被連接到前面奇數(shù)編號的級的輸出上，該第一和第九連接點(diǎn)被連接到第一電源上，該第三連接點(diǎn)被連接到第二電源上，該第五、第六和第十一連接點(diǎn)被連接到該第二時(shí)鐘信號上，并且該第六和第七連接點(diǎn)被連接到該第一時(shí)鐘信號上。
全文摘要
一種移位寄存器電路，包括被相關(guān)地連接到初始輸入信號或前面的級的輸出信號上、并被連接到彼此反向的第一時(shí)鐘信號和第二時(shí)鐘信號上的多個(gè)級。每級均包括與三個(gè)電容器互連并通過十一個(gè)連接點(diǎn)被連接的八個(gè)開關(guān)器件。這些連接點(diǎn)中的一些根據(jù)該級是偶數(shù)編號的級還是奇數(shù)編號的級而被連接到該第一和第二時(shí)鐘信號上。這些連接點(diǎn)中的其它連接點(diǎn)在不改變該級的內(nèi)部構(gòu)造的情況下，可以以可選擇的方式被連接到該第一和第二時(shí)鐘信號上，以降低功耗。
文檔編號G11C19/28GK1959848SQ20061015287
公開日2007年5月9日 申請日期2006年11月6日 優(yōu)先權(quán)日2005年11月4日
發(fā)明者申東蓉 申請人:三星Sdi株式會(huì)社