專利名稱：一種數(shù)據(jù)傳送總線變換方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機(jī)信息處理技術(shù)、網(wǎng)絡(luò)通信技術(shù)、嵌入式系統(tǒng)技術(shù)、微電子技術(shù)等
技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)傳送總線變換方法及系統(tǒng)。
背景技術(shù)：
在測試飛控組件時，由于被測系統(tǒng)與上位機(jī)有一定距離，如果直接把遙測并行數(shù) 據(jù)傳送到上位機(jī)，將會出現(xiàn)數(shù)據(jù)信號的衰減和信號延時問題，有可能使信號時序錯位，而不 能完成系統(tǒng)測試的任務(wù)。

發(fā)明內(nèi)容
為了解決上述難題，本發(fā)明提供一種數(shù)據(jù)傳送總線變換方法及系統(tǒng)，能夠解決由 于傳輸距離遠(yuǎn)帶來的數(shù)據(jù)信號的衰減和信號延時問題，完成被測數(shù)據(jù)無損的、實時的、遠(yuǎn)距 離與上位機(jī)進(jìn)行通訊，并能接收上位機(jī)的控制指令，實現(xiàn)工作狀態(tài)遠(yuǎn)程交互的任務(wù)。
為實現(xiàn)上述發(fā)明目的，本發(fā)明采用如下技術(shù)方案 —種數(shù)據(jù)傳送總線變換方法，其步驟如下逐(子)幀接收遙測并行數(shù)據(jù)(BMK)， 并把接收到的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；把串行數(shù)據(jù)進(jìn)行無損壓縮處理；把壓縮過的數(shù)據(jù) 通過以太網(wǎng)傳遞給上位機(jī)；上位機(jī)按照數(shù)據(jù)傳輸協(xié)議、產(chǎn)品的數(shù)據(jù)遙測協(xié)議解調(diào)出各類物 理變量，記錄并存儲。測試人員通過上位機(jī)完成工作狀態(tài)的遠(yuǎn)程設(shè)置與查詢信息交互的任 務(wù)。 實施上述方法的數(shù)據(jù)傳送總線變換系統(tǒng)，采用FPGA+DSP+ARM的高端架構(gòu)作為實 時信息處理平臺，以以太網(wǎng)作為與上位機(jī)的通信方式，其中FPGA作為DSP的協(xié)處理器，完 成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等數(shù)據(jù)預(yù)處理任務(wù)；DSP讀取FPGA處理后的數(shù)據(jù)并完成數(shù)據(jù) 無損壓縮的任務(wù)；ARM作為中央處理控制器，主要控制DSP系統(tǒng)，并從DSP系統(tǒng)中讀取已經(jīng) 編碼好的數(shù)據(jù)通過以太網(wǎng)實現(xiàn)與上位機(jī)的實時通訊。
本發(fā)明具有如下優(yōu)越性 1、在該系統(tǒng)中采用了 FPGA+DSP+ARM的高端架構(gòu)，為滿足實時信號處理任務(wù)，在選 擇DSP芯片時，不僅考慮其處理速度，還考慮其與FPGA、 ARM的接口能力，選擇帶有EMIF和 HPI接口的DSP使其與FPGA、 ARM無縫連接，保證通信的實時性要求。 2、采用現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)輸入信號硬件資源靈活配置，方便系統(tǒng)升 級。 3、采用數(shù)字信號處理器(DSP) ， DSP能夠完成復(fù)雜的數(shù)字信號處理，并能滿足系統(tǒng) 的實時性要求。 4、采用ARM微控制器，ARM作為整個系統(tǒng)的中央處理控制器，實現(xiàn)復(fù)雜嚴(yán)謹(jǐn)?shù)膶崟r 事務(wù)邏輯，并通過以太網(wǎng)完成與上位機(jī)實時通訊的任務(wù)。 5、在ARM微控制器中移植uCLi皿x操作系統(tǒng)。uCLi皿x是一個帶有完整的TCP/IP 協(xié)議的操作系統(tǒng)，在uCLi皿x中加入實時RT-Li皿x模塊以滿足對嵌入式操作系統(tǒng)的實時性
3要求。uCli皿x是針對通信和控制領(lǐng)域的嵌入式操作系統(tǒng)，其主要的優(yōu)勢在于開放源代碼、 穩(wěn)定、強(qiáng)大的網(wǎng)絡(luò)通信功能以及其精簡性。 6、本發(fā)明不僅解決由于傳輸距離遠(yuǎn)引起的信號畸變問題，而且滿足信息傳遞的實 時性要求。同時具有網(wǎng)關(guān)功能和嵌入式Web功能，能確保系統(tǒng)安全接入Internet。


圖1為本發(fā)明數(shù)據(jù)傳送總線變換系統(tǒng)框圖； 圖2為本發(fā)明ARM與DSP接口電路圖；
圖3為本發(fā)明DSP與FPGA接口電路圖；
圖4為本發(fā)明以太網(wǎng)接口示意圖。
具體實施例方式
結(jié)合附圖，給出本發(fā)明的實施例如下 —種數(shù)據(jù)傳送總線變換方法，其步驟如下逐(子)幀接收遙測并行數(shù)據(jù)(BMK)， 并把接收到的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；把串行數(shù)據(jù)進(jìn)行無損壓縮處理；把壓縮過的數(shù)據(jù) 通過以太網(wǎng)傳遞給上位機(jī)；上位機(jī)按照數(shù)據(jù)傳輸協(xié)議、產(chǎn)品的數(shù)據(jù)遙測協(xié)議解調(diào)出各類物 理變量，記錄并存儲。測試人員通過上位機(jī)完成工作狀態(tài)的遠(yuǎn)程設(shè)置與查詢信息交互的任 務(wù)。 實施上述方法的數(shù)據(jù)傳送總線變換系統(tǒng)，如圖1-4所示采用FPGA+DSP+ARM的高 端架構(gòu)作為實時信息處理平臺，以以太網(wǎng)作為與上位機(jī)的通信方式。其中，F(xiàn)PGA作為DSP的 協(xié)處理器，完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等數(shù)據(jù)預(yù)處理任務(wù)；DSP讀取FPGA處理后的數(shù) 據(jù)并完成數(shù)據(jù)壓縮的任務(wù)；ARM作為中央處理控制器，主要控制DSP系統(tǒng)，并從DSP系統(tǒng)中 讀取已經(jīng)編碼好的數(shù)據(jù)通過以太網(wǎng)完成與上位機(jī)實時通訊的任務(wù)。 為實現(xiàn)輸入信號硬件資源靈活配置，方便系統(tǒng)升級，采用現(xiàn)場可編程門陣列 (FPGA)。 FPGA主要完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等數(shù)據(jù)預(yù)處理。FPGA應(yīng)選用主流公 司的主流產(chǎn)品，例如Xilinx公司最新推出的低成本現(xiàn)場可編程門陣列Spartan-3E系列。 Spartan-3E系列中的RAM塊的18Kbit的模塊存儲器是完全同步、真正的雙端口存儲器。用 戶可獨立地從每個端口讀出或向每個端口寫入(但同一地址不能同時進(jìn)行讀和寫)。另外， 每個端口都有一個獨立的時鐘，并且對每個端口的數(shù)據(jù)寬度都可以獨立進(jìn)行配置。
DSP不僅要完成數(shù)據(jù)壓縮的任務(wù)，而且要完成分別與FPGA、ARM進(jìn)行實時通信的任 務(wù)。選用帶有EMIF和HPI外設(shè)接口的DSP，例如TI公司的TMS320C64XX系列的DSP。 DSP 通過EMIF接口實現(xiàn)與FPGA的無縫連接，F(xiàn)PGA作為DSP的協(xié)處理器而存在。DSP讀取FPGA 處理過的數(shù)據(jù)就像訪問SDRAM —樣，保證了實時通信。DSP通過HPI接口實現(xiàn)與ARM微控制 器的無縫連接，DSP是作為ARM的協(xié)處理器而存在。ARM通過HPI訪問DSP內(nèi)部的RAM以及 其它一些外部資源。在整個ARM與DSP通過HPI接口進(jìn)行通訊和數(shù)據(jù)交換的過程中，除了中 斷ARM和清除ARM發(fā)過來的中斷需要DSP本身參與外，其它操作DSP都處于被動地位，幾乎 不進(jìn)行其它的操作。所以對于ARM來說，DSP就相當(dāng)于一片外接SDRAM。 ARM選用基于以太 網(wǎng)應(yīng)用系統(tǒng)的高性價比16/32位RISC微控制器。例如Samsung公司的S3C4510B， S3C4510B 是基于以太網(wǎng)應(yīng)用系統(tǒng)的高性價比16/32位RISC微控制器，內(nèi)含一個由ARM公司設(shè)計的16/32位ARM7TDMI RISC處理器核。除了 ARM7TDMI核以外，S3C4510B還有許多重要的片內(nèi) 外圍功能模塊，其中就有一個以太網(wǎng)控制器，用于網(wǎng)絡(luò)通信。S3C4510B通過高速以太網(wǎng)物理 層接口器件很方便的就能接入以太網(wǎng)。 ARM作為中央處理控制器，主要控制DSP系統(tǒng)，并從DSP系統(tǒng)中讀取已經(jīng)編碼好的 數(shù)據(jù)通過以太網(wǎng)完成與上位機(jī)的實時通訊的任務(wù)。在ARM中移植帶有TCP/IP協(xié)議包的嵌 入式實時操作系統(tǒng)uCLi皿x成為必需，在uCLi皿x中加入實時RT-Li皿x模塊以滿足對嵌入 式操作系統(tǒng)的實時性要求?；谇度胧讲僮飨到y(tǒng)的硬件驅(qū)動和應(yīng)用程序的開發(fā)是在交叉編 譯環(huán)境中進(jìn)行的，首先在PC機(jī)上開發(fā)，然后移植到目標(biāo)機(jī)上進(jìn)行調(diào)試并最終固化到目標(biāo)機(jī) 上。
權(quán)利要求
一種數(shù)據(jù)傳送總線變換方法，其特征是其包括如下步驟逐(子)幀接收遙測并行數(shù)據(jù)(BMK)，并把接收到的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；把串行數(shù)據(jù)進(jìn)行無損壓縮處理；把壓縮過的數(shù)據(jù)通過以太網(wǎng)傳遞給上位機(jī)；上位機(jī)按照數(shù)據(jù)傳輸協(xié)議、產(chǎn)品的數(shù)據(jù)遙測協(xié)議解調(diào)出各類物理變量，記錄并存儲。測試人員通過上位機(jī)完成工作狀態(tài)的遠(yuǎn)程設(shè)置與查詢信息交互的任務(wù)。
2. —種實現(xiàn)權(quán)利要求1所述數(shù)據(jù)傳送總線變換方法的數(shù)據(jù)傳送總線變換系統(tǒng)，其特征 是采用FPGA+DSP+ARM的高端架構(gòu)作為實時信息處理平臺，以以太網(wǎng)作為與上位機(jī)的通信 方式，其中FPGA作為DSP的協(xié)處理器，完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等數(shù)據(jù)預(yù)處理任 務(wù)；DSP讀取FPGA處理后的數(shù)據(jù)并完成數(shù)據(jù)無損壓縮的任務(wù)；ARM作為中央處理控制器，主 要控制DSP系統(tǒng)，并從DSP系統(tǒng)中讀取已經(jīng)編碼好的數(shù)據(jù)通過以太網(wǎng)實現(xiàn)與上位機(jī)的實時 通訊。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳送總線變換系統(tǒng)，其特征是所述DSP帶有EMIF和HPI 外設(shè)接口 ， DSP通過EMIF接口實現(xiàn)與FPGA的無縫連接，通過HPI接口實現(xiàn)與ARM微控制器 的無縫連接；所述ARM通過HPI訪問DSP內(nèi)部的RAM以及其它一些外部資源。
全文摘要
本發(fā)明公開的數(shù)據(jù)傳送總線變換方法是逐(子)幀接收遙測并行數(shù)據(jù)，并把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；把串行數(shù)據(jù)進(jìn)行無損壓縮處理；把壓縮過的數(shù)據(jù)通過以太網(wǎng)傳遞給上位機(jī)；上位機(jī)按照數(shù)據(jù)傳輸協(xié)議、產(chǎn)品的數(shù)據(jù)遙測協(xié)議解調(diào)出各類物理變量，記錄并存儲。測試人員通過上位機(jī)完成工作狀態(tài)的遠(yuǎn)程設(shè)置與查詢信息交互任務(wù)。以FPGA+DSP+ARM結(jié)構(gòu)的信息處理平臺系統(tǒng)，其中，F(xiàn)PGA完成遙測并行數(shù)據(jù)到串行數(shù)據(jù)轉(zhuǎn)換的任務(wù)；DSP讀取FPGA處理后的數(shù)據(jù)完成數(shù)據(jù)無損壓縮的任務(wù)；ARM從DSP中讀取已經(jīng)編碼好的數(shù)據(jù)，通過以太網(wǎng)實現(xiàn)與上位機(jī)的實時通訊。不僅解決了信號畸變問題，滿足了信息傳遞的實時性要求。同時具有網(wǎng)關(guān)功能和嵌入式Web功能，確保系統(tǒng)安全接入以太網(wǎng)。
文檔編號G08C19/16GK101789171SQ20101011029
公開日2010年7月28日 申請日期2010年2月10日 優(yōu)先權(quán)日2010年2月10日
發(fā)明者尹本玉, 李海峽 申請人:凱邁(洛陽)電子有限公司