[0089]在步驟S904中，中央處理器301執(zhí)行高速緩沖存儲器102中的升級驅(qū)動程序，對SPIFLASH存儲器200進行擦除操作，從而擦除SPI FLASH存儲器的程序區(qū)。
[0090]在步驟S905中，中央處理器301執(zhí)行高速緩沖存儲器102中的升級驅(qū)動程序，對SPIFLASH存儲器200進行寫入操作，從而將內(nèi)存數(shù)據(jù)寫入到SPI FLASH存儲器的程序區(qū)。
[0091 ]如果升級文件大于內(nèi)存空間，則執(zhí)行步驟S906至S311。
[0092]在步驟S906中，中央處理器301執(zhí)行SPI FLASH存儲器200中的第二復(fù)制程序，將外設(shè)設(shè)備內(nèi)的升級文件的一部分讀入到內(nèi)存。
[0093]在步驟S907中，中央處理器301執(zhí)行高速緩沖存儲器102中的升級驅(qū)動程序，對SPIFLASH存儲器200進行寫入操作，從而將內(nèi)存數(shù)據(jù)寫入到SPI FLASH存儲器的保留區(qū)。
[0094]在步驟S908中，判斷是否已經(jīng)復(fù)制全部升級文件。如果未復(fù)制全部升級文件，則重復(fù)步驟S906至S908。通過多次循環(huán)，直至將全部升級文件復(fù)制到SPI FLASH存儲器的保留區(qū)，進一步執(zhí)行步驟S909至311。
[0095]圖9示出步驟S906至S908的存儲器操作示意性框圖，其中，用于執(zhí)行升級文件復(fù)制操作的第二復(fù)制程序表示為C程序，而升級驅(qū)動程序自身表示為B程序。
[0096]在步驟S909中，中央處理器301執(zhí)行高速緩沖存儲器102中的升級驅(qū)動程序，對SPIFLASH存儲器200進行擦除操作，從而擦除SPI FLASH存儲器200的程序區(qū)。該步驟擦除了SPIFLASH存儲器200的區(qū)域A、B、C，這樣系統(tǒng)代碼生命就此終止。
[0097]在步驟S910中，中央處理器301執(zhí)行高速緩沖存儲器102中的升級驅(qū)動程序，對SPIFLASH存儲器200進行讀取和寫入操作，將SPI FLASH存儲器200的保留區(qū)內(nèi)容復(fù)制至程序區(qū)。
[0098]圖10示出步驟S909至S910的存儲器操作示意性框圖，其中，升級驅(qū)動程序自身表示為B程序。
[0099]由于可以在系統(tǒng)的運行狀態(tài)切換SPIFLASH接口控制器的工作模式，上述處理器系統(tǒng)的應(yīng)用靈活性增加，不僅限于提供可升級的系統(tǒng)，而且可以提供存儲器擴展功能。例如，將存儲存儲器復(fù)用為數(shù)據(jù)存儲器，從而擴展系統(tǒng)的數(shù)據(jù)區(qū)。
[0100]在本實用新型實施例中，嵌入式存儲器的升級方法與程序存儲器的升級方法一樣，嵌入式存儲器切換至控制寄存器模式，處理器對嵌入式存儲器進行讀、寫或刪除操作中的至少一種，進而實現(xiàn)對嵌入式存儲器的程序升級。
[0101]依照本實用新型的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細(xì)節(jié)，也不限制該實用新型僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本實用新型的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本實用新型以及在本實用新型基礎(chǔ)上的修改使用。本實用新型的保護范圍應(yīng)當(dāng)以本實用新型權(quán)利要求所界定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種處理器系統(tǒng)，其特征在于，包括: 第一選擇器，包括第一至第三端口； 分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應(yīng)用程序代碼， 其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。2.根據(jù)權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述第一選擇器還包括第一選擇端口，所述第一選擇器根據(jù)第一選擇端口提供的第一選擇信號，選擇第一信號路徑和第二信號路徑之一連通。3.根據(jù)權(quán)利要求2所述的處理器系統(tǒng)，其特征在于，所述處理器提供所述第一選擇信號，當(dāng)處理器的頻率小于第一閾值時，所述第一選擇信號使得第一信號路徑連通，當(dāng)處理器的頻率大于等于第一閾值時，所述第一選擇信號使得第二信號路徑連通。4.根據(jù)權(quán)利要求2所述的處理器系統(tǒng)，其特征在于，還包括: 第二選擇器，包括第四至第六端口； 程序存儲器，用于存儲應(yīng)用程序代碼；以及 接口控制器，所述接口控制器將所述程序存儲器與所述第二選擇器的第五端口相連接， 其中，所述嵌入式存儲器和所述第一選擇器分別連接至所述第二選擇器的第四端口和第六端口， 所述第二選擇器提供控制信號的路由功能，使得第四端口與第六端口之間的第三信號路徑、或者第五端口與第六端口之間的第四信號路徑連通。5.根據(jù)權(quán)利要求4所述的處理器系統(tǒng)，其特征在于，所述程序存儲器為SPIFLASH存儲器，并且所述接口控制器為SPI接口控制器。6.根據(jù)權(quán)利要求4所述的處理器系統(tǒng)，其特征在于，所述第二選擇器還包括第二選擇端口，所述第二選擇器根據(jù)第二選擇端口提供的第二選擇信號，選擇第三信號路徑和第四信號路徑之一連通。7.根據(jù)權(quán)利要求6所述的處理器系統(tǒng)，其特征在于，所述處理器提供所述第二選擇信號，當(dāng)嵌入式存儲器的空間大于第二閾值時，所述第二選擇信號使得第三信號路徑連通;當(dāng)嵌入式存儲器的空間小于第二閾值時，所述第二選擇信號使得第四信號路徑連通。8.根據(jù)權(quán)利要求4所述的處理器系統(tǒng)，其特征在于，還包括: 連接在處理器與接口控制器之間的第一控制寄存器， 所述第一控制寄存器提供附加的第一寄存器控制模式，其中，處理器對程序存儲器進行讀、寫和擦除操作中的至少一種操作。9.根據(jù)權(quán)利要求8所述的處理器系統(tǒng)，其特征在于，接口控制器可編程復(fù)用。10.根據(jù)權(quán)利要求8所述的處理器系統(tǒng)，其特征在于，還包括: 連接在處理器和嵌入式存儲器之間的第二控制寄存器； 所述第二控制寄存器提供附加的第二寄存器控制模式，其中，處理器對嵌入式存儲器進行讀、寫和擦除操作中的至少一種操作。11.根據(jù)權(quán)利要求10所述的處理器系統(tǒng)，其特征在于，還包括內(nèi)存，所述內(nèi)存連接在處理器和外設(shè)設(shè)備之間，用于存儲從外設(shè)設(shè)備讀取的數(shù)據(jù)，其中，在第一寄存器控制模式中，處理器讀取內(nèi)存的數(shù)據(jù)，并且經(jīng)由第一控制寄存器和接口控制器寫入程序存儲器;在第二寄存器控制模式中，處理器讀取內(nèi)存的數(shù)據(jù)，并且經(jīng)由第二控制寄存器寫入嵌入式存儲器。12.根據(jù)權(quán)利要求11所述的處理器系統(tǒng)，其特征在于，高速緩沖存儲器具有地址鎖定功能，在預(yù)先將驅(qū)動程序復(fù)制到高速緩沖存儲器中并鎖定之后，才執(zhí)行高速緩沖存儲器中的驅(qū)動程序，切換接口控制器的工作模式。
【專利摘要】公開了處理器系統(tǒng)。所述處理器系統(tǒng)，包括：第一選擇器，包括第一至第三端口；分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應(yīng)用程序代碼，其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。所述處理器系統(tǒng)通過第一信號路徑和第二信號路徑的選擇，在低功耗模式和高效訪問模式之間切換，從而兼顧處理器的運行效率和功耗，并且降低芯片成本。
【IPC分類】G06F12/0888, G06F1/32
【公開號】CN205281482
【申請?zhí)枴緾N201521074740
【發(fā)明人】張和平, 周如愿, 徐國柱
【申請人】杭州士蘭微電子股份有限公司
【公開日】2016年6月1日
【申請日】2015年12月18日