]可選的，控制寄存器對數(shù)據(jù)總線和所述目標存儲列組的下一存儲列組執(zhí)行數(shù)據(jù)處理操作之后，還包括:存儲模塊記錄寫入數(shù)據(jù)的存儲列組的邏輯地址與實際物理地址的對應關(guān)系。記錄邏輯地址與實際物理地址的對應關(guān)系方便下次進行寫入操作時分配存儲空間，并且在讀取數(shù)據(jù)時，可以很快的找到外部訪問的邏輯地址對應的實際物理地址，加快讀寫速度。
[0033]圖5是本實用新型實施例中的一種NANDFlash的數(shù)據(jù)處理裝置的結(jié)構(gòu)圖，如圖5所示，所述NAND Flash的數(shù)據(jù)處理裝置包括存儲列組310、隔離寄存器320和控制寄存器330，其中;
[0034]每一個存儲列組310對應的隔離寄存器320的輸出端，與該存儲列組310對應的控制寄存器330的第一控制端連接，每一個控制寄存器330的輸出端與下一個控制寄存器330的輸入端連接；
[0035]隔離寄存器320用于記錄存儲列組310的好壞狀態(tài)，并將所述好壞狀態(tài)傳輸?shù)娇刂萍拇嫫?30;
[0036]控制寄存器330的輸入端用于獲取控制脈沖，第二控制端用于獲取控制寄存器330的選通信號，若隔離寄存器320中記錄待處理的目標存儲列組310為壞列，對數(shù)據(jù)總線和目標存儲列組310的下一存儲列組310執(zhí)行數(shù)據(jù)處理操作。
[0037]其中，控制寄存器330具體用于:在數(shù)據(jù)寫入過程中，如果目標存儲列組為壞組，將數(shù)據(jù)總線上的數(shù)據(jù)寫入所述目標存儲列組的下一存儲列組中；在數(shù)據(jù)讀取過程中，如果目標存儲列組為壞組，則控制所述數(shù)據(jù)總線從所述目標存儲列組的下一存儲列組讀取數(shù)據(jù)。
[0038]具體的，一個存儲列組由多個存儲列組成，例如，可以由8個、16個或32個存儲列組成，只要存儲列組中存在一個存儲列為壞的，則該組存儲列記錄為壞組。圖5中第一行的每一個小長方形代表一個存儲列組，每個存儲列組310對應一個隔離寄存器320，一個控制寄存器330可以對應一個或多個存儲列組310，圖5中僅示出了一個存儲列組310對應一個控制寄存器330的情況，如圖5所示，每個存儲列組310對應的隔離寄存器320的輸出端與該存儲列組310對應的控制寄存器330的第一控制端連接，當某一個存儲列組310為壞組時，控制脈沖跳過該壞組對應控制寄存器330，傳輸?shù)较乱淮鎯α薪M310對應的控制寄存器330，對下一存儲列組310進行相應的數(shù)據(jù)處理操作。
[0039]當一個控制寄存器330對應多個存儲列組310時，多個存儲列組310對應的多個隔離寄存器320的輸出端均與該控制寄存器330的第一控制端連接，此種情況可以通過對控制寄存器330分時復用來分別對該控制寄存器330對應的多個存儲列組310讀寫數(shù)據(jù)。
[0040]圖6是本實用新型實施例中的控制寄存器的結(jié)構(gòu)圖，如圖6所示，ISO為控制寄存器330的第一控制端，ISl為第二控制端，IN為輸入端，OUT為輸出端，CLK為時鐘信號輸入端，CLKB為時鐘的非信號輸入端。當控制寄存器330對應的存儲列組為目標存儲列組時，第二控制端ISl獲取到的選通信號的值為I，其輸入端IN存在控制脈沖，脈沖的值為I，當目標存儲列組為好組時，ISO端輸入的值為0，一個時鐘周期后，控制脈沖由控制寄存器330輸出，數(shù)據(jù)寫入或讀出目標存儲列組；當目標存儲列組為壞組時，ISO端輸入的值為I，則控制寄存器的輸出端OUT直接置位為I，控制脈沖直接跳過目標存儲列組對應的控制寄存器330，一個時鐘周期之后，控制脈沖由下一存儲列組對應的控制寄存器330輸出，數(shù)據(jù)寫入或讀出目標存儲列組的下一組。
[0041]進一步的，所述裝置還包括:存儲模塊，用于記錄寫入數(shù)據(jù)的存儲列組的邏輯地址與實際物理地址的對應關(guān)系。
[0042]進一步的，所述裝置還包括:地址控制模塊，分別與所述存儲模塊的輸出端和控制寄存器的第二控制端連接，用于確定所述目標存儲列組的邏輯地址的首地址對應的實際物理地址，并向所述控制寄存器發(fā)送控制寄存器的選通信號。
[0043]進一步的，所述裝置還包括:測試模塊，與所述隔離寄存器的輸入端連接，用于測試每一個存儲列組的好壞狀態(tài)，并將所述好壞狀態(tài)傳輸?shù)乃龈綦x寄存器。
[0044]本實施例提供的NANDFlash的數(shù)據(jù)處理裝置通過隔離寄存器記錄存儲列組的好壞狀態(tài)，并將存儲列組的好壞狀態(tài)傳輸給控制寄存器，在數(shù)據(jù)處理時，若所述隔離寄存器中記錄待處理的目標存儲列組為壞組，則控制寄存器對數(shù)據(jù)總線和所述目標存儲列組的下一存儲列組執(zhí)行數(shù)據(jù)處理操作，簡化了在讀取或?qū)懭刖彺鏀?shù)據(jù)時尋找外部訪問的邏輯地址對應的實際物理地址的過程，減少耗時。
[0045]注意，上述僅為本實用新型的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本實用新型不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員來說能夠進行各種明顯的變化、重新調(diào)整和替代而不會脫離本實用新型的保護范圍。因此，雖然通過以上實施例對本實用新型進行了較為詳細的說明，但是本實用新型不僅僅限于以上實施例，在不脫離本實用新型構(gòu)思的情況下，還可以包括更多其他等效實施例，而本實用新型的范圍由所附的權(quán)利要求范圍決定。
【主權(quán)項】
1.一種NAND Flash的數(shù)據(jù)處理裝置，其特征在于，包括存儲列組、隔離寄存器和控制寄存器，其中； 每一個存儲列組對應的隔離寄存器的輸出端，與該存儲列組對應的控制寄存器的第一控制端連接，每一個控制寄存器的輸出端與下一個控制寄存器的輸入端連接； 所述隔離寄存器用于記錄存儲列組的好壞狀態(tài)，并將所述好壞狀態(tài)傳輸?shù)剿隹刂萍拇嫫鳎?所述控制寄存器的輸入端用于獲取控制脈沖，第二控制端用于獲取控制寄存器的選通信號，若所述隔離寄存器中記錄待處理的目標存儲列組為壞組，對數(shù)據(jù)總線和所述目標存儲列組的下一存儲列組執(zhí)行數(shù)據(jù)處理操作。2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述控制寄存器具體用于: 將數(shù)據(jù)總線上的數(shù)據(jù)寫入所述目標存儲列組的下一存儲列組中；或， 控制所述數(shù)據(jù)總線從所述目標存儲列組的下一存儲列組讀取數(shù)據(jù)。3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，還包括: 存儲模塊，用于記錄寫入數(shù)據(jù)的存儲列組的邏輯地址與實際物理地址的對應關(guān)系。4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，還包括: 地址控制模塊，分別與所述存儲模塊的輸出端和控制寄存器的第二控制端連接，用于確定所述目標存儲列組的邏輯地址的首地址對應的實際物理地址，并向所述控制寄存器發(fā)送控制寄存器的選通信號。5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括: 測試模塊，與所述隔離寄存器的輸入端連接，用于測試每一個存儲列組的好壞狀態(tài)，并將所述好壞狀態(tài)傳輸?shù)乃龈綦x寄存器。
【專利摘要】本實用新型實施例公開了一種NAND？Flash的數(shù)據(jù)處理裝置。所述裝置包括：存儲列組、隔離寄存器和控制寄存器，每一個存儲列組對應的隔離寄存器的輸出端，與該存儲列組對應的控制寄存器的第一控制端連接，每一個控制寄存器的輸出端與下一個控制寄存器的輸入端連接；隔離寄存器用于記錄存儲列組的好壞狀態(tài)，并將好壞狀態(tài)傳輸?shù)剿隹刂萍拇嫫?；控制寄存器的輸入端用于獲取控制脈沖，第二控制端用于獲取控制寄存器的選通信號，若隔離寄存器中記錄待處理的目標存儲列組為壞組，對數(shù)據(jù)總線和目標存儲列組的下一存儲列組執(zhí)行數(shù)據(jù)處理操作。本實用新型實施例的方案簡化了在讀取或?qū)懭刖彺鏀?shù)據(jù)時尋找外部訪問的邏輯地址對應的實際物理地址的過程，減少了耗時。
【IPC分類】G06F12/02
【公開號】CN205281481
【申請?zhí)枴緾N201521130278
【發(fā)明人】劉會娟
【申請人】北京兆易創(chuàng)新科技股份有限公司
【公開日】2016年6月1日
【申請日】2015年12月30日