本發(fā)明涉及數(shù)字電路中的電路功能模擬技術(shù)，具體涉及一種電路反標模擬環(huán)境中時鐘信號的延時對齊方法及系統(tǒng)。

背景技術(shù)：

1、數(shù)字時序電路設(shè)計一般在硬件實現(xiàn)前都需進行功能模擬以確認所設(shè)計的功能是正確的，模擬環(huán)境應(yīng)能滿足電路設(shè)計各階段的需求，這些需求包括無延時模擬階段的需求和帶延時反標模擬階段的需求。

2、在數(shù)字時序電路中，所有時序邏輯統(tǒng)一在時鐘信號到來的時刻進行數(shù)據(jù)交換。在不考慮電路延時的功能模擬中，時鐘信號從產(chǎn)生點到使用時鐘信號時序器件的延時是忽略不計的，此時時鐘信號相關(guān)電路都為零延時。在數(shù)字時序電路模擬環(huán)境中，除了待測模塊使用了時鐘信號，與待測模塊相連的其他電路也會使用相同的時鐘信號，因此時鐘信號從產(chǎn)生點到這些電路也是零延時。但是，當待測電路完成物理設(shè)計后進行帶延時反標模擬時，待測電路中時鐘輸入點到使用時鐘信號時序器件的延時不再是零延時，而是電路的真實延時。但原來模擬環(huán)境中與待測模塊相連的其他電路使用的時鐘信號還是零延時，這與待測電路中時鐘信號的延時不匹配，待測模塊原本滿足要求的接口時序可能會因為這種不匹配而產(chǎn)生時序違反從而導致模擬失敗。此時需要將時鐘信號延時一段時間與待測模塊的時鐘延時對齊后再單獨傳給待測模塊外的時序器件，這樣待測模塊的接口才能在模擬環(huán)境中滿足時序要求，反標模擬才能正常進行。

3、傳統(tǒng)的時鐘信號延時對齊解決方法是采用觀察波形的方法，在發(fā)生時序違反的模擬波形中找到待測模塊時鐘信號的延時范圍并標注到模擬環(huán)境的接口相關(guān)電路中進行對齊來解決模擬環(huán)境中待測模塊接口的時序違反問題。這種方法經(jīng)過多次迭代檢查后一般也能解決接口時序違反的問題。由于時鐘信號通常同時控制待測模塊的輸入和輸出信號，復雜邏輯電路中大量接口信號的波形需要被記錄和查找來嘗試解決接口時序的違反，而電路反標模擬速度非常慢，因此傳統(tǒng)的方法效率非常低。

技術(shù)實現(xiàn)思路

1、本發(fā)明要解決的技術(shù)問題：針對現(xiàn)有技術(shù)的上述問題，提供一種電路反標模擬環(huán)境中時鐘信號的延時對齊方法及系統(tǒng)，本發(fā)明旨在提升電路反標模擬效率，加速反標模擬進度。

2、為了解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為：

3、一種電路反標模擬環(huán)境中時鐘信號的延時對齊方法，包括下述步驟：

4、確定電路反標模擬環(huán)境中待測模塊輸入端口的時鐘信號延時要求；

5、確定電路反標模擬環(huán)境中待測模塊輸出端口的時鐘信號延時要求；

6、將兩種時鐘信號延時要求合并得到所需時鐘信號延時范圍；

7、根據(jù)所需時鐘信號延時范圍對電路反標模擬環(huán)境中的時鐘信號進行延時對齊。

8、可選地，所述確定電路反標模擬環(huán)境中待測模塊輸入端口的時鐘信號延時要求包括：

9、選擇待測模塊的任意一個輸入端口，根據(jù)該輸入端口在電路反標模擬環(huán)境中的電路結(jié)構(gòu)確定該輸入端口的保持時間約束以及建立時間約束；

10、針對該輸入端口的保持時間約束以及建立時間約束，將電路反標模擬環(huán)境中待測模塊以外電路的延時設(shè)置為零，得到簡化后的該輸入端口的保持時間約束以及建立時間約束；

11、根據(jù)該輸入端口需要同時滿足簡化后的保持時間約束以及建立時間約束確定該輸入端口同時滿足簡化后的保持時間約束以及建立時間約束的相關(guān)時鐘信號延時最大值和延時最小值，以作為待測模塊輸入端口的時鐘信號延時要求。

12、可選地，所述確定電路反標模擬環(huán)境中待測模塊輸出端口的時鐘信號延時要求包括：

13、選擇待測模塊的任意一個輸出端口，根據(jù)該輸出端口在電路反標模擬環(huán)境中的電路結(jié)構(gòu)確定該輸出端口的保持時間約束以及建立時間約束；

14、針對該輸出端口的保持時間約束以及建立時間約束，將電路反標模擬環(huán)境中待測模塊以外電路的延時設(shè)置為零，得到簡化后的該輸出端口的保持時間約束以及建立時間約束；

15、根據(jù)該輸出端口需要同時滿足簡化后的保持時間約束以及建立時間約束確定該輸出端口同時滿足簡化后的保持時間約束以及建立時間約束的相關(guān)時鐘信號延時最大值和延時最小值，以作為待測模塊輸出端口的時鐘信號延時要求。

16、可選地，所述將兩種時鐘信號延時要求合并得到所需時鐘信號延時范圍包括：在待測模塊各輸入端口的時鐘信號延時要求的延時最小值、待測模塊各輸出端口的時鐘信號延時要求的延時最小值兩者中選擇更大的延時最小值作為合并后的延時最小值；在待測模塊各輸入端口的時鐘信號延時要求的延時最大值、待測模塊各輸出端口的時鐘信號延時要求的延時最大值兩者中選擇更小的延時最大值作為合并后的延時最大值，從而得到由合并后的延時最小值、合并后的延時最大值構(gòu)成的所需時鐘信號延時范圍。

17、可選地，所述根據(jù)所需時鐘信號延時范圍對電路反標模擬環(huán)境中的時鐘信號進行延時對齊包括：在所需時鐘信號延時范圍內(nèi)選擇一個延時值作為目標延時值；將待測模塊相連的非反標電路的時鐘信號延遲目標延時值，從而實現(xiàn)延時對齊以滿足全部電路保持時間以及建立時間的時序要求。

18、可選地，所述將待測模塊相連的非反標電路的時鐘信號延遲目標延時值，是指將待測模塊相連的非反標電路的時鐘信號用硬件描述語言插入一個目標延時值以進行延時對齊。

19、此外，本發(fā)明還提供一種電路反標模擬環(huán)境中時鐘信號的延時對齊系統(tǒng)，包括：

20、輸入端口延時要求確定程序單元，用于確定電路反標模擬環(huán)境中待測模塊輸入端口的時鐘信號延時要求；

21、輸出端口延時要求確定程序單元，用于確定電路反標模擬環(huán)境中待測模塊輸出端口的時鐘信號延時要求；

22、延時要求合并程序單元，用于將兩種時鐘信號延時要求合并得到所需時鐘信號延時范圍；

23、延時對齊執(zhí)行程序單元，用于根據(jù)所需時鐘信號延時范圍對電路反標模擬環(huán)境中的時鐘信號進行延時對齊。

24、此外，本發(fā)明還提供一種電路反標模擬環(huán)境中時鐘信號的延時對齊系統(tǒng)，包括相互連接的微處理器和存儲器，所述微處理器被編程或配置以執(zhí)行所述電路反標模擬環(huán)境中時鐘信號的延時對齊方法。

25、此外，本發(fā)明還提供一種計算機可讀存儲介質(zhì)，該計算機可讀存儲介質(zhì)中存儲有計算機程序或指令，該計算機程序或指令被編程或配置以通過處理器執(zhí)行所述電路反標模擬環(huán)境中時鐘信號的延時對齊方法。

26、此外，本發(fā)明還提供一種計算機程序產(chǎn)品，包括計算機程序或指令，該計算機程序或指令被編程或配置以通過處理器執(zhí)行所述電路反標模擬環(huán)境中時鐘信號的延時對齊方法。

27、和現(xiàn)有技術(shù)相比，本發(fā)明主要具有下述優(yōu)點：為了提升電路反標模擬效率，加速反標模擬進度，本發(fā)明包括下述步驟：確定電路反標模擬環(huán)境中待測模塊輸入端口的時鐘信號延時要求；確定電路反標模擬環(huán)境中待測模塊輸出端口的時鐘信號延時要求；將兩種時鐘信號延時要求合并得到所需時鐘信號延時范圍；根據(jù)所需時鐘信號延時范圍對電路反標模擬環(huán)境中的時鐘信號進行延時對齊，本發(fā)明創(chuàng)新地通過延時計算來獲得時鐘信號的延時對齊時間，避免了傳統(tǒng)方法中在反標模擬環(huán)境中的多次迭代模擬，有效加速了模擬進度。