本技術涉及芯片驗證，尤其涉及一種系統(tǒng)級芯片的原型驗證方法、裝置及電子設備。

背景技術：

1、系統(tǒng)級芯片（system?on?chip，soc）芯片的集成度較高，往往集成多種功能模塊。soc芯片的總線用于將soc芯片的處理器核心的訪問請求發(fā)送到soc芯片的功能模塊，并將soc芯片的功能模塊返回的數(shù)據或者響應發(fā)送到soc芯片的處理器核心。如果soc芯片的總線出現(xiàn)功能異常，soc芯片的處理器核心無法正常訪問soc芯片的功能模塊，會導致soc芯片工作異常，影響soc芯片功能，因此，在芯片驗證時需要對soc芯片總線相關功能進行驗證。

2、原型驗證可以提供一個能夠并行驗證的軟件開發(fā)平臺，盡可能地還原芯片真實的使用場景和構造多種實際芯片的使用場景進行交叉驗證，能夠充分驗證soc芯片的總線功能是否異常。使用原型驗證soc芯片總線的功能時，可以在soc芯片的處理器核心中運行測試程序，對soc芯片的功能模塊進行讀寫訪問，比對寫入讀出數(shù)據能夠判斷soc芯片的總線功能是否異常。

3、但是，目前在使用原型驗證soc芯片總線的功能時，如果對某個soc芯片的功能模塊進行讀寫訪問，該soc芯片的功能模塊的寫入讀出數(shù)據錯誤，會中斷原型驗證測試程序的執(zhí)行，導致整個測試流程結束，無法繼續(xù)測試其他soc芯片的功能模塊，導致對soc芯片進行原型驗證的效率比較低。

技術實現(xiàn)思路

1、本技術提供一種系統(tǒng)級芯片的原型驗證方法、裝置及電子設備，用以解決現(xiàn)有技術中系統(tǒng)級芯片一個功能模塊讀出數(shù)據錯誤中斷原型驗證的缺陷，提高系統(tǒng)級芯片的原型驗證效率。

2、本技術提供一種系統(tǒng)級芯片的原型驗證方法，應用于在可編程邏輯芯片上形成的系統(tǒng)級芯片，所述系統(tǒng)級芯片包括處理器核心、總線、總線處理模塊和多個功能模塊，所述方法包括：控制所述處理器核心通過所述總線向所述總線處理模塊發(fā)送請求，控制所述總線處理模塊通過所述總線將所述請求轉發(fā)至所述多個功能模塊中的目標功能模塊；控制所述目標功能模塊通過所述總線向所述總線處理模塊發(fā)送響應；在確定所述響應為異常響應時，控制所述總線處理模塊存儲所述響應，并對所述響應進行處理得到修正響應，通過所述總線將所述修正響應發(fā)送至所述處理器核心。

3、根據本技術提供的一種系統(tǒng)級芯片的原型驗證方法，所述總線處理模塊還包括請求信息緩存單元和異常信息存儲單元；控制所述總線處理模塊通過所述總線將所述請求轉發(fā)至所述多個功能模塊中的目標功能模塊，包括：控制所述總線處理模塊將所述請求存儲在請求信息緩存單元中，并通過所述總線將所述請求轉發(fā)至所述多個功能模塊中的目標功能模塊；控制所述總線處理模塊存儲所述響應，包括：控制所述總線處理模塊從所述請求信息緩存單元讀取相應的請求，將所述響應和所述請求關聯(lián)存儲至所述異常信息存儲單元。

4、根據本技術提供的一種系統(tǒng)級芯片的原型驗證方法，控制所述總線處理模塊將所述請求存儲在請求信息緩存單元中，包括：控制所述總線處理模塊根據寫指針將所述請求存儲在請求信息緩存單元中；其中，所述寫指針在所述請求的握手完成后遞增；控制所述總線處理模塊根據讀指針從所述請求信息緩存單元讀取相應的請求，包括：控制所述總線處理模塊根據讀指針從所述請求信息緩存單元讀取相應的請求；其中，所述讀指針在確認所述目標功能模塊的響應有效后遞增。

5、根據本技術提供的一種系統(tǒng)級芯片的原型驗證方法，所述總線處理模塊還包括響應異常計數(shù)器；控制所述總線處理模塊將所述請求存儲在請求信息緩存單元中，包括：控制所述總線處理模塊將所述請求存儲在為環(huán)形緩存結構的請求信息緩存單元中；控制所述總線處理模塊從所述請求信息緩存單元讀取相應的請求，將所述響應和所述請求關聯(lián)存儲至所述異常信息存儲單元，包括：確定所述響應異常計數(shù)器的計數(shù)值小于計數(shù)閾值時，控制所述總線處理模塊從所述請求信息緩存單元讀取相應的請求，將所述響應和所述請求關聯(lián)存儲至所述異常信息存儲單元，并遞增所述計數(shù)值。

6、根據本技術提供的一種系統(tǒng)級芯片的原型驗證方法，所述總線處理模塊包括寫通道，所述寫通道包括寫響應異常計數(shù)器、寫請求信息緩存單元和異常寫信息存儲單元；所述方法具體包括：控制所述處理器核心通過所述總線向所述寫通道發(fā)送寫請求，控制所述寫通道根據第一寫指針將所述寫請求存儲在寫請求信息緩存單元中，并通過所述總線將所述寫請求轉發(fā)至所述多個功能模塊中的目標功能模塊；其中，所述第一寫指針在所述寫請求的握手完成后遞增；控制所述目標功能模塊通過所述總線向所述寫通道發(fā)送寫響應信號；在確定所述寫響應信號為異常寫響應信號時，控制所述寫通道根據第一讀指針從所述寫請求信息緩存單元讀取相應的寫請求，將所述寫請求與所述寫響應信號關聯(lián)存儲至所述異常寫信息存儲單元，并對所述寫響應信號進行處理獲取修正寫響應信號，控制所述總線處理模塊通過總線將所述修正寫響應信號發(fā)送至所述處理器核心；其中，所述第一讀指針在確認所述目標功能模塊的寫響應信號有效后遞增。

7、根據本技術提供的一種系統(tǒng)級芯片的原型驗證方法，所述總線處理模塊還包括讀通道，所述讀通道包括讀響應異常計數(shù)器、讀請求信息緩存單元和異常讀信息存儲單元；所述方法具體包括：控制所述處理器核心通過所述總線向所述讀通道發(fā)送讀請求，控制所述讀通道根據第二寫指針將所述讀請求存儲在讀請求信息緩存單元中，并通過所述總線將所述讀請求轉發(fā)至所述多個功能模塊中的目標功能模塊；其中，所述第二寫指針在所述讀請求的握手完成后遞增；控制所述目標功能模塊通過所述總線向所述讀通道發(fā)送讀響應信號；在確定所述讀響應信號為異常讀響應信號時，控制所述讀通道根據第二讀指針從所述讀請求信息緩存單元讀取相應的讀請求，將所述讀請求與所述讀響應信號關聯(lián)存儲至所述異常讀信息存儲單元，并對所述讀響應信號進行處理獲取修正讀響應信號，使用標記序列替換所述讀響應信號對應的讀數(shù)據，控制所述總線處理模塊通過總線將所述修正讀響應信號和所述標記序列發(fā)送至所述處理器核心；其中，所述第二讀指針在確認所述目標功能模塊的讀響應信號有效后遞增。

8、本技術還提供一種系統(tǒng)級芯片的原型驗證裝置，應用于在可編程邏輯芯片上形成的系統(tǒng)級芯片，所述系統(tǒng)級芯片包括處理器核心、總線、總線處理模塊和多個功能模塊，所述方法包括：請求發(fā)送模塊，用于控制所述處理器核心通過所述總線向所述總線處理模塊發(fā)送請求，控制所述總線處理模塊通過所述總線將所述請求轉發(fā)至所述多個功能模塊中的目標功能模塊；響應發(fā)送模塊，用于控制所述目標功能模塊通過所述總線向所述總線處理模塊發(fā)送響應；響應中轉模塊，用于在確定所述響應為異常響應時，控制所述總線處理模塊存儲所述響應，并對所述響應進行處理得到修正響應，通過所述總線將所述修正響應發(fā)送至所述處理器核心。

9、本技術還提供一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，所述處理器執(zhí)行所述計算機程序時實現(xiàn)如上述任一種所述系統(tǒng)級芯片的原型驗證方法。

10、本技術還提供一種非暫態(tài)計算機可讀存儲介質，其上存儲有計算機程序，該計算機程序被處理器執(zhí)行時實現(xiàn)如上述任一種所述系統(tǒng)級芯片的原型驗證方法。

11、本技術還提供一種計算機程序產品，包括計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)如上述任一種所述系統(tǒng)級芯片的原型驗證方法。

12、本技術提供的系統(tǒng)級芯片的原型驗證方法、裝置及電子設備，通過控制總線處理模塊判斷目標功能模塊返回的響應是否為異常響應，以在確定所述響應為異常響應時，對響應進行處理得到修正響應，將修正響應發(fā)送至所述處理器核心，能夠避免處理器核心接收到異常響應，從而在某個功能模塊返回異常響應的情況下，繼續(xù)進行系統(tǒng)級芯片的原型驗證，通過一次原型驗證能夠得到系統(tǒng)級芯片多個功能模塊對應的異常信息，而不是每次原型驗證能夠得到系統(tǒng)級芯片的一個功能模塊對應的異常信息，進而提高系統(tǒng)級芯片的原型驗證效率。