專利名稱：處理器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種處理器，特別是一種用于通信設(shè)備、計算機(jī)或電子設(shè)備的中央處理器。
背景技術(shù)：
當(dāng)今世界是一個科技信息化、電子產(chǎn)業(yè)蓬勃發(fā)展的時代，各種計算器所衍生的高科技、移動通訊產(chǎn)品發(fā)展迅速，它縮短了人與人之間在時間上與空間上的距離，與我們的生活息息相關(guān)，隨著目前計算機(jī)產(chǎn)品，例如個人手機(jī)Personal Computer、筆記型計算機(jī)Laptop或服務(wù)器Server的普及與高使用率，這些多功能的電子設(shè)備都需要中央處理單元CPU(Central Processing Unit)或處理器(processors)，來控制其高速運(yùn)算及大量資料處理。故中央處理器是驅(qū)動整個計算機(jī)運(yùn)作的中心樞紐，又稱計算機(jī)的心臟，其內(nèi)部包括控制單元、算術(shù)及邏輯運(yùn)算單元構(gòu)成的控制電路，暫存器及記憶單元。當(dāng)計算機(jī)系統(tǒng)開始工作時，中央處理器從內(nèi)存讀取操作軟件的指令與資料，通過算術(shù)及邏輯運(yùn)算單元計算出結(jié)果后存入內(nèi)存，同時經(jīng)計算機(jī)主機(jī)板上的線路，與其它組件或外圍設(shè)備接口連接，達(dá)到數(shù)據(jù)處理的目的。中央處理器因其硬件架構(gòu)的不同，如資料/指令格式、分配、譯碼、接口與操作方式，而有不同的設(shè)計，其用途也不盡相同。當(dāng)由于使用超過產(chǎn)品壽命周期而發(fā)生故障時，不僅會對使用者造成極大之不便及困擾，甚至可能造成執(zhí)行中的程序中斷及資料流失。對此，人們采用在計算機(jī)開機(jī)后，先將時間記錄至基本輸出輸入系統(tǒng)BIOS(Basic InputOutput System)，儲存于計算機(jī)的內(nèi)存中，如互補(bǔ)性氧化金屬半導(dǎo)體CMOS，(Complementary Metal-Oxide Semiconductor)，再讀取計算機(jī)CMOS中之時間記錄進(jìn)行運(yùn)算，根據(jù)該計算機(jī)之開機(jī)時數(shù)計算出中央處理器的使用時間。由于BIOS中的時間記錄可經(jīng)由軟件任意更改，此外，如果發(fā)生程序跑飛或停電，內(nèi)存便無法儲存新累積的使用時間，致使中央處理器的使用時間無法準(zhǔn)確地提供給予使用者。

發(fā)明內(nèi)容
本實用新型的目的是提供一種處理器，要解決的技術(shù)問題是預(yù)警處理器的剩余使用壽命。
本實用新型采用以下技術(shù)方案一種處理器，具有控制電路，控制電路包括控制單元、算術(shù)及邏輯運(yùn)算單元，所述控制電路的控制單元分別連接有除頻電路和時間計數(shù)器。
本實用新型的時間計數(shù)器連接有緩沖單元。
本實用新型的控制單元連接有記憶單元，記憶單元與時間記數(shù)器連接。
本實用新型的控制單元連接有比較器，比較器與輸出單元連接。
本實用新型的記憶單元內(nèi)設(shè)有開機(jī)設(shè)定程序區(qū)。
本實用新型的記憶單元內(nèi)設(shè)有平均無故障時間值區(qū)。
本實用新型的除頻電路采用TTL74162，除頻后的輸出信號至?xí)r間計數(shù)器。
本實用新型的時間計數(shù)器包括計秒單元、與計秒單元連接的計分單元及與計分單元連接的計時單元，記憶單元與計時單元連接。
本實用新型的緩沖單元包括秒緩沖區(qū)、分緩沖區(qū)和時緩沖區(qū)，秒緩沖區(qū)與計秒單元相連接，分緩沖區(qū)與計分單元相連接，時緩沖區(qū)與計時單元相連接。
本實用新型的控制單元選用TTL順序邏輯控制電路，算術(shù)及邏輯運(yùn)算單元選用X86、ALV累加單元，記憶單元選用嵌入式Flash Memory，開機(jī)設(shè)定程序區(qū)為32字節(jié)Flash Memory，平均無故障時間值區(qū)為2字節(jié)Flash Memory，比較器選用TTL74521，輸出單元選用TTL74244，計秒單元選用TTL74162，計分單元選用TTL74162，計時單元選用TTL74162，緩沖單元選用一個或一個以上TTL74244，秒緩沖區(qū)為TTL74244，分緩沖區(qū)為TTL74244，時緩沖區(qū)為TTL74244。
本實用新型與現(xiàn)有技術(shù)相比，控制電路的控制單元分別連接除頻電路和時間計數(shù)器，除頻電路持續(xù)發(fā)出的復(fù)數(shù)個高頻頻率，并順序轉(zhuǎn)換為時間單位，計數(shù)器將時間單位逐一累加成為使用時間，當(dāng)處理器檢測到使用時間已達(dá)一預(yù)設(shè)使用時間，控制電路便可發(fā)出警告，真實地反映出處理器之使用時間，令使用者可在中央處理器超過使用壽命前，實時采取預(yù)防措施。


圖1是本實用新型實施例的結(jié)構(gòu)框圖。
圖2是本實用新型實施例的工作流程圖(一)。
圖3是本實用新型實施例的工作流程圖(二)。
圖4是本實用新型實施例的工作流程圖(三)。
圖5是本實用新型實施例的工作流程圖(四)。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型作進(jìn)一步詳細(xì)說明。如圖1所示，本實用新型的處理器安裝于計算機(jī)內(nèi)作為中央處理器時，中央處理器2內(nèi)設(shè)有一控制電路21，一除頻電路22(Frequency Divider)及一時間計數(shù)器23(Time Counter)，控制電路21內(nèi)包括控制單元CU(Control Unit)、算術(shù)及邏輯運(yùn)算單元ALU(Arithmetic LogicUnit)?？刂齐娐?1的控制單元分別與除頻電路22、時間計數(shù)器23相連接。計算機(jī)開機(jī)并激活中央處理器2時，除頻電路22接收控制電路21的控制單元持續(xù)發(fā)出的復(fù)數(shù)個高頻頻率，并順序轉(zhuǎn)換為特定的時間單位，如時、分或秒，時間計數(shù)器23將時間單位逐一累加使其成為累計的使用時間，如使用時計數(shù)。當(dāng)中央處理器2測得時間計數(shù)器23記載的使用時間已達(dá)一預(yù)設(shè)使用時間時，控制電路21便對外發(fā)出警告，表示中央處理器2的使用壽命已達(dá)預(yù)設(shè)使用時間，這樣，即可真實地反映出中央處理器2的使用時間，以便使用者在超過產(chǎn)品壽命周期前，實時采取預(yù)防措施。
本實用新型的處理器并不限于中央處理器類的主動式芯片，亦涵蓋于其它該電子裝置內(nèi)，可用以控制處理芯片的使用壽命，使得使用者可以正確及可靠地獲得處理器的使用壽命。
如圖1所示，處理器2內(nèi)還設(shè)有一記憶單元ROM 24(Memory)，如閃存Flash或只讀存儲器(Read Only Memory)，一緩沖單元25(Buffer)，如隨機(jī)存取內(nèi)存RAM或緩存器(Register)。緩沖單元25與時間計數(shù)器23相連接，供時間計數(shù)器23存取時間單位及使用時間，記憶單元24分別與控制電路21和時間計數(shù)器23相連接，時間計數(shù)器23在一定的期間，如每小時內(nèi)將緩沖單元25內(nèi)累加后之使用時間儲存于記憶單元24內(nèi)，以避免使用時間在關(guān)機(jī)或停電后消失；記憶單元24內(nèi)設(shè)有一開機(jī)設(shè)定程序區(qū)241(Booting Setup)，該開機(jī)設(shè)定程序241于每次該電子裝置開機(jī)時，開機(jī)設(shè)定程序區(qū)241可將該記憶單元24內(nèi)之使用時間增加一時間單位，并傳至緩沖單元25，以便時間計數(shù)器23繼續(xù)對使用時間進(jìn)行累加。
如圖1所示，除頻電路22采用TTL74162，除頻后的輸出信號至?xí)r間計數(shù)器，利用控制電路21時脈除頻后產(chǎn)生每秒一方波(SquareWave/per Sec)的方式將高頻頻率分別依序轉(zhuǎn)換為一秒數(shù)單位，而時間計數(shù)器23可包括有一計秒單元231(Sec.Counter)、一計分單元232(Min.Counter)及一計時單元233(Hr.Counter)，而計分單元232分別與計秒單元231和計時單元233連接。緩沖單元25對應(yīng)于計秒單元231、計分單元232及計時單元233分別包括有一秒緩沖區(qū)251、一分緩沖區(qū)252及一時緩沖區(qū)253，計秒單元231、計分單元232及計時單元233分別與對應(yīng)之秒緩沖區(qū)251、分緩沖區(qū)252、時緩沖區(qū)253相連接，使得計秒單元231接收一秒數(shù)單位并與秒緩沖區(qū)251內(nèi)之秒數(shù)相累加，累加超過59個秒數(shù)單位后，發(fā)出一分?jǐn)?shù)單位至計分單元232內(nèi)，計分單元232與分緩沖區(qū)252內(nèi)之分?jǐn)?shù)相累加，累加超過59個分?jǐn)?shù)單位后，發(fā)出一時數(shù)單位至計時單元233，同樣地，計時單元233與時緩沖區(qū)253內(nèi)之時數(shù)相累加，計時單元233將時數(shù)儲存在記憶單元24內(nèi)。
處理器2內(nèi)還設(shè)有一比較器26，比較器26分別與控制電路21的控制單元相連接，記憶單元24內(nèi)還設(shè)有一平均無故障時間值區(qū)MTBF27(Mean Time Between Failure)；該平均無故障時間值區(qū)27用來衡量處理器2的可靠性，以便預(yù)測該處理器2可能于某一期間內(nèi)發(fā)生故障，如該處理器2可能于使用后之50,000±1,500小時內(nèi)發(fā)生故障，比較器26持續(xù)以時緩沖區(qū)253內(nèi)之時間單位，即時數(shù)與該平均無故障時間值27相比較，直到該時數(shù)與平均無故障時間值27相等或落于該平均無故障時間值27之范圍內(nèi)，因此，當(dāng)計時單元233所累加之時數(shù)與該平均無故障時間值27相符時，比較器26便使處理器2內(nèi)所設(shè)的輸出單元28，如喇叭、屏幕發(fā)出一警告訊號。
本實用新型的處理器2之各組件皆設(shè)于該處理器2內(nèi)，因此，該處理器2內(nèi)所記錄之使用時間無法以軟件加以修改及捏造，且使用時間儲存于記憶單元24內(nèi)，防止電子設(shè)備在程序跑飛或停電時，存儲的使用時間在該電子裝置內(nèi)流失，以確保有效且可靠地掌握該處理器2之使用時間。
本實用新型的控制單元選用一般TTL順序邏輯控制電路，算術(shù)及邏輯運(yùn)算單元選用一般X86、ALV累加單元，記憶單元選用一般嵌入式Flash Memory，開機(jī)設(shè)定程序區(qū)為32字節(jié)Flash Memory，平均無故障時間值區(qū)為2字節(jié)Flash Memory，比較器選用TTL74521，輸出單元選用TTL74244，計秒單元選用TTL74162，計分單元選用TTL74162，計時單元選用TTL74162，緩沖單元選用多個TTL74244，秒緩沖區(qū)為TTL74244，分緩沖區(qū)為TTL74244，時緩沖區(qū)為TTL74244。
本實用新型的處理器應(yīng)用于中央處理單元CPU，處理器2將持續(xù)發(fā)出復(fù)數(shù)個高頻頻率，分別轉(zhuǎn)換為一時間單位，并逐一地將時間單位累加為一使用時間，并予以儲存記錄，當(dāng)處理器2檢測到該使用時間已達(dá)一預(yù)設(shè)使用時間時，便對外發(fā)出警告，如此，本實用新型可防止以軟件任意更改該處理器2之使用時間，令使用者可真實地得到該處理器2之使用時間，并于該處理器2超過使用壽命前，實時采取預(yù)防措施。
本實用新型的處理器應(yīng)用于電子裝置(如計算器裝置)內(nèi)，該處理器2內(nèi)設(shè)有一時間計數(shù)器23(Time Counter)、一記憶單元24(如閃存，F(xiàn)lash)及一緩沖單元25(Buffer，如隨機(jī)存取內(nèi)存，RAM；緩存器，Register)，該時間計數(shù)器23可細(xì)分為一計秒單元231(Sec.Counter)、一計分單元232(Min.Counter)及一計時單元233(Hr.Counter)組成，緩沖單元25可分別提供計秒單元231、計分單元232及計時單元233存取對應(yīng)之一暫存秒數(shù)、一暫存分?jǐn)?shù)及一暫存時數(shù)。如圖2所示，當(dāng)電子裝置開機(jī)并激活該處理器2時，處理器2依以下步驟進(jìn)行處理1)處理器2以每秒一方波(Square Wave/per Sec.)轉(zhuǎn)換高頻頻率而逐一產(chǎn)生一單位秒數(shù)至該計秒單元231；2)計秒單元231將該暫存秒數(shù)與該單位秒數(shù)相累加后并存回緩沖單元25；3)計秒單元231判斷暫存秒數(shù)是否累加至一分鐘，若是，則進(jìn)行下一步驟，否則，重復(fù)進(jìn)行步驟1)；4)計秒單元231發(fā)出一單位分?jǐn)?shù)至計分單元232；5)計分單元232將暫存分?jǐn)?shù)與單位分?jǐn)?shù)相累加并存回該緩沖單元25；6)計分單元232判斷暫存分?jǐn)?shù)是否累加至一小時，若是，則進(jìn)行下一步驟，否則，進(jìn)行步驟1)；7)計分單元232發(fā)出一單位時數(shù)至計時單元233；8)計時單元233將暫存時數(shù)與該單位時數(shù)相累加并存回該緩沖單元25而成為使用時間；9)計時單元233同時將該使用時間存回該記憶單元24，以避免該使用時間于關(guān)機(jī)或停電之情況下消失。
如圖3所示，該實施例中，該記憶單元24內(nèi)設(shè)有一開機(jī)設(shè)定程序241(Booting Setup)，當(dāng)開機(jī)設(shè)定程序241被執(zhí)行時，處理器2將依下列步驟進(jìn)行處理1)依據(jù)開機(jī)設(shè)定程序241，讀取先前記錄于該記憶單元24之該使用時間；2)繼續(xù)將該等高頻頻率轉(zhuǎn)換為時間單位；3)再逐一地使該時間計數(shù)器23將該等時間單位累加為該使用時間；4)再將使用時間儲存至該記憶單元24。
如圖4所示，為防止該使用時間回存于該記憶單元24前，即無預(yù)警地流失，開機(jī)設(shè)定程序241使該時間計數(shù)器23由下一時間單位開始累加，當(dāng)開機(jī)設(shè)定程序241被執(zhí)行時，處理器2將依下列步驟進(jìn)行處理1)依據(jù)開機(jī)設(shè)定程序241，讀取先前記錄于該記憶單元24之該使用時間；2)將預(yù)先增加一單位時數(shù)至該使用時間并記錄至該緩沖單元25；3)繼續(xù)將該等高頻頻率轉(zhuǎn)換為該時間單位；4)再逐一地使該時間計數(shù)器23將該等時間單位累加為該使用時間；5)再將該使用時間儲存至該記憶單元24。
另外，處理器2尚設(shè)有一比較器26及一平均無故障時間值MTBF 27(Mean Time Between Failure)，當(dāng)計時單元233累加單位時數(shù)并存回緩沖單元25時，如圖5所示，比較器26依下列步驟進(jìn)行處理1)讀取緩沖單元25內(nèi)之使用時間；2)依據(jù)該平均無故障時間值27，與該使用時間相比較，以判斷該使用時間是否落于該平均無故障時間值27內(nèi)，若是，則進(jìn)行下一步驟，否則，進(jìn)行步驟1)；3)發(fā)出一警告訊號至該電子裝置的輸出單元28，如喇叭、屏幕。
權(quán)利要求1.一種處理器，具有控制電路，控制電路包括控制單元、算術(shù)及邏輯運(yùn)算單元，其特征在于所述控制電路的控制單元分別連接有除頻電路和時間計數(shù)器。
2.根據(jù)權(quán)利要求1所述的處理器，其特征在于所述時間計數(shù)器連接有緩沖單元。
3.根據(jù)權(quán)利要求2所述的處理器，其特征在于所述控制單元連接有記憶單元，記憶單元與時間記數(shù)器連接。
4.根據(jù)權(quán)利要求3所述的處理器，其特征在于所述控制單元連接有比較器，比較器與輸出單元連接。
5.根據(jù)權(quán)利要求4所述的處理器，其特征在于所述記憶單元內(nèi)設(shè)有開機(jī)設(shè)定程序區(qū)。
6.根據(jù)權(quán)利要求5所述的處理器，其特征在于所述記憶單元內(nèi)設(shè)有平均無故障時間值區(qū)。
7.根據(jù)權(quán)利要求6所述的處理器，其特征在于所述除頻電路采用TTL74162，除頻后的輸出信號至?xí)r間計數(shù)器。
8.根據(jù)權(quán)利要求7所述的處理器，其特征在于所述時間計數(shù)器包括計秒單元、與計秒單元連接的計分單元及與計分單元連接的計時單元，記憶單元與計時單元連接。
9.根據(jù)權(quán)利要求8所述的處理器，其特征在于所述緩沖單元包括秒緩沖區(qū)、分緩沖區(qū)和時緩沖區(qū)，秒緩沖區(qū)與計秒單元相連接，分緩沖區(qū)與計分單元相連接，時緩沖區(qū)與計時單元相連接。
10.根據(jù)權(quán)利要求9所述的處理器，其特征在于所述控制單元選用TTL順序邏輯控制電路，算術(shù)及邏輯運(yùn)算單元選用X86、ALV累加單元，記憶單元選用嵌入式Flash Memory，開機(jī)設(shè)定程序區(qū)為32字節(jié)Flash Memory，平均無故障時間值區(qū)為2字節(jié)Flash Memory，比較器選用TTL74521，輸出單元選用TTL74244，計秒單元選用TTL74162，計分單元選用TTL74162，計時單元選用TTL74162，緩沖單元選用一個或一個以上TTL74244，秒緩沖區(qū)為TTL74244，分緩沖區(qū)為TTL74244，時緩沖區(qū)為TTL74244。
專利摘要本實用新型公開了一種處理器，要解決的技術(shù)問題是預(yù)警處理器的剩余使用壽命，本實用新型采用以下技術(shù)方案一種處理器，具有控制電路，控制電路包括控制單元、算術(shù)及邏輯運(yùn)算單元，所述控制電路的控制單元分別連接有除頻電路和時間計數(shù)器，本實用新型與現(xiàn)有技術(shù)相比，除頻電路持續(xù)發(fā)出的復(fù)數(shù)個高頻頻率，并順序轉(zhuǎn)換為時間單位，計數(shù)器將時間單位逐一累加成為使用時間，當(dāng)處理器檢測到使用時間已達(dá)一預(yù)設(shè)使用時間，控制電路便可發(fā)出警告，真實地反映出處理器之使用時間，令使用者可在中央處理器超過使用壽命前，實時采取預(yù)防措施。
文檔編號G06F15/76GK2904108SQ20062001396
公開日2007年5月23日 申請日期2006年5月11日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者戴文鐘 申請人:深圳市昭營科技有限公司